JP2024009540A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024009540A
JP2024009540A JP2022111146A JP2022111146A JP2024009540A JP 2024009540 A JP2024009540 A JP 2024009540A JP 2022111146 A JP2022111146 A JP 2022111146A JP 2022111146 A JP2022111146 A JP 2022111146A JP 2024009540 A JP2024009540 A JP 2024009540A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
trench
semiconductor device
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022111146A
Other languages
English (en)
Inventor
和貴 上村
Kazuki Uemura
俊之 松井
Toshiyuki Matsui
達也 内藤
Tatsuya Naito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022111146A priority Critical patent/JP2024009540A/ja
Priority to CN202310583870.5A priority patent/CN117393560A/zh
Priority to US18/322,603 priority patent/US20240014207A1/en
Publication of JP2024009540A publication Critical patent/JP2024009540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2024009540000001
【課題】ダイオードの定常損失が増加しない、半導体装置を提供する。
【解決手段】トランジスタ部７０と、ダイオード部８０と、トランジスタ部とダイオード部８０の隣接する部分の境界部９０と、を備える半導体装置１００であって、半導体基板１０に設けられた第１導電型のドリフト領域１８と、ドリフト領域よりも半導体基板のおもて面側に設けられた第２導電型のアノード領域１９と、ダイオード部において、半導体基板のおもて面に設けられたトレンチコンタクト部２０とを備える。半導体基板の深さ方向において、トレンチコンタクト部の底部と同一の深さにおけるアノード領域のドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である。
【選択図】図２Ａ

Description

本発明は、半導体装置に関する。
特許文献１には、「ｎ型不純物濃度は、半導体基板１２の上面（図２の上端の位置）から深い位置に進むにしたがって上昇し、ピラー領域２４内で極大値Ａ１となる。」と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１５－０９０９１７号公報
［特許文献２］ 国際公開第２０１６／０３０９６６号
コンタクトトレンチ部を形成した場合に、ダイオードの定常損失Ｖｆが増加しないことが望ましい。
本発明の第１の態様においては、ダイオード部を備える半導体装置であって、半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域よりも前記半導体基板のおもて面側に設けられた第２導電型のアノード領域と、前記ダイオード部において、前記半導体基板のおもて面に設けられたトレンチコンタクト部とを備え、前記半導体基板の深さ方向において、前記トレンチコンタクト部の底部と同一の深さにおける前記アノード領域のドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である半導体装置を提供する。
上記半導体装置において、前記アノード領域は、前記半導体基板の深さ方向において、前記ドーピング濃度のピークを有し、前記トレンチコンタクト部の底部は、前記半導体基板の深さ方向において、前記アノード領域のドーピング濃度のピークよりも前記おもて面側にあってよい。
上記いずれかの半導体装置において、前記アノード領域は、前記半導体基板の深さ方向における前記トレンチコンタクト部の前記底部と同一の深さにおいて、前記ドーピング濃度の正の傾きを有してよい。
上記いずれかの半導体装置において、前記ドーピング濃度の前記正の傾きは、４Ｅ１６ｃｍ－３／μｍ以上であってよい。
上記いずれかの半導体装置において、前記アノード領域は、前記半導体基板の深さ方向において０．６μｍ以上、３．０μｍ以下の厚みを有し、ドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である平坦部を有してよい。
上記いずれかの半導体装置において、前記トレンチコンタクト部の下端の深さは、前記半導体基板のおもて面から０．３μｍ以上、０．６μｍ以下であってよい。
上記いずれかの半導体装置において、前記トレンチコンタクト部の底部の下方において、トレンチの延伸方向に選択的に設けられ、前記アノード領域よりもドーピング濃度が高い第２導電型のダイオードプラグ領域を有してよい。
上記いずれかの半導体装置において、前記ダイオード部は、前記半導体基板の裏面において前記ドリフト領域よりもドーピング濃度が高い第１導電型のカソード領域を備え、前記カソード領域は、第１導電型の第１カソード部と第２導電型の第２カソード部とを含んでよい。
上記いずれかの半導体装置において、トランジスタ部をさらに備え、前記トランジスタ部は、前記ドリフト領域の上方に設けられ、前記ドリフト領域よりも高ドーピング濃度である第１導電型のエミッタ領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域とを有し、前記アノード領域のドーピング濃度は、前記ベース領域のドーピング濃度より低くてよい。
上記いずれかの半導体装置において、前記アノード領域の下端は、前記半導体基板の深さ方向において、前記ベース領域の下端と同一深さであってよい。
上記いずれかの半導体装置において、前記アノード領域の下端は、前記半導体基板の深さ方向において、前記ベース領域の下端よりも深くてよい。
上記いずれかの半導体装置において、前記トランジスタ部において、前記トレンチコンタクト部の底部にトレンチの延伸方向に延伸して設けられ、前記アノード領域よりもドーピング濃度が高い第２導電型のトランジスタプラグ領域を有してよい。
上記いずれかの半導体装置において、前記トランジスタ部において、前記半導体基板のおもて面側に前記アノード領域を有し、前記半導体基板の裏面側に第２導電型のコレクタ領域を有する境界部をさらに備え、前記境界部は、前記半導体基板のおもて面に設けられた前記トレンチコンタクト部を有してよい。
上記いずれかの半導体装置において、前記境界部において、前記トランジスタ部と隣接するメサ部において、前記トレンチコンタクト部の底部に、トレンチの延伸方向に延伸して設けられた第２導電型のトランジスタプラグ領域を有し、前記ダイオード部と隣接するメサ部において、前記トレンチコンタクト部の底部に、トレンチの延伸方向に選択的に設けられた第２導電型のダイオードプラグ領域を有してよい。
上記いずれかの半導体装置において、前記境界部は、ゲート電位とは異なる電位に設定された１つ以上のダミートレンチ部を有してよい。
本発明の第２の態様においては、半導体装置の製造方法であって、半導体基板に第１導電型のドリフト領域を形成する段階と、前記ドリフト領域よりも前記半導体基板のおもて面側に第２導電型のアノード領域を設ける段階と、前記半導体基板のおもて面にトレンチコンタクト部を設ける段階とを備え、前記半導体基板の深さ方向において、前記トレンチコンタクト部の底部と同一の深さにおける前記アノード領域のドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である、半導体装置の製造方法を提供する。
上記半導体装置の製造方法において、前記アノード領域の一部に更にイオン注入することにより、前記アノード領域よりもドーピング濃度の高い第２導電型のベース領域を形成する段階を更に備えてよい。
上記いずれかの半導体装置の製造方法において、前記アノード領域を形成する段階は、１又は複数回のイオンを注入する段階を有してよく、前記１又は複数回のイオンを注入する段階における加速電圧は、１００ＫｅＶ以上、６５０ＫｅＶ以下であってよい。
上記いずれかの半導体装置の製造方法において、前記１又は複数回のイオンを注入する段階は、第１加速電圧でイオン注入する段階と、第２加速電圧でイオン注入する段階を有してよく、前記第１加速電圧は前記第２加速電圧より低くてよく、前記第１加速電圧で注入されるイオンのドーズ量は、前記第２加速電圧で注入されるイオンのドーズ量よりも多くてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例を示す。 図１におけるａ－ａ'断面の一例を示す。 図１におけるｂ－ｂ'断面の一例を示す。 図１におけるｃ－ｃ'断面の一例を示す。 比較例のドーピング濃度のプロファイルの一例を示す。 実施例の半導体装置１００におけるドーピング濃度のプロファイルの一例を示す。 実施例と比較例とのＶｆ変化率の一例を示す。 実施例の半導体装置１００におけるドーピング濃度のプロファイルの一例を示す。 図１におけるａ－ａ'断面の変形例を示す。 半導体装置１００の別の実施例における上面図の一例を示す。 半導体装置１００の製造方法の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。半導体基板の深さ方向をＺ軸と称する場合がある。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
図１は、半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０とダイオード部８０とを備える半導体チップである。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。本例のトランジスタ部７０は、ダイオード部８０と隣接する部分において、境界部９０を含む。
トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２については後述する。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
ダイオード部８０は、半導体基板１０の裏面に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
図１においては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＹ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。エッジ終端構造部はトランジスタ部７０およびダイオード部８０を備えた活性領域を取り囲むように設けられてよい。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７と、アノード領域１９と、トレンチコンタクト部２０とを備える。おもて面２１については後述する。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７と、アノード領域１９およびトレンチコンタクト部２０の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウムを含む合金、例えば、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウムを含む合金、例えば、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウムまたはアルミニウムを含む合金等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１では省略されている。層間絶縁膜３８には、トレンチコンタクト部２０、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
トレンチコンタクト部２０は、層間絶縁膜３８の上面から半導体基板１０の深さ方向に延伸して設けられる。トレンチコンタクト部２０は、底部および側部を有する。トレンチコンタクト部２０は、エミッタ電極５２と半導体基板１０とを電気的に接続する。トレンチコンタクト部２０は、トレンチ延伸方向に延伸して設けられている。本例のトレンチコンタクト部２０は、ゲートトレンチ部４０およびダミートレンチ部３０に沿ってストライプ状に配置されている。
トレンチコンタクト部２０は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上面に形成される。トレンチコンタクト部２０は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のトレンチコンタクト部２０が形成されている。１又は複数のトレンチコンタクト部２０は、延伸方向に延伸して設けられてよい。
トレンチコンタクト部２０は、ダイオード部８０において、アノード領域１９の上方に設けられる。トレンチコンタクト部２０は、境界部９０において、コンタクト領域１５およびアノード領域１９の上面に設けられる。いずれのトレンチコンタクト部２０も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続する。コンタクトホール５５の内部には、バリアメタルを介してタングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、バリアメタルを介してタングステン等で形成されたプラグが形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面２１の上方に設けられる。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
本例のトランジスタ部７０は、１つのゲートトレンチ部４０と１つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本の延伸部分３１を有する。また、トランジスタ部７０は、２本の延伸部分３１の間に１本の延伸部分４１を有する。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０は、全てのトレンチ部をゲートトレンチ部４０として、ダミートレンチ部３０を有さなくてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
メサ部７１は、半導体基板１０のおもて面２１と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面２１において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１は、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、半導体基板１０のおもて面２１に設けられ、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。
また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面２１に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０またはダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接する。
境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、エミッタ領域１２を有さなくてよい。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。境界部９０において、ダミートレンチ部３０の少なくとも１つは、ゲート電位とは異なる電位に設定されてよい。
メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部９１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
メサ部９２は、境界部９０に設けられている。メサ部９２は、半導体基板１０のおもて面２１において、アノード領域１９を有する。本例のメサ部９２は、Ｙ軸方向の負側において、アノード領域１９およびウェル領域１７を有する。
メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面２１において、アノード領域１９を有する。本例のメサ部８１は、Ｙ軸方向の負側において、アノード領域１９およびウェル領域１７を有する。
アノード領域１９は、第２導電型の領域である。アノード領域１９のドーピング濃度は、ベース領域１４のドーピング濃度よりも低くてよい。本例のアノード領域１９は、一例としてＰ－－型である。本例のアノード領域１９は、メサ部９１のおもて面２１に設けられている。アノード領域１９は、メサ部８１を挟んだ２本のダミートレンチ部３０の一方から他方まで、Ｘ軸方向に設けられてよい。アノード領域１９は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のアノード領域１９は、ダミートレンチ部３０と接する。
本例のアノード領域１９のドーピング濃度は、１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下であってよい。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１６ｃｍ－３は１×１０１６ｃｍ－３を意味する。アノード領域１９は、半導体基板１０の深さ方向において、ドーピング濃度のピークを有していてよい。また、半導体基板１０の深さ方向において、アノード領域１９の下端は、ベース領域１４の下端と同一の深さであってよく、ベース領域１４の下端よりも深い位置にあってもよい。アノード領域１９の厚さは、半導体基板１０の深さ方向において、０．６μｍ以上、３μｍ以下であってよい。
図２Ａは、図１におけるａ－ａ'断面の一例である。ａ－ａ'断面は、トランジスタ部７０およびダイオード部８０において、後述するダイオードプラグ領域８３を通過しないＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
コレクタ領域２２は、トランジスタ部７０において、半導体基板１０の裏面２３に設けられる。コレクタ領域２２は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコレクタ領域２２は、一例としてＰ＋型である。
カソード領域８２は、ダイオード部８０において、半導体基板１０の裏面２３に設けられる。カソード領域８２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のカソード領域８２は、一例としてＮ＋型である。
コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。即ち、本例の境界部９０の下方には、コレクタ領域２２が設けられている。また、詳細は後述するが、カソード領域８２は、第１カソード部１８１および第２カソード部１８２を有してもよい。
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、ドリフト領域１８の上方に設けられた第２導電型の領域である。ベース領域１４のドーピング濃度は、アノード領域１９のドーピング濃度より高くてよい。ベース領域１４のドーピング濃度は、３Ｅ１６ｃｍ－３以上、１Ｅ１８ｃｍ－３以下であってよい。ベース領域１４は、エミッタ領域１２の下方に設けられてよい。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ型である。蓄積領域１６は、トランジスタ部７０に設けられ、ダイオード部８０および境界部９０には設けられていない。但し、蓄積領域１６は、トランジスタ部７０とダイオード部８０の両方に設けられてよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６およびアノード領域１９の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のトレンチコンタクト部２０が設けられている。コンタクトホール５５およびコンタクトホール５６もトレンチコンタクト部２０と同様に、層間絶縁膜３８を貫通して設けられてよい。
トレンチコンタクト部２０は、層間絶縁膜３８を貫通してベース領域１４またはアノード領域１９まで到達する。トレンチコンタクト部２０は、エミッタ電極５２と半導体基板１０とを電気的に接続する。トレンチコンタクト部２０の下端の深さは、半導体基板１０のおもて面２１から０．３μｍ以上、０．６μｍ以下であってよい。
トランジスタプラグ領域７３は、トランジスタ部７０において、トレンチコンタクト部２０の底部の下方に設けられる、ベース領域１４よりもドーピング濃度が高い第２導電型の領域である。トランジスタプラグ領域７３のドーピング濃度は、１Ｅ２１ｃｍ－３以上、１Ｅ２２ｃｍ－３以下であってよい。本例のトランジスタプラグ領域７３は、一例としてＰ＋型である。トランジスタプラグ領域７３は、トレンチコンタクト部２０の底部と側壁の一部を覆うように設けられてよい。
トランジスタプラグ領域７３のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高くてよい。また、トランジスタプラグ領域７３のドーピング濃度は、コンタクト領域１５のドーピング濃度と同一であってよい。
トランジスタプラグ領域７３は、メサ部７１およびメサ部９１において、トレンチ延伸方向に連続して設けられる。即ち、トランジスタプラグ領域７３は、メサ部７１およびメサ部９１において、ストライプ状に設けられる。トランジスタプラグ領域７３を設けることにより、トランジスタ部７０におけるトレンチコンタクト部２０の底部の抵抗が低下し、ラッチアップ破壊を抑制することができる。
図２Ｂは、図１におけるｂ－ｂ'断面の一例である。ｂ－ｂ'断面は、トランジスタ部７０およびダイオード部８０において、ダイオードプラグ領域８３を通過するＸＺ面である。ｂ－ｂ'断面に含まれている構成は、ダイオードプラグ領域８３を除いてａ－ａ'断面と同一であってよい。
ダイオードプラグ領域８３は、ダイオード部８０において、トレンチコンタクト部２０の底部の下方に設けられる、アノード領域１９よりもドーピング濃度が高い第２導電型の領域である。ダイオードプラグ領域８３のドーピング濃度は、１Ｅ２１ｃｍ－３以上、１Ｅ２２ｃｍ－３以下であってよい。ダイオードプラグ領域８３のドーピング濃度は、トランジスタプラグ領域７３のドーピング濃度と同一でよい。本例のダイオードプラグ領域８３は、一例としてＰ＋型である。ダイオードプラグ領域８３は、トレンチコンタクト部２０の底部と側壁の一部を覆うように設けられてよい。
ダイオードプラグ領域８３は、メサ部８１およびメサ部９２において、トレンチ延伸方向に選択的に設けられる。即ち、ダイオードプラグ領域８３は、メサ部８１およびメサ部９２において、ドット状に設けられる。ダイオードプラグ領域８３は、トレンチ延伸方向において、等間隔となるように選択的に設けられてよい。
ダイオードプラグ領域８３を設けることにより、ダイオード部８０におけるトレンチコンタクト部２０の底部の抵抗が低下し、定常損失Ｖｆを低下させることができる。後述するカソード領域８２に第１カソード部１８１および第２カソード部１８２を設けた場合、定常損失Ｖｆは上昇するが、第２カソード部１８２を有することによって上昇した定常損失Ｖｆの値を、ダイオードプラグ領域８３を追加することで低下させることにより、スイッチング損失を低減することができる。
図２Ｃは、図１におけるｃ－ｃ'断面の一例である。ｃ－ｃ'断面は、ダイオード部８０において、トレンチコンタクト部２０のＸ軸方向における幅の中央を通過するＹＺ面である。本例の半導体装置１００は、ｃ－ｃ'断面において、半導体基板１０、エミッタ電極５２およびコレクタ電極２４を有する。
第１カソード部１８１は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。一例において、第１カソード部１８１は、Ｎ＋型である。
第２カソード部１８２は、半導体基板１０の裏面２３において、第１カソード部１８１と隣接して設けられる第２導電型の領域である。即ち、第２カソード部１８２は、第１カソード部１８１と直接接してよい。一例において、第２カソード部１８２は、Ｐ＋型である。
第１カソード部１８１は、第２カソード部１８２を形成するためのイオン注入工程によって、Ｐ型のドーパントがイオン注入された後にＮ型のドーパントで打ち返すことによって形成されてよい。反対に、第２カソード部１８２は、第１カソード部１８１を形成するためのイオン注入工程によって、Ｎ型のドーパントがイオン注入された後にＰ型のドーパントで打ち返すことによって形成されてよい。
第１カソード部１８１および第２カソード部１８２は、互いに接触した境界を形成するように配置される。第１カソード部１８１および第２カソード部１８２は、任意の方向において、交互に配置されてよい。本例の第１カソード部１８１および第２カソード部１８２は、トレンチ延伸方向（例えば、Ｙ軸方向）において交互に配列されるが、トレンチ配列方向（例えば、Ｘ軸方向）において交互に配列されてもよい。第１カソード部１８１および第２カソード部１８２は、上面視において、ストライプ状に配置されてよい。第１カソード部１８１および第２カソード部１８２の一方はドット状に形成されてもよい。
本例のダイオード部８０におけるカソード領域８２は、互いに接触した境界を形成するように配置された第１カソード部１８１および第２カソード部１８２を有する。カソード領域８２に第１カソード部１８１および第２カソード部１８２を設けることにより、サージ電圧が低下し、ダイオード部の逆回復時間を短くして、ダイオード損失Ｅｒｒを低減することができる。
トレンチコンタクト部２０の端部は、ダイオードプラグ領域８３に覆われていてよい。トレンチコンタクト部２０は、トレンチ延伸方向に延伸して設けられ、ゲートトレンチ部４０およびダミートレンチ部３０に沿ってストライプ状に配置されている。ダイオード部８０に設けられるトレンチコンタクト部２０は、選択的に設けられたダイオードプラグ領域の上方にドット状に設けられてよい。
図３Ａは、本例の半導体装置１００におけるアノード領域１９のドーピング濃度を表すグラフである。なお、図３Ａから図３Ｄには、ダイオードプラグ領域８３を含まない部分におけるドーピング濃度を表している。横軸が半導体基板１０のおもて面２１からの距離であり、縦軸がドーピング濃度である。また、グラフの上部に、一例として深さ０．６μｍのトレンチコンタクト部２０の模式図を表している。本例の半導体装置１００は、ドーピング濃度のピーク位置Ｐｐが比較例の半導体装置５００よりも深い場所に位置している。
即ち、本例の半導体装置１００において、トレンチコンタクト部の底部は、ドーピング濃度のピーク位置Ｐｐよりもおもて面２１側にあってよい。ドーピング濃度のピーク位置Ｐｐは、半導体基板１０の深さ方向において、トレンチコンタクト部２０の底部よりも０．５μｍ以上深くてよい。トレンチコンタクト部２０の底部の深さ位置では、ドーピング濃度が正の傾きを有してよい。なお、本明細書において「ドーピング濃度の傾き」とは、おもて面２１からの深さに対してドーピング濃度をプロットした曲線において、トレンチコンタクト部２０の底部と同等の深さにおける当該曲線の接線の傾きのことであってよい。
図３Ｂは、比較例の半導体装置５００におけるアノード領域１９のドーピング濃度を表すグラフである。横軸が半導体基板１０のおもて面２１からの距離、縦軸がドーピング濃度である。また、グラフの上部に、一例として深さ０．６μｍのトレンチコンタクト部２０の模式図を表している。図中、Ｐｑは比較例の半導体装置５００におけるドーピング濃度のピーク位置である。
図３Ｃは、本例の半導体装置１００と、比較例の半導体装置５００とにおいて、トレンチコンタクト部２０の深さを変化させた際のＶｆの変化率を表したグラフである。図中、白丸で表したものが比較例の半導体装置５００におけるＶｆの変化率であり、バツ印で表したものが本例の半導体装置１００におけるＶｆの変化率である。
以降、図３Ａから図３Ｃに基づいて、本例の有利な効果について説明する。
図３Ｃを参照すると、比較例の半導体装置５００においては、トレンチコンタクト部２０の深さが深くなるにつれて、Ｖｆの変化率が大きくなっていくのが分かる。即ち、トレンチコンタクト部の深さが深くなるにつれて、Ｖｆが増加する。一方で、本例の半導体装置１００においては、トレンチコンタクト部２０の深さが一定以上深くなると、Ｖｆの変化率が１に近づく。即ち、トレンチコンタクト部２０の深さが深くなっても、Ｖｆが増加しないという有利な効果を奏する。
ここで、図３Ａを参照すると、本例の半導体装置１００においては、トレンチコンタクト部２０の底部と同等の深さにおいて、ドーピング濃度の傾きが正になっていることが分かる。また、ドーピング濃度のピーク位置Ｐｐがトレンチコンタクト部２０の底部よりも深い位置に存する。
本例においては、ドーピング濃度の傾きが４Ｅ１６ｃｍ－３／μｍ以上である場合に、Ｖｆの値の増加が抑制されることを見出した。なお、本例において、ドーピング濃度の傾きが４Ｅ１６ｃｍ－３／μｍ以上となるトレンチコンタクト部２０の底部の深さは、一例として０．３μｍ以上、０．６μｍ以下である。
また、トレンチコンタクト部２０の底部と同等の深さにおけるドーピング濃度の値も、Ｖｆの変化率を決める要素である。本例においては、トレンチコンタクト部２０の底部と同等の深さにおけるドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である場合に、Ｖｆの値の増加が抑制されやすくなる。
一方で、図３Ｂを参照すると、比較例の半導体装置５００においては、トレンチコンタクト部２０の底部と同等の深さにおいて、ドーピング濃度の傾きが負になっていることが分かる。
図３Ｄは、本例の別の実施例における、アノード領域１９のドーピング濃度を表すグラフである。横軸が半導体基板１０のおもて面２１からの距離、縦軸がドーピング濃度である。また、グラフの上部に、一例として深さ０．６μｍのトレンチコンタクト部２０の模式図を表している。
図３Ｄに示した実施例においては、ドーピング濃度がピークを有さず、実質的に平坦な領域である平坦部を有している。実質的に平坦な領域は、０．６μｍ以上、１．０μｍ以下の範囲において、ドーピング濃度のばらつきが１０％以内であってよい。そして、当該平坦部が存在する深さの範囲に、トレンチコンタクト部２０の底部が存している。当該平坦部におけるドーピング濃度は１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下であってよい。本実施例では、トレンチコンタクト部２０の底部周辺において十分な量のドーピング濃度を確保することができるので、Ｖｆの値を維持することができる。
なお、平坦部は複数のドーピング濃度のピークで形成されてよい。例えば、アノード領域１９のドーピング濃度は、複数のドーピング濃度のピークを有していてよい。
図４は、本例の別の実施例における、半導体装置１００のａ－ａ'断面を表した図である。図４については、図２Ａとの相違点について特に説明する。
図２Ａにおいては、ベース領域１４の下端の深さとアノード領域１９の下端の深さは同一であった。これに対して図４では、ベース領域１４の下端の深さよりもアノード領域１９の下端の深さの方が深くなっている。このように、アノード領域１９の深さを深くすることにより、ドーピング濃度のピーク位置Ｐｐおよびトレンチコンタクト部２０の底部の位置の深さを柔軟に変更することが可能になる。
図５は、半導体装置１００の変形例の上面である。本例の半導体装置１００は、ダイオード部８０を備えるが、トランジスタ部７０を備えていない。本例のダイオード部８０は、複数のダミートレンチ部３０を備えるが、ゲートトレンチ部４０を備えてもよい。本例の半導体装置１００は、アノード電極５３を備える。ダミートレンチ部３０は、アノード電位に設定されてよい。
アノード電極５３は、金属を含む材料で形成される。アノード電極５３の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウムを含む合金、例えば、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。アノード電極５３は、アルミニウムまたはアルミニウムを含む合金等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。
図６は、半導体装置１００の製造方法を示したフローチャートである。当該製造方法は、ドリフト領域１８を形成する段階Ｓ１００と、アノード領域１９を形成する段階Ｓ２００と、ベース領域１４を形成する段階Ｓ３００と、トレンチコンタクト部２０を形成する段階Ｓ４００とを備える。
アノード領域１９を形成する段階Ｓ２００において、半導体装置１００のおもて面２１側からイオンを注入することにより、アノード領域１９を形成する。本例におけるイオン注入の際の加速電圧は、比較例におけるイオン注入の際の加速電圧よりも高い。本例におけるイオン注入の際の加速電圧は、１００ＫｅＶ以上、６５０ＫｅＶ以下であってよい。比較例よりも高い加速電圧でイオンを注入することにより、おもて面２１から比較例よりも深い位置にドーピング濃度のピークを形成することができる。
また、イオンの注入は複数回行なわれてよい。イオンの注入は、第１加速電圧と、第２加速電圧とに分けて行なわれてよい。第１加速電圧は、第２加速電圧より低くてよい。この際、比較例の１回注入で注入されていたイオンのドーズ量と、複数回注入される場合の注入されるイオンのドーズ量の総和は同一であってよい。第１加速電圧で注入されるイオンのドーズ量は、第２加速電圧で注入されるイオンのドーズ量よりも多くてよい。
一例では、第１加速電圧でイオンを注入した場合、ドーピング濃度のピーク位置は、アニール処理前においておもて面２１から０．３μｍ以上、１．０μｍ以下となるようにしてよい。また、第２加速電圧でイオンを注入した場合、ドーピング濃度のピーク位置は、アニール処理前においておもて面２１から０．８μｍ以上、１．５μｍ以下となるようにしてよい。一例として、４００ＫｅＶの加速電圧でイオンを注入した場合、おもて面２１から０．８μｍの位置に配置でき、６５０ＫｅＶの加速電圧でイオンを注入した場合、ドーピング濃度のピークを、おもて面２１から１．３μｍの位置に配置できる。
一例では、イオンの注入は、４００ＫｅＶと６５０ＫｅＶとの２回に分けて行なわれてよい。また、４００ＫｅＶの加速電圧で注入されるイオンのドーズ量の方が、６５０ＫｅＶの加速電圧で注入されるイオンのドーズ量よりも多くてよい。複数回の注入が行なわれることで、図３Ｄに示したような平坦な領域を有するドーピング濃度プロファイルを形成することができる。
次に、段階Ｓ３００において、半導体基板１０の上面にマスクを行い、追加のイオン注入を行う事で、ベース領域１４を選択的に形成する。マスクは、フォトレジストなどの任意のマスクであってよい。追加のイオン注入も、比較例よりも高い加速電圧で行われてよい。これにより、トランジスタ部７０の一部領域のみにベース領域１４を形成することが可能である。また、アノード領域１９のドーピング濃度よりもベース領域１４のドーピング濃度を高くすることができる。Ｓ３００におけるイオン注入も、複数回行なわれてよい。
次に、段階Ｓ４００において、マスクを取り除き、層間絶縁膜３８を形成した後、トレンチコンタクト部２０を形成する。トレンチコンタクト部２０を形成する段階と、層間絶縁膜３８を形成する段階とは、順番が入れ替わってもよい。即ち、トレンチコンタクト部２０を形成した後に、層間絶縁膜３８を形成してもよい。
その後、トレンチコンタクト部２０の底部にイオンを注入することで、トランジスタプラグ領域７３およびダイオードプラグ領域８３を形成する。注入されるイオンは、一例ではＢやＢＦ２である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・アノード領域、２０・・・トレンチコンタクト部、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５２・・・エミッタ電極、５３・・・アノード電極、５５・・・コンタクトホール、５６・・・コンタクトホール、７０・・・トランジスタ部、７１・・・メサ部、７３・・・トランジスタプラグ領域、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、１８１・・・第１カソード部、１８２・・・第２カソード部、８３・・・ダイオードプラグ領域、９０・・・境界部、９１・・・メサ部、９２・・・メサ部、１００・・・半導体装置

Claims (19)

  1. ダイオード部を備える半導体装置であって、
    半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板のおもて面側に設けられた第２導電型のアノード領域と、
    前記ダイオード部において、前記半導体基板のおもて面に設けられたトレンチコンタクト部と
    を備え、
    前記半導体基板の深さ方向において、前記トレンチコンタクト部の底部と同一の深さにおける前記アノード領域のドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である半導体装置。
  2. 前記アノード領域は、前記半導体基板の深さ方向において、前記ドーピング濃度のピークを有し、
    前記トレンチコンタクト部の底部は、前記半導体基板の深さ方向において、前記アノード領域のドーピング濃度のピークよりも前記おもて面側にある、請求項１に記載の半導体装置。
  3. 前記アノード領域は、前記半導体基板の深さ方向における前記トレンチコンタクト部の前記底部と同一の深さにおいて、前記ドーピング濃度の正の傾きを有する、請求項２に記載の半導体装置。
  4. 前記ドーピング濃度の前記正の傾きは、４Ｅ１６ｃｍ－３／μｍ以上である、請求項３に記載の半導体装置。
  5. 前記アノード領域は、前記半導体基板の深さ方向において０．６μｍ以上、３．０μｍ以下の厚みを有し、ドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である平坦部を有する
    請求項１に記載の半導体装置。
  6. 前記トレンチコンタクト部の下端の深さは、前記半導体基板のおもて面から０．３μｍ以上、０．６μｍ以下である、請求項５に記載の半導体装置。
  7. 前記トレンチコンタクト部の底部の下方において、トレンチの延伸方向に選択的に設けられ、前記アノード領域よりもドーピング濃度が高い第２導電型のダイオードプラグ領域を有する、請求項１に記載の半導体装置。
  8. 前記ダイオード部は、前記半導体基板の裏面において前記ドリフト領域よりもドーピング濃度が高い第１導電型のカソード領域を備え、
    前記カソード領域は、第１導電型の第１カソード部と第２導電型の第２カソード部とを含む、請求項７に記載の半導体装置。
  9. トランジスタ部をさらに備え、前記トランジスタ部は、
    前記ドリフト領域の上方に設けられ、前記ドリフト領域よりも高ドーピング濃度である第１導電型のエミッタ領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    を有し、
    前記アノード領域のドーピング濃度は、前記ベース領域のドーピング濃度より低い、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記アノード領域の下端は、前記半導体基板の深さ方向において、前記ベース領域の下端と同一深さである、請求項９に記載の半導体装置。
  11. 前記アノード領域の下端は、前記半導体基板の深さ方向において、前記ベース領域の下端よりも深い、請求項９に記載の半導体装置。
  12. 前記トランジスタ部において、前記トレンチコンタクト部の底部にトレンチの延伸方向に延伸して設けられ、前記アノード領域よりもドーピング濃度が高い第２導電型のトランジスタプラグ領域を有する、請求項９に記載の半導体装置。
  13. 前記トランジスタ部において、前記半導体基板のおもて面側に前記アノード領域を有し、前記半導体基板の裏面側に第２導電型のコレクタ領域を有する境界部をさらに備え、
    前記境界部は、前記半導体基板のおもて面に設けられた前記トレンチコンタクト部を有する、請求項９に記載の半導体装置。
  14. 前記境界部において、
    前記トランジスタ部と隣接するメサ部において、前記トレンチコンタクト部の底部に、トレンチの延伸方向に延伸して設けられた第２導電型のトランジスタプラグ領域を有し、
    前記ダイオード部と隣接するメサ部において、前記トレンチコンタクト部の底部に、トレンチの延伸方向に選択的に設けられた第２導電型のダイオードプラグ領域を有する、請求項１３に記載の半導体装置。
  15. 前記境界部は、ゲート電位とは異なる電位に設定された１つ以上のダミートレンチ部を有する、請求項１３に記載の半導体装置。
  16. 半導体装置の製造方法であって、
    半導体基板に第１導電型のドリフト領域を形成する段階と、
    前記ドリフト領域よりも前記半導体基板のおもて面側に第２導電型のアノード領域を設ける段階と、
    前記半導体基板のおもて面にトレンチコンタクト部を設ける段階と
    を備え、
    前記半導体基板の深さ方向において、前記トレンチコンタクト部の底部と同一の深さにおける前記アノード領域のドーピング濃度が１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下である、半導体装置の製造方法。
  17. 前記アノード領域の一部に更にイオン注入することにより、前記アノード領域よりもドーピング濃度の高い第２導電型のベース領域を形成する段階を更に備える、請求項１６に記載の半導体装置の製造方法。
  18. 前記アノード領域を形成する段階は、１又は複数回のイオンを注入する段階を有し、
    前記１又は複数回のイオンを注入する段階における加速電圧は、１００ＫｅＶ以上、６５０ＫｅＶ以下である、請求項１６に記載の半導体装置の製造方法。
  19. 前記１又は複数回のイオンを注入する段階は、第１加速電圧でイオン注入する段階と、第２加速電圧でイオン注入する段階を有し、
    前記第１加速電圧は前記第２加速電圧より低く、
    前記第１加速電圧で注入されるイオンのドーズ量は、前記第２加速電圧で注入されるイオンのドーズ量よりも多い、請求項１８に記載の半導体装置の製造方法。
JP2022111146A 2022-07-11 2022-07-11 半導体装置 Pending JP2024009540A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022111146A JP2024009540A (ja) 2022-07-11 2022-07-11 半導体装置
CN202310583870.5A CN117393560A (zh) 2022-07-11 2023-05-23 半导体装置
US18/322,603 US20240014207A1 (en) 2022-07-11 2023-05-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022111146A JP2024009540A (ja) 2022-07-11 2022-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2024009540A true JP2024009540A (ja) 2024-01-23

Family

ID=89430738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022111146A Pending JP2024009540A (ja) 2022-07-11 2022-07-11 半導体装置

Country Status (3)

Country Link
US (1) US20240014207A1 (ja)
JP (1) JP2024009540A (ja)
CN (1) CN117393560A (ja)

Also Published As

Publication number Publication date
US20240014207A1 (en) 2024-01-11
CN117393560A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
JP6741070B2 (ja) 半導体装置およびその製造方法
US10629685B2 (en) RC-IGBT and manufacturing method thereof
US10205012B2 (en) Semiconductor device
JP7020570B2 (ja) 半導体装置およびその製造方法
JP2024010217A (ja) 半導体装置および半導体装置の製造方法
JP2022123036A (ja) 半導体装置
US11699727B2 (en) Semiconductor device
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20230207674A1 (en) Semiconductor device and method of manufacturing the same
JP2024009540A (ja) 半導体装置
US20240088221A1 (en) Semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240096965A1 (en) Semiconductor device
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
US20230335627A1 (en) Semiconductor device
US20230402533A1 (en) Semiconductor device
JP2024013911A (ja) 半導体装置
JP2023135082A (ja) 半導体装置
JP2023019322A (ja) 半導体装置