JP2023019322A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023019322A
JP2023019322A JP2021123960A JP2021123960A JP2023019322A JP 2023019322 A JP2023019322 A JP 2023019322A JP 2021123960 A JP2021123960 A JP 2021123960A JP 2021123960 A JP2021123960 A JP 2021123960A JP 2023019322 A JP2023019322 A JP 2023019322A
Authority
JP
Japan
Prior art keywords
region
trench
semiconductor substrate
semiconductor device
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021123960A
Other languages
English (en)
Inventor
俊之 松井
Toshiyuki Matsui
達也 内藤
Tatsuya Naito
和貴 上村
Kazuki Uemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021123960A priority Critical patent/JP2023019322A/ja
Priority to US17/746,925 priority patent/US20230036039A1/en
Priority to CN202210563731.1A priority patent/CN115692464A/zh
Publication of JP2023019322A publication Critical patent/JP2023019322A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ダイオード部において、トレンチコンタクト部及びプラグ領域を離散的に設けることにより、おもて面側にライフタイム制御領域を設けなくても、逆回復時の正孔注入を抑制しつつ、トレンチコンタクト部の下端における破壊を防止する半導体装置を提供する。【解決手段】半導体装置１００は、ダイオード部８０を有する半導体基板１０を備える。ダイオード部は、半導体基板のおもて面に設けられた第２導電型のアノード領域８４と、半導体基板のおもて面において、予め定められた延伸方向に延伸して設けられたゲートトレンチ部４０と、半導体基板のおもて面に設けられたトレンチコンタクト部６０と、トレンチコンタクト部の下端に設けられ、アノード領域よりドーピング濃度が高い第２導電型のプラグ領域１９とを備える。プラグ領域は、延伸方向に沿って離散的に設けられている。【選択図】図１Ｂ

Description

本発明は、半導体装置に関する。
特許文献１には、「ゲート用トレンチ４よりも浅く、かつ、ｎ+型エミッタ領域５およびボデーｐ層６を貫通してボデーｐ層６の下方に位置しているｐ型ベース領域３に達する深さ」のコンタクト用トレンチが記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１０－２６７８６３
このようなコンタクト用トレンチをダイオード部に設ける場合、耐圧が低下するおそれがあるため、耐圧を維持するための複雑なプロセスが必要となり、コストが増大する。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、ダイオード部を有する半導体基板を備え、ダイオード部は、半導体基板のおもて面に設けられた第２導電型のアノード領域と、半導体基板のおもて面において、予め定められた延伸方向に延伸して設けられたトレンチ部と、半導体基板のおもて面に設けられたトレンチコンタクト部と、トレンチコンタクト部の下端に設けられ、アノード領域よりドーピング濃度が高い第２導電型のプラグ領域とを備え、プラグ領域は、延伸方向に沿って離散的に設けられている。
複数のトレンチコンタクト部が離散的に設けられていてよい。
プラグ領域は、トレンチコンタクト部の下端を覆って設けられていてよい。
延伸方向において、トレンチコンタクト部の長さは０．６μｍ～５０μｍであり、隣接するトレンチコンタクト部間の距離は１μｍ～５０μｍであってよい。
トレンチコンタクト部が延伸方向に延伸しており、トレンチコンタクト部の下端に、アノード領域およびプラグ領域が設けられていてよい。
トレンチコンタクト部の下端において、アノード領域およびプラグ領域が延伸方向に沿って交互に設けられていてよい。
半導体装置は、半導体基板のおもて面に設けられた第２導電型のベース領域を有するトランジスタ部をさらに備え、アノード領域のドーピング濃度はベース領域のドーピング濃度より低くてよい。
アノード領域のドーピング濃度は１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下であり、ベース領域のドーピング濃度は１Ｅ１７ｃｍ－３以上、１Ｅ１８ｃｍ－３以下でよい。
トランジスタ部は、半導体基板のおもて面に設けられた第１導電型のエミッタ領域をさらに有し、トレンチコンタクト部の下端はエミッタ領域の下端よりも深くてよい。
トレンチコンタクト部の下端は、半導体基板のおもて面から０．３５μｍ～０．６μｍの深さに位置していてよい。
トレンチコンタクト部は、トランジスタ部にさらに設けられていてよい。
プラグ領域は、トランジスタ部のトレンチコンタクト部の下端にさらに設けられ、延伸方向において、トランジスタ部のプラグ領域の長さは、ダイオード部のプラグ領域の長さより長くてよい。
ダイオード部は、半導体基板に設けられた第１導電型の蓄積領域をさらに有してよい。
プラグ領域のドーピング濃度は１Ｅ２０ｃｍ－３以上、１Ｅ２１ｃｍ－３以下であってよい。
半導体基板のおもて面側にライフタイムキラーを含むライフタイム制御領域が設けられていなくてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す図である。 図１Ａにおけるｂ－ｂ'断面の一例を示す図である。 図１Ａにおけるｃ－ｃ'断面の一例を示す図である。 図１Ａにおけるａ－ａ'断面の変形例を示す図である。 実施例２に係る半導体装置１００の上面図の一例を示す。 図３Ａにおけるｃ－ｃ'断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板のおもて面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味し、＋＋は＋よりも高ドーピング濃度、－－は－よりも低ドーピング濃度であることを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。したがって、その単位は、／ｃｍ３である。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。
また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェーハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。積分濃度は、半値幅までの積分値としてもよく、他の半導体領域のスペクトルと重なる場合には、他の半導体領域の影響を除いて導出してよい。
よって、本明細書では、ドーピング濃度の高低をドーズ量の高低として読み替えることができる。即ち、一の領域のドーピング濃度が他の領域のドーピング濃度よりも高い場合、当該一の領域のドーズ量が他の領域のドーズ量よりも高いものと理解することができる。
図１Ａは、実施例１に係る半導体装置１００の上面図の一例を示す。半導体装置１００は、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０とを有する半導体基板を備える。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
なお、本明細書で単に上面視と称した場合、半導体基板のおもて面側から見ることを意味している。本例では、上面視でトランジスタ部７０およびダイオード部８０の配列方向をＸ軸、半導体基板のおもて面においてＸ軸と垂直な方向をＹ軸、半導体基板のおもて面と垂直な方向をＺ軸と称する。
トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
トランジスタ部７０は、半導体基板の裏面側に設けられたコレクタ領域２２を半導体基板１０のおもて面に投影した領域である。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
トランジスタ部７０は、半導体基板のおもて面側に、Ｎ型のエミッタ領域１２、Ｐ型のベース領域１４、ゲート導電部およびゲート絶縁膜を有するゲートトレンチ部４０が周期的に配置されている。
ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０のおもて面に投影した領域である。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０のおもて面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。半導体基板１０の裏面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。
半導体基板は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板は、シリコン基板である。
本例の半導体装置１００は、半導体基板のおもて面側に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、ウェル領域１７およびアノード領域８４を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
また、本例の半導体装置１００は、半導体基板のおもて面の上方に設けられたゲート金属層５０およびエミッタ電極５２を備える。エミッタ電極５２およびゲート金属層５０と、半導体基板のおもて面との間には層間絶縁膜が設けられるが、図１Ａでは省略している。本例の層間絶縁膜には、コンタクトホール５４、５５および５６が、当該層間絶縁膜を貫通して設けられる。図１Ａにおいては、それぞれのコンタクトホールに斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、ウェル領域１７およびアノード領域８４の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板のおもて面におけるエミッタ領域１２、ベース領域１４、コンタクト領域１５およびアノード領域８４と電気的に接続する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム、またはアルミニウムを主成分とする合金（例えば、アルミニウム－シリコン合金、アルミニウム－シリコン－銅合金等）で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、またはアルミニウムを主成分とする合金（例えば、アルミニウム‐シリコン合金、アルミニウム‐シリコン－銅合金等）で形成されてよい。
エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
コンタクトホール５５は、トランジスタ部７０のゲートトレンチ部４０内のゲート導電部とゲート金属層５０とを接続する。コンタクトホール５５の内部には、バリアメタルを介して、タングステン等で形成されたプラグが設けられてもよい。
コンタクトホール５６は、トランジスタ部７０およびダイオード部８０に設けられるダミートレンチ部３０内のダミー導電部とエミッタ電極５２とを接続する。コンタクトホール５６の内部には、バリアメタルを介して、タングステン等で形成されたプラグが設けられてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間の、コンタクトホール５５内を含む領域に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間の、コンタクトホール５６内を含む領域にも設けられている。
接続部２５は、タングステンなどの金属や不純物がドープされたポリシリコン等の、導電性を有する材料である。また接続部２５は、窒化チタンなどのバリアメタルを有していてもよい。ここでは、接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板のおもて面の上方に設けられる。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。
接続部分４１は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４１において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、その内部に設けられるダミー導電部がエミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。
本例のトランジスタ部７０は、１つのゲートトレンチ部４０と１つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０およびダミートレンチ部３０を有している。例えば、トランジスタ部７０では、延伸部分３９および延伸部分２９が、配列方向において交互に設けられる。
但し、ゲートトレンチ部４０およびダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０およびダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０としたいわゆるフルゲート構造としてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板のおもて面側に設けられる。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲に設けられる。
ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に設けられる。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に設けられる。コンタクトホール５４は、ダイオード部８０において、アノード領域８４の上方にも設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１または複数のコンタクトホール５４が設けられている。本例のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
メサ部７１およびメサ部８１は、半導体基板のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。本例のメサ部８１は、半導体基板のおもて面において、アノード領域８４を有し、Ｙ軸方向の負側においてウェル領域１７を有する。メサ部８１には、アノード領域８４のおもて面にコンタクト領域１５が設けられていてもよい。
ベース領域１４は、トランジスタ部７０において、半導体基板のおもて面側に設けられた領域である。アノード領域８４は、ダイオード部８０において、半導体基板のおもて面側に設けられた領域である。ベース領域１４およびアノード領域８４は、一例としてＰ－型である。
アノード領域８４のドーピング濃度は、ベース領域１４のドーピング濃度より低い。アノード領域８４のドーピング濃度は１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下であり、ベース領域１４のドーピング濃度は１Ｅ１７ｃｍ－３以上、１Ｅ１８ｃｍ－３以下である。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１６ｃｍ－３は１×１０１６ｃｍ－３を意味する。本例では、アノード領域８４のドーピング濃度を低くすることにより、逆回復時の正孔注入を抑制することができる。
エミッタ領域１２は、ドリフト領域１８と同じ導電型で、ドリフト領域１８よりもドーピング濃度の高い領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。
また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。エミッタ領域１２は、メサ部８１には設けられていない。
コンタクト領域１５は、ベース領域１４と同じ導電型で、ベース領域１４よりもドーピング濃度の高い領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。
図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に設けられる。
ドリフト領域１８は、半導体基板１０に設けられた領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域２０は、ドリフト領域１８の下方に設けられた領域である。本例のバッファ領域２０は、ドリフト領域１８と同じ導電型であり、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層がコレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０においてバッファ領域２０の下方に設けられる、ドリフト領域１８と異なる導電型の領域である。カソード領域８２は、ダイオード部８０においてバッファ領域２０の下方に設けられる、ドリフト領域１８と同じ導電型の領域である。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。
コレクタ電極２４は、半導体基板１０の裏面２３に設けられる。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、メサ部７１においてドリフト領域１８の上方に設けられる、ドリフト領域１８と異なる導電型の領域である。本例のベース領域１４は、一例としてＰ－型である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
アノード領域８４は、メサ部８１においてドリフト領域１８の上方に設けられる、ドリフト領域１８と異なる導電型の領域である。本例のアノード領域８４は、一例としてＰ－型である。アノード領域８４は、ダミートレンチ部３０に接して設けられている。
エミッタ領域１２は、ベース領域１４とおもて面２１との間に設けられる。本例のエミッタ領域１２は、メサ部７１に設けられており、メサ部８１には設けられていない。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
ダイオード部８０が導通すると、カソード領域８２からアノード領域８４に電子電流が流れる。電子電流がアノード領域８４に到達すると電導度変調が起き、アノード領域８４から正孔電流が流れる。また、カソード領域８２から拡散した電子電流により、トランジスタ部７０のコンタクト領域１５からも正孔注入が促進され、半導体基板１０の正孔密度が上昇する。これにより、ダイオード部８０のターンオフ時に正孔が消滅するまでの時間が長くなるので、逆回復ピーク電流が大きくなり、逆回復損失が大きくなる。
このような正孔電流を抑制する技術として、半導体基板のおもて面側に、ライフタイムキラーを含むライフタイム制御領域を設ける技術が知られている。ライフタイムキラーは、一例として、半導体基板全体に注入する電子線や所定の深さに注入されたヘリウム、電子線又はプロトン等であり、ライフタイム制御領域は、ライフタイムキラー注入によって半導体基板の内部に形成された結晶欠陥である。ライフタイム制御領域は、ダイオード部の導通時に発生する電子と正孔との再結合消滅を促進し、逆回復損失を低減する。
本例では、半導体基板１０のおもて面２１側にライフタイムキラーを含むライフタイム制御領域が設けられていない。本例では、アノード領域８４のドーピング濃度を低くすることにより、ライフタイム制御領域が設けられていなくても、逆回復時の正孔注入を抑制することができる。
トレンチコンタクト部６０は、エミッタ電極５２と半導体基板とを電気的に接続する。トレンチコンタクト部６０は、コンタクトホール５４と連続的に設けられている。本例のトレンチコンタクト部６０は、メサ部７１およびメサ部８１のそれぞれに設けられている。
トレンチコンタクト部６０は、コンタクトホール５４に充填された導電性の材料を有する。トレンチコンタクト部６０は、複数のトレンチ部のうち隣接する２つのトレンチ部の間に設けられる。本例のトレンチコンタクト部６０は、おもて面２１からエミッタ領域１２を貫通して設けられ、下端においてプラグ領域１９と接している。トレンチコンタクト部６０は、エミッタ電極５２と同一の材料を有してよい。
なお、トレンチコンタクト部６０およびコンタクトホール５４の内部には、チタンまたはチタン化合物等で形成されたバリアメタルが設けられてよい。さらにトレンチコンタクト部６０およびコンタクトホール５４の内部には、バリアメタルを介してタングステン等で形成されたプラグが設けられてもよい。
トレンチコンタクト部６０の下端は、エミッタ領域１２の下端よりも深い。トレンチコンタクト部６０を設けることにより、ベース領域１４の抵抗が低減し、少数キャリア（例えば、正孔）を引き抜きやすくなる。これにより、少数キャリアに起因するラッチアップ耐量などの破壊耐量を向上することができる。例えば、エミッタ領域１２の下端とおもて面２１との間の距離は０．３μｍ～０．４μｍであり、トレンチコンタクト部６０の下端とおもて面２１との間の距離Ｄは０．３５μｍ～０．６μｍである。
例えば、トレンチコンタクト部６０は、層間絶縁膜３８をエッチングすることにより形成される。トレンチコンタクト部６０は、略平面形状の底面を有する。本例のトレンチコンタクト部６０は、側壁が傾斜したテーパ形状を有する。但し、トレンチコンタクト部６０の側壁は、おもて面２１に対して、略垂直に設けられてもよい。
プラグ領域１９は、メサ部７１およびメサ部８１のそれぞれにおいて、トレンチコンタクト部６０の下端に設けられる。プラグ領域１９はベース領域１４およびアノード領域８４と同じ導電型で、ベース領域１４およびアノード領域８４よりもドーピング濃度の高い領域である。本例のプラグ領域１９は、一例としてＰ＋型である。
例えば、プラグ領域１９は、トレンチコンタクト部６０の下端からボロン（Ｂ）またはフッ化ボロン（ＢＦ２）をイオン注入することにより形成される。プラグ領域１９は、コンタクト領域１５と同一のドーピング濃度であってよい。本例のプラグ領域１９のドーピング濃度は、１Ｅ２０ｃｍ－３以上、１Ｅ２１ｃｍ－３以下である。プラグ領域１９は、少数キャリアを引き抜くことにより、ラッチアップを抑制する。
プラグ領域１９は、トレンチコンタクト部６０の下端から拡散して、トレンチコンタクト部６０の側壁の少なくとも一部を覆う。トランジスタ部７０では、トレンチコンタクト部６０の側壁において、エミッタ領域１２とプラグ領域１９とが接してしない。トランジスタ部７０に設けられたトレンチコンタクト部６０の側壁は、エミッタ領域１２、ベース領域１４およびプラグ領域１９で覆われている。すなわち、トランジスタ部７０において、トレンチコンタクト部６０の側壁は、ベース領域１４と接している。
本例では、トランジスタ部７０において、エミッタ領域１２とプラグ領域１９とがトレンチコンタクト部６０に接していることにより、エミッタ領域１２からのキャリアの注入を抑制して、破壊耐量を向上することができる。また、半導体装置１００に大電流を流した場合であっても、プラグ領域１９によって少数キャリアの引き抜き効率を向上させ、ベース領域１４の電位を安定させることができる。
また、本例では、ダイオード部８０にもプラグ領域１９を設けることにより、アノード領域８４のドーピング濃度が低いことを補い、オーミック接合を確保することができる。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる領域である。本例の蓄積領域１６はドリフト領域１８と同じ導電型であり、一例としてＮ＋型である。蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。但し、蓄積領域１６が設けられなくてもよい。
また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１Ｅ１２ｃｍ－２以上、１Ｅ１３ｃｍ－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３Ｅ１２ｃｍ－２以上、６Ｅ１２ｃｍ－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１または複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
図１Ｃは、図１Ａにおけるｂ－ｂ'断面の一例を示す図である。ｂ－ｂ'断面は、トランジスタ部７０において、コンタクトホール５４をその長手方向に沿って通過するＸＹ面である。
トランジスタ部７０において、コンタクトホール５４およびトレンチコンタクト部６０は、延伸方向に延伸して設けられている。つまり、トランジスタ部７０において、本例のトレンチコンタクト部６０は、ゲートトレンチ部４０およびダミートレンチ部３０に沿ってストライプ状に配置されている。
トランジスタ部７０において、プラグ領域１９は、Ｙ軸方向に延伸して設けられてよい。すなわち、トランジスタ部７０において、プラグ領域１９は、トレンチコンタクト部６０の下端に沿って延伸して設けられている。
図１Ｄは、図１Ａにおけるｃ－ｃ'断面の一例を示す図である。ｃ－ｃ'断面は、ダイオード部８０において、コンタクトホール５４をその長手方向に沿って通過するＸＹ面である。
ダイオード部８０において、コンタクトホール５４およびトレンチコンタクト部６０は、トランジスタ部７０と同様に、Ｙ軸方向に延伸して設けられている。つまり、ダイオード部８０において、本例のトレンチコンタクト部６０は、ダミートレンチ部３０に沿ってストライプ状に配置されている。
一方で、ダイオード部８０において、プラグ領域１９は、Ｙ軸方向に沿って離散的に設けられている。つまり、ダイオード部８０では、複数のプラグ領域１９が、Ｙ軸方向において互いから離間してドット状に設けられている。つまり、トランジスタ部７０に設けられたプラグ領域１９のＹ軸方向の長さは、ダイオード部８０に設けられたプラグ領域１９のＹ軸方向の長さより長い。
また、ダイオード部８０において、プラグ領域１９は、Ｙ軸方向に延伸するトレンチコンタクト部６０の下端の一部のみを覆う。トレンチコンタクト部６０の下端においてプラグ領域１９が設けられていない部分は、アノード領域８４と接している。つまり、トレンチコンタクト部６０の下端には、アノード領域８４およびプラグ領域１９がＹ軸方向に沿って交互に設けられている。
このように、本例では、トレンチコンタクト部６０は、トランジスタ部７０およびダイオード部８０の両方に設けられている。これにより、トランジスタ部７０のみにトレンチコンタクト部６０を設け、ダイオード部８０にはコンタクトホール５４のみ設ける場合と比べて、プロセスの数が低減する。
また、ダイオード部８０では、プラグ領域１９をＹ軸方向に延伸させず、離散的に設けることにより、アノード領域８４が設けられた領域のドーピング濃度の増加を抑制し、逆回復時の正孔注入を抑制することができる。
図２は、図１Ａにおけるａ－ａ'断面の変形例を示す図である。プラグ領域１９は、トレンチコンタクト部６０の下端から拡散して、トレンチコンタクト部６０の側壁の少なくとも一部を覆う。本例のプラグ領域１９は、トランジスタ部７０に設けられたトレンチコンタクト部６０の側壁において、エミッタ領域１２と接している点で、図１Ｂの例と異なる。本例では、トランジスタ部７０に設けられたトレンチコンタクト部６０の側壁は、エミッタ領域１２およびプラグ領域１９で覆われている。すなわち、トランジスタ部７０において、トレンチコンタクト部６０は、ベース領域１４と接していない。
本例では、トランジスタ部７０において、エミッタ領域１２とプラグ領域１９とが接していることにより、図１Ｂの例と同様に、エミッタ領域１２からのキャリアの注入を抑制して、破壊耐量を向上することができる。また、半導体装置１００に大電流を流した場合であっても、プラグ領域１９によって少数キャリアの引き抜き効率を向上させ、ベース領域１４の電位を安定させることができる。
本例では、ダイオード部８０において、トレンチコンタクト部６０は、プラグ領域１９が設けられた領域にのみ設けられる。つまり、トレンチコンタクト部６０の下端はプラグ領域１９に覆われ、アノード領域８４とは接していない。
本例の半導体装置１００は、アノード領域８４のドーピング濃度が低いため、逆回復時に、空乏層がアノード領域８４内にも拡大しやすい。アノード－カソード間の電圧が増大し、空乏層がトレンチコンタクト部６０の下端に到達すると、トレンチコンタクト部６０の下端にはエッチングによる結晶欠陥が存在するため、破壊が起こりやすい。
本例では、トレンチコンタクト部６０の下端はプラグ領域１９に覆われているので、空乏層はプラグ領域１９で止まり、トレンチコンタクト部６０の下端には到達しない。これにより、トレンチコンタクト部６０の下端における破壊を防止することができる。
図３Ａは、実施例２に係る半導体装置１００の上面図の一例を示す。図３Ｂは、図３Ａにおけるｃ－ｃ'断面の一例を示す図である。本例の半導体装置１００は、トランジスタ部７０の構造は実施例１に係る半導体装置１００と共通するので、ここでは主にダイオード部８０の構成を説明する。また、図３Ａのａ－ａ'断面およびｂ－ｂ'断面は、図１Ｂおよび図１Ｃに示したａ－ａ'断面およびｂ－ｂ'断面とそれぞれ共通するので、図示を省略する。
ダイオード部８０において、コンタクトホール５４は、Ｙ軸方向において離散的に設けられている。つまり、ダイオード部８０では、複数のコンタクトホール５４が、Ｙ軸方向において互いから離間してドット状に設けられている。
同様に、ダイオード部８０では、複数のトレンチコンタクト部６０が離散的に設けられている。つまり、ダイオード部８０では、複数のトレンチコンタクト部６０が、Ｙ軸方向において互いから離間してドット状に設けられている。
ダイオード部８０において、トレンチコンタクト部６０の下端はプラグ領域１９に覆われる。プラグ領域１９は、トレンチコンタクト部６０の下端から拡散して、トレンチコンタクト部６０の側壁の少なくとも一部を覆う。ダイオード部８０に設けられたトレンチコンタクト部６０の側壁は、アノード領域８４およびプラグ領域１９で覆われている。Ｙ軸方向において、本例のトレンチコンタクト部６０の長さＬ１は０．６μｍ～５０μｍであり、隣接するトレンチコンタクト部６０間の長さＬ２は１μｍ～５０μｍである。ここでいう長さは、トレンチコンタクト部６０の上端、すなわちおもて面２１における距離であってよい。
本例の半導体装置１００は、アノード領域８４のドーピング濃度が低いため、逆回復時に、空乏層がアノード領域８４内にも拡大しやすい。アノード－カソード間の電圧が増大し、空乏層がトレンチコンタクト部６０の下端に到達すると、トレンチコンタクト部６０の下端にはエッチングによる結晶欠陥が存在するため、破壊が起こりやすい。
本例では、トレンチコンタクト部６０の下端はプラグ領域１９に覆われているので、空乏層はプラグ領域１９で止まり、トレンチコンタクト部６０の下端には到達しない。これにより、トレンチコンタクト部６０の下端における破壊を防止することができる。
このように、ダイオード部８０において、トレンチコンタクト部６０およびプラグ領域１９を離散的に設けることにより、おもて面２１側にライフタイム制御領域を設けなくても、逆回復時の正孔注入を抑制しつつ、トレンチコンタクト部６０の下端における破壊を防止することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・プラグ領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、６０・・・トレンチコンタクト部、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、８４・・・アノード領域、１００・・・半導体装置

Claims (15)

  1. ダイオード部を有する半導体基板を備え、
    前記ダイオード部は、
    前記半導体基板のおもて面に設けられた第２導電型のアノード領域と、
    前記半導体基板のおもて面において、予め定められた延伸方向に延伸して設けられたトレンチ部と、
    前記半導体基板のおもて面に設けられたトレンチコンタクト部と、
    前記トレンチコンタクト部の下端に設けられ、前記アノード領域よりドーピング濃度が高い第２導電型のプラグ領域と
    を備え、
    前記プラグ領域は、前記延伸方向に沿って離散的に設けられている半導体装置。
  2. 複数の前記トレンチコンタクト部が離散的に設けられている
    請求項１に記載の半導体装置。
  3. 前記プラグ領域は、前記トレンチコンタクト部の下端を覆って設けられている
    請求項２に記載の半導体装置。
  4. 前記延伸方向において、前記トレンチコンタクト部の長さは０．６μｍ～５０μｍであり、隣接するトレンチコンタクト部間の距離は１μｍ～５０μｍである
    請求項３に記載の半導体装置。
  5. 前記トレンチコンタクト部が前記延伸方向に延伸しており、前記トレンチコンタクト部の下端に、前記アノード領域および前記プラグ領域が設けられている
    請求項１に記載の半導体装置。
  6. 前記トレンチコンタクト部の下端において、前記アノード領域および前記プラグ領域が前記延伸方向に沿って交互に設けられている
    請求項５に記載の半導体装置。
  7. 前記半導体基板のおもて面に設けられた第２導電型のベース領域を有するトランジスタ部をさらに備え、
    前記アノード領域のドーピング濃度は前記ベース領域のドーピング濃度より低い
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記アノード領域のドーピング濃度は１Ｅ１６ｃｍ－３以上、１Ｅ１７ｃｍ－３以下であり、前記ベース領域のドーピング濃度は１Ｅ１７ｃｍ－３以上、１Ｅ１８ｃｍ－３以下である
    請求項７に記載の半導体装置。
  9. 前記トランジスタ部は、前記半導体基板のおもて面に設けられた第１導電型のエミッタ領域をさらに有し、
    前記トレンチコンタクト部の下端は前記エミッタ領域の下端よりも深い
    請求項７または８に記載の半導体装置。
  10. 前記トレンチコンタクト部の下端は、前記半導体基板のおもて面から０．３５μｍ～０．６μｍの深さに位置している
    請求項９に記載の半導体装置。
  11. 前記トレンチコンタクト部は、前記トランジスタ部にさらに設けられている
    請求項７から１０のいずれか一項に記載の半導体装置。
  12. 前記プラグ領域は、前記トランジスタ部の前記トレンチコンタクト部の下端にさらに設けられ、
    前記延伸方向において、前記トランジスタ部の前記プラグ領域の長さは、前記ダイオード部の前記プラグ領域の長さより長い
    請求項１１に記載の半導体装置。
  13. 前記ダイオード部は、前記半導体基板に設けられた第１導電型の蓄積領域をさらに有する
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記プラグ領域のドーピング濃度は１Ｅ２０ｃｍ－３以上、１Ｅ２１ｃｍ－３以下である
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板のおもて面側にライフタイムキラーを含むライフタイム制御領域が設けられていない
    請求項１から１４のいずれか一項に記載の半導体装置。
JP2021123960A 2021-07-29 2021-07-29 半導体装置 Pending JP2023019322A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021123960A JP2023019322A (ja) 2021-07-29 2021-07-29 半導体装置
US17/746,925 US20230036039A1 (en) 2021-07-29 2022-05-17 Semiconductor device
CN202210563731.1A CN115692464A (zh) 2021-07-29 2022-05-23 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021123960A JP2023019322A (ja) 2021-07-29 2021-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2023019322A true JP2023019322A (ja) 2023-02-09

Family

ID=85037639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021123960A Pending JP2023019322A (ja) 2021-07-29 2021-07-29 半導体装置

Country Status (3)

Country Link
US (1) US20230036039A1 (ja)
JP (1) JP2023019322A (ja)
CN (1) CN115692464A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024166493A1 (ja) * 2023-02-07 2024-08-15 富士電機株式会社 半導体装置
WO2024166492A1 (ja) * 2023-02-07 2024-08-15 富士電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245107B2 (ja) * 2014-08-06 2017-12-13 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20230036039A1 (en) 2023-02-02
CN115692464A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
JP7384274B2 (ja) 半導体装置および半導体装置の製造方法
JP7456520B2 (ja) 半導体装置
CN113937159A (zh) 半导体装置
JP6733829B2 (ja) 半導体装置
US20230036039A1 (en) Semiconductor device
US20220278094A1 (en) Semiconductor device
CN114097079A (zh) 半导体装置
CN111247639A (zh) 半导体装置
WO2021145079A1 (ja) 半導体装置
US20230299077A1 (en) Semiconductor device
US20240234493A1 (en) Semiconductor device
US20240234554A1 (en) Semiconductor device
US20240304668A1 (en) Semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
WO2022264697A1 (ja) 半導体装置
US20230402533A1 (en) Semiconductor device
JP2024084070A (ja) 半導体装置
JP2024009540A (ja) 半導体装置
JP2024118696A (ja) 半導体装置および半導体装置の製造方法
JP2024013911A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240614