CN115692464A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115692464A
CN115692464A CN202210563731.1A CN202210563731A CN115692464A CN 115692464 A CN115692464 A CN 115692464A CN 202210563731 A CN202210563731 A CN 202210563731A CN 115692464 A CN115692464 A CN 115692464A
Authority
CN
China
Prior art keywords
region
semiconductor device
trench
semiconductor substrate
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210563731.1A
Other languages
English (en)
Inventor
松井俊之
内藤达也
上村和贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115692464A publication Critical patent/CN115692464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，所述半导体装置具备半导体基板，该半导体基板具有二极管部，二极管部具备：第二导电型的阳极区，其设置在半导体基板的正面；沟槽部，其在半导体基板的正面，沿预先设定的延伸方向延伸地设置；沟槽接触部，其设置在半导体基板的正面；以及第二导电型的插塞区，其设置在沟槽接触部的下端，并且掺杂浓度比阳极区的掺杂浓度高，插塞区沿延伸方向分散地设置。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
在专利文献1中记载有“比栅极用沟槽4更浅，并且，贯通n+型发射区5和主体p层6而到达位于主体p层6的下方的p型基区3的深度”的接触用沟槽。
现有技术文献
专利文献
专利文献1：日本特开2010-267863号公报
发明内容
技术问题
在将这样的接触用沟槽设置在二极管部的情况下，耐压有可能降低，因此需要用于维持耐压的复杂的工艺，成本增加。
技术方案
在本发明的第一方式中，提供半导体装置。半导体装置具备半导体基板，该半导体基板具有二极管部，二极管部具备：第二导电型的阳极区，其设置在半导体基板的正面；沟槽部，其在半导体基板的正面沿预先设定的延伸方向延伸而设置；沟槽接触部，其设置在半导体基板的正面；以及第二导电型的插塞区，其设置在沟槽接触部的下端，并且掺杂浓度比阳极区的掺杂浓度高，插塞区沿延伸方向分散地设置。
多个沟槽接触部可以分散地设置。
插塞区可以以覆盖沟槽接触部的下端的方式设置。
在延伸方向上，沟槽接触部的长度可以是0.6μm～50μm，相邻的沟槽接触部间的距离可以是1μm～50μm。
沟槽接触部可以沿延伸方向延伸，并且在沟槽接触部的下端可以设置有阳极区和插塞区。
在沟槽接触部的下端，阳极区和插塞区可以沿延伸方向交替地设置。
半导体装置可以还具备晶体管部，该晶体管部具有设置于半导体基板的正面的第二导电型的基区，阳极区的掺杂浓度可以比基区的掺杂浓度低。
阳极区的掺杂浓度可以是1E16cm-3以上且1E17cm-3以下，基区的掺杂浓度可以是1E17cm-3以上且1E18cm-3以下。
晶体管部可以还具有设置于半导体基板的正面的第一导电型的发射区，沟槽接触部的下端可以位于比发射区的下端更深的位置。
沟槽接触部的下端可以位于距半导体基板的正面起算0.35μm～0.6μm的深度的位置。
沟槽接触部可以还设置在晶体管部。
插塞区可以还设置在晶体管部的沟槽接触部的下端，在延伸方向上，晶体管部的插塞区的长度可以比二极管部的插塞区的长度长。
二极管部可以还具有设置在半导体基板的第一导电型的蓄积区。
插塞区的掺杂浓度可以是1E20cm-3以上且1E21cm-3以下。
在半导体基板的正面侧可以不设置包含寿命控制剂的寿命控制区。
应予说明，上述发明内容并没有列举本发明的全部特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1A示出实施例一的半导体装置100的俯视图的一例。
图1B是示出图1A的a-a’截面的一例的图。
图1C是示出图1A的b-b’截面的一例的图。
图1D是示出图1A的c-c’截面的一例的图。
图2是示出图1A的a-a’截面的变形例的图。
图3A示出实施例二的半导体装置100的俯视图的一例。
图3B是示出图3A的c-c’截面的一例的图。
符号说明
10···半导体基板、12···发射区、14···基区、15···接触区、16···蓄积区、17···阱区、18···漂移区、19···插塞区、20···缓冲区、21···正面、22···集电区、23···背面、24···集电极、25···连接部、29···延伸部分、30···虚设沟槽部、31···连接部分、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···延伸部分、40···栅极沟槽部、41···连接部分、42···栅极绝缘膜、44···栅极导电部、50···栅极金属层、52···发射极、54···接触孔、55···接触孔、56···接触孔、60···沟槽接触部、70···晶体管部、71···台面部、80···二极管部、81···台面部、82···阴极区、84···阳极区、100···半导体装置
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”、“正”、“背”的方向不限于重力方向或半导体装置实际安装时的向基板等安装的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。在本说明书中，将与半导体基板的正面平行的面设为XY面，将半导体基板的深度方向设为Z轴。应予说明，在本说明书中，将沿Z轴方向观察半导体基板的情况称为俯视。
在各实施例中，虽然示出了将第一导电型设为N型，并将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，并将第二导电型设为N型。在该情况下，各实施例中的基板、层、区域等的导电型分别为相反的极性。
在本说明书中，前缀有N或P的层和区域分别意味着电子或空穴是多数载流子。另外，在N或P上标注的+和-分别意味着掺杂浓度比没有标注+和-的层或区域更高和更低，++意味着掺杂浓度比+更高，--意味着掺杂浓度比-更低。
在本说明书中，掺杂浓度是指施主化或受主化的掺杂剂的浓度。因此，其单位是/cm3。在本说明书中，有时将施主与受主的浓度差(即净掺杂浓度)作为掺杂浓度。在该情况下，掺杂浓度能够利用SR法来测定。另外，也可以将施主和受主的化学浓度作为掺杂浓度。在该情况下，掺杂浓度能够利用SIMS法来测定。只要没有特别限定，就可以使用上述任一者作为掺杂浓度。只要没有特别限定，就可以将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度。
另外，在本说明书中，剂量是指在进行离子注入时注入到晶片的单位面积中的离子的个数。因此，其单位是/cm2。应予说明，半导体区域的剂量可以是沿该半导体区域的深度方向将掺杂浓度进行积分而得的积分浓度。该积分浓度的单位是/cm2。因此，剂量与积分浓度可以作为同一要素来处理。积分浓度可以是到半峰宽度为止的积分值，也可以在与其他的半导体区域的频谱重合的情况下，除去其他的半导体区域的影响而导出。
因此，在本说明书中，能够将掺杂浓度的高低也称为剂量的高低。即，在一个区域的掺杂浓度比其他区域的掺杂浓度高的情况下，能够理解为这一个区域的剂量比其他区域的剂量高。
图1A示出实施例一的半导体装置100的俯视图的一例。半导体装置100具备半导体基板，该半导体基板具有：晶体管部70，其包括IGBT等晶体管元件；以及二极管部80，其包括续流二极管(FWD)等二极管元件。例如，半导体装置100是反向导通IGBT(RC-IGBT：ReverseConducting IGBT)。
应予说明，在本说明书中仅称为俯视的情况下，意味着从半导体基板的正面侧观察。在本例中，将俯视下晶体管部70和二极管部80的排列方向称为X轴，将在半导体基板的正面与X轴垂直的方向称为Y轴，将与半导体基板的正面垂直的方向称为Z轴。
晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长度方向可以相同。
晶体管部70是将设置于半导体基板的背面侧的集电区22投影到半导体基板10的正面而得的区域。作为一例，本例的集电区22是P+型。晶体管部70包括IGBT等晶体管。
晶体管部70在半导体基板的正面侧周期性地配置有N型的发射区12、P型的基区14、以及具有栅极导电部和栅极绝缘膜的栅极沟槽部40。
二极管部80是将设置于半导体基板10的背面侧的阴极区82投影到半导体基板10的正面而得的区域。作为一例，本例的阴极区82是N+型。二极管部80包括在半导体基板10的正面与晶体管部70相邻地设置的续流二极管(FWD：Free Wheel Diode)等二极管。在半导体基板10的背面，在除阴极区以外的区域可以设置有P+型的集电区。
半导体基板可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板是硅基板。
本例的半导体装置100具备设置于半导体基板的正面侧的栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15、阱区17以及阳极区84。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。
另外，本例的半导体装置100具备设置于半导体基板的正面的上方的栅极金属层50和发射极52。虽然在发射极52与半导体基板的正面之间、以及栅极金属层50与半导体基板的正面之间设置有层间绝缘膜，但是在图1A中省略。在本例的层间绝缘膜，接触孔54、接触孔55以及接触孔56贯通该层间绝缘膜而设置。在图1A中，对各接触孔标注斜线的阴影。
发射极52设置于栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15、阱区17以及阳极区84的上方。发射极52通过接触孔54而与半导体基板的正面的发射区12、基区14、接触区15以及阳极区84电连接。
发射极52和栅极金属层50由包含金属的材料形成。发射极52的至少一部分区域可以由铝或以铝为主要成分的合金(例如，铝-硅合金、铝-硅-铜合金等)形成。栅极金属层50的至少一部分区域可以由铝或以铝为主要成分的合金(例如铝-硅合金、铝-硅-铜合金等)形成。
发射极52和栅极金属层50可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的阻挡金属。发射极52和栅极金属层50彼此分离而设置。
接触孔55将晶体管部70的栅极沟槽部40内的栅极导电部与栅极金属层50连接。也可以在接触孔55的内部经由阻挡金属而设置有由钨等形成的插塞。
接触孔56将设置于晶体管部70和二极管部80的虚设沟槽部30内的虚设导电部与发射极52连接。也可以在接触孔56的内部经由阻挡金属而设置有由钨等形成的插塞。
连接部25将发射极52或栅极金属层50等正面侧电极与半导体基板电连接。在一个例子中，连接部25设置在栅极金属层50与栅极导电部之间的包括接触孔55内的区域。连接部25也设置在发射极52与虚设导电部之间的包括接触孔56内的区域。
连接部25是钨等金属、掺杂了杂质的多晶硅等具有导电性的材料。另外，连接部25也可以具有氮化钛等阻挡金属。在此，连接部25是掺杂了N型的杂质的多晶硅(N+)。连接部25经由氧化膜等绝缘膜等而设置在半导体基板的正面的上方。
栅极沟槽部40沿着预先设定的排列方向(在本例中为X轴方向)以预先设定的间隔排列。本例的栅极沟槽部40可以具有与半导体基板的正面平行且沿着与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸的两个延伸部分39、以及连接两个延伸部分39的连接部分41。
优选连接部分41的至少一部分形成为曲线状。通过连接栅极沟槽部40的两个延伸部分39的端部，从而能够缓解延伸部分39的端部处的电场集中。在栅极沟槽部40的连接部分41，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是设置于其内部的虚设导电部与发射极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地沿着预先设定的排列方向(在本例中为X轴方向)以预先设定的间隔排列。本例的虚设沟槽部30可以与栅极沟槽部40同样地在半导体基板的正面具有U字形状。即，虚设沟槽部30可以具有沿着延伸方向延伸的两个延伸部分29、以及连接两个延伸部分29的连接部分31。
本例的晶体管部70具有使一个栅极沟槽部40和一个虚设沟槽部30重复排列的结构。即，本例的晶体管部70以1：1的比率具有栅极沟槽部40和虚设沟槽部30。例如，在晶体管部70中，延伸部分39和延伸部分29在排列方向上交替地设置。
但是，栅极沟槽部40和虚设沟槽部30的比率不限于本例。栅极沟槽部40和虚设沟槽部30的比率可以是2：3，也可以是2：4。另外，也可以设为在晶体管部70不设置虚设沟槽部30而全部设为栅极沟槽部40的所谓的全栅结构。
阱区17设置在比后述的漂移区18更靠半导体基板的正面侧的位置。阱区17是设置在半导体装置100的边缘侧的阱区的一例。作为一例，阱区17是P+型。阱区17从设置有栅极金属层50的一侧的有源区的端部起设置在预先设定的范围内。
阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度更深。栅极沟槽部40和虚设沟槽部30的靠栅极金属层50侧的一部分区域设置在阱区17。栅极沟槽部40和虚设沟槽部30的延伸方向上的端部的底可以被阱区17覆盖。
在晶体管部70，接触孔54设置在发射区12和接触区15的各区域的上方。在二极管部80，接触孔54也设置在阳极区84的上方。在设置于Y轴方向两端的阱区17的上方不设置任何接触孔54。如此，在层间绝缘膜设置有一个或多个接触孔54。本例的接触孔54可以沿延伸方向延伸而设置。
台面部71和台面部81是在与半导体基板的正面平行的面内与沟槽部相邻地设置的台面部。台面部可以是被相邻的两个沟槽部夹持的半导体基板的部分，可以是从半导体基板的正面起到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分设为一个沟槽部。即，可以将被两个延伸部分夹持的区域设为台面部。
在晶体管部70，台面部71与虚设沟槽部30或栅极沟槽部40中的至少一者相邻地设置。台面部71在半导体基板的正面具有阱区17、发射区12、基区14以及接触区15。在台面部71，发射区12和接触区15在延伸方向上交替地设置。
在二极管部80，台面部81设置于被相邻的虚设沟槽部30夹持的区域。本例的台面部81在半导体基板的正面具有阳极区84，在Y轴方向的负侧具有阱区17。在台面部81，也可以在阳极区84的正面设置有接触区15。
基区14是在晶体管部70设置于半导体基板的正面侧的区域。阳极区84是在二极管部80设置于半导体基板的正面侧的区域。作为一例，基区14和阳极区84是P-型。
阳极区84的掺杂浓度比基区14的掺杂浓度低。阳极区84的掺杂浓度是1E16cm-3以上且1E17cm-3以下，基区14的掺杂浓度是1E17cm-3以上且1E18cm-3以下。应予说明，E是指10的幂，例如1E16cm-3是指1×1016cm-3。在本例中，通过使阳极区84的掺杂浓度变低，能够抑制反向恢复时的空穴注入。
发射区12是与漂移区18相同的导电型且掺杂浓度比漂移区18的掺杂浓度更高的区域。作为一例，本例的发射区12是N+型。发射区12的掺杂剂的一例是砷(As)。发射区12在台面部71的正面与栅极沟槽部40接触而设置。发射区12可以被设置为，从夹持台面部71的两个沟槽部中的一个沟槽部起沿X轴方向延伸到另一个沟槽部为止。
另外，发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。本例的发射区12与虚设沟槽部30接触。发射区12不设置在台面部81。
接触区15是与基区14相同的导电型且掺杂浓度比基区14的掺杂浓度高的区域。作为一例，本例的接触区15是P+型。本例的接触区15设置于台面部71的正面。接触区15可以被设置为，从夹持台面部71的两条沟槽部中的一个沟槽部起沿X轴方向设置到另一个沟槽部为止。接触区15可以与栅极沟槽部40接触，也可以不与栅极沟槽部40接触。另外，接触区15可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在本例中，接触区15与虚设沟槽部30和栅极沟槽部40接触。
图1B是示出图1A中的a-a’截面的一例的图。a-a’截面是在晶体管部70中通过发射区12的XZ面。本例的半导体装置100在a-a’截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。发射极52设置在半导体基板10和层间绝缘膜38的上方。
漂移区18是设置于半导体基板10的区域。作为一例，本例的漂移区18是N-型。漂移区18可以是在半导体基板10中不形成其他掺杂区域而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区20是设置在漂移区18的下方的区域。本例的缓冲区20是与漂移区18相同的导电型，作为一例是N型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度更高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达集电区22和阴极区82的场截止层而起作用。
集电区22是在晶体管部70中设置在缓冲区20的下方且与漂移区18不同的导电型的区域。阴极区82是在二极管部80中设置在缓冲区20的下方且与漂移区18相同的导电型的区域。集电区22与阴极区82之间的边界是晶体管部70与二极管部80之间的边界。
集电极24设置于半导体基板10的背面23。集电极24由金属等导电材料形成。
基区14是在台面部71设置在漂移区18的上方且与漂移区18不同的导电型的区域。作为一例，本例的基区14是P-型。基区14与栅极沟槽部40接触而设置。基区14可以与虚设沟槽部30接触而设置。
阳极区84是在台面部81设置在漂移区18的上方且与漂移区18不同的导电型的区域。作为一例，本例的阳极区84是P-型。阳极区84与虚设沟槽部30接触而设置。
发射区12设置在基区14与正面21之间。本例的发射区12设置在台面部71，不设置在台面部81。发射区12与栅极沟槽部40接触而设置。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。
若二极管部80导通，则电子电流从阴极区82流向阳极区84。若电子电流到达阳极区84则发生电导率调制，从阳极区84流通空穴电流。另外，利用从阴极区82扩散的电子电流，促进从晶体管部70的接触区15注入空穴，并且使半导体基板10的空穴密度上升。由此，在二极管部80关断时直到空穴消失为止的时间变长，因此反向恢复峰电流变大，反向恢复损耗变大。
作为这样的抑制空穴电流的技术，已知有在半导体基板的正面侧设置包括寿命控制剂的寿命控制区的技术。作为一例，寿命控制剂是向整个半导体基板注入的电子束、向预定的深度注入的氦、电子束或质子等，寿命控制区是通过寿命控制剂注入而形成在半导体基板的内部的晶体缺陷。寿命控制区促进在二极管部导通时产生的电子与空穴的复合消失，降低反向恢复损耗。
在本例中，在半导体基板10的正面21侧不设置包括寿命控制剂的寿命控制区。在本例中，通过降低阳极区84的掺杂浓度，从而即使不设置寿命控制区，也能够抑制反向恢复时的空穴注入。
沟槽接触部60将发射极52与半导体基板电连接。沟槽接触部60与接触孔54连续地设置。本例的沟槽接触部60分别设置于台面部71和台面部81。
沟槽接触部60具有填充于接触孔54的导电性的材料。沟槽接触部60设置在多个沟槽部中的相邻的两个沟槽部之间。本例的沟槽接触部60从正面21贯通发射区12而设置，并且在下端与插塞区19接触。沟槽接触部60可以具有与发射极52相同的材料。
应予说明，在沟槽接触部60和接触孔54的内部可以设置有由钛或钛化合物等形成的阻挡金属。此外，在沟槽接触部60和接触孔54的内部也可以经由阻挡金属而设置有由钨等形成的插塞。
沟槽接触部60的下端比发射区12的下端更深。通过设置沟槽接触部60，从而使基区14的电阻降低，容易抽出少数载流子(例如，空穴)。由此，能够提高因少数载流子而引起的闩锁耐量等破坏耐量。例如，发射区12的下端与正面21之间的距离为0.3μm～0.4μm，沟槽接触部60的下端与正面21之间的距离D为0.35μm～0.6μm。
例如，沟槽接触部60通过对层间绝缘膜38进行蚀刻而形成。沟槽接触部60具有大致平面形状的底面。本例的沟槽接触部60具有侧壁倾斜的锥形形状。但是，沟槽接触部60的侧壁也可以相对于正面21而大致垂直地设置。
插塞区19在台面部71和台面部81分别设置于沟槽接触部60的下端。插塞区19是与基区14和阳极区84相同的导电型且掺杂浓度比基区14和阳极区84的掺杂浓度更高的区域。作为一例，本例的插塞区19是P+型。
例如，插塞区19通过从沟槽接触部60的下端将硼(B)或氟化硼(BF2)进行离子注入而形成。插塞区19可以是与接触区15相同的掺杂浓度。本例的插塞区19的掺杂浓度是1E20cm-3以上且1E21cm-3以下。插塞区19通过抽出少数载流子来抑制闩锁。
插塞区19从沟槽接触部60的下端扩散而覆盖沟槽接触部60的侧壁的至少一部分。在晶体管部70中，在沟槽接触部60的侧壁，发射区12与插塞区19不接触。设置于晶体管部70的沟槽接触部60的侧壁被发射区12、基区14以及插塞区19覆盖。即，在晶体管部70，沟槽接触部60的侧壁与基区14接触。
在本例中，在晶体管部70，由于发射区12和插塞区19接触于沟槽接触部60，所以能够抑制来自发射区12的载流子的注入，并且能够提高破坏耐量。另外，即使在半导体装置100中流通有大电流的情况下，也能够通过插塞区19使少数载流子的抽出效率提高，并且能够使基区14的电位稳定。
另外，在本例中，由于在二极管部80也设置插塞区19，所以能够弥补阳极区84的掺杂浓度低的情况，并能够确保欧姆结。
蓄积区16是设置在比漂移区18更靠半导体基板10的正面21侧的区域。本例的蓄积区16是与漂移区18相同的导电型，作为一例是N+型。蓄积区16设置于晶体管部70和二极管部80。但是，也可以不设置蓄积区16。
另外，蓄积区16与栅极沟槽部40接触而设置。蓄积区16可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。蓄积区16的掺杂浓度比漂移区18的掺杂浓度更高。蓄积区16的离子注入的剂量可以是1E12cm-2以上且1E13cm-2以下。另外，蓄积区16的离子注入剂量可以是3E12cm-2以上且6E12cm-2以下。通过设置蓄积区16，从而能够提高载流子注入促进效果(IE效果)，并能够降低晶体管部70的导通电压。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置于正面21。各沟槽部从正面21起设置到漂移区18为止。在设置有发射区12、基区14、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区域并不限于以形成掺杂区域之后形成沟槽部的顺序进行制造。在形成了沟槽部后，在沟槽部之间形成掺杂区域的情况也包括在沟槽部贯通掺杂区域的情况中。
栅极沟槽部40具有设置于正面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以使栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44包括在半导体基板10的深度方向上与隔着栅极绝缘膜42在台面部71侧相邻的基区14对置的区域。若对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成有因电子的反型层而成的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于正面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置在正面21。在层间绝缘膜38的上方设置有发射极52。在层间绝缘膜38设置有用于将发射极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也可以同样地贯通层间绝缘膜38而设置。
图1C是示出图1A的b-b’截面的一例的图。b-b’截面是在晶体管部70中沿着接触孔54的长度方向通过接触孔54的XY面。
在晶体管部70，接触孔54和沟槽接触部60沿延伸方向延伸而设置。即，在晶体管部70，本例的沟槽接触部60沿栅极沟槽部40和虚设沟槽部30而配置为条纹状。
在晶体管部70，插塞区19可以在Y轴方向上延伸而设置。即，在晶体管部70，插塞区19沿着沟槽接触部60的下端延伸而设置。
图1D是示出图1A的c-c’截面的一例的图。c-c’截面是在二极管部80中沿接触孔54的长度方向通过接触孔54的XY面。
在二极管部80，接触孔54和沟槽接触部60与晶体管部70同样地沿Y轴方向延伸而设置。即，在二极管部80，本例的沟槽接触部60沿虚设沟槽部30而配置为条纹状。
另一方面，在二极管部80，插塞区19沿Y轴方向分散地设置。即，在二极管部80，多个插塞区19沿Y轴方向彼此分离地设置为点状。即，设置于晶体管部70的插塞区19的Y轴方向上的长度比设置于二极管部80的插塞区19的Y轴方向上的长度长。
另外，在二极管部80，插塞区19仅覆盖沿Y轴方向延伸的沟槽接触部60的下端的一部分。在沟槽接触部60的下端不设置插塞区19的部分与阳极区84接触。即，在沟槽接触部60的下端，阳极区84和插塞区19沿Y轴方向交替地设置。
如此，在本例中，沟槽接触部60设置于晶体管部70和二极管部80这两者。由此，与仅在晶体管部70设置沟槽接触部60且在二极管部80仅设置接触孔54的情况相比，减少工艺的数量。
另外，在二极管部80，通过使插塞区19不沿Y轴方向延伸而分散地设置，从而能够抑制设置有阳极区84的区域的掺杂浓度的增加，并且抑制反向恢复时的空穴注入。
图2是示出图1A的a-a’截面的变形例的图。插塞区19从沟槽接触部60的下端扩散而覆盖沟槽接触部60的侧壁的至少一部分。本例的插塞区19与图1B的例子的不同点在于，在设置于晶体管部70的沟槽接触部60的侧壁与发射区12接触。在本例中，设置于晶体管部70的沟槽接触部60的侧壁被发射区12和插塞区19覆盖。即，在晶体管部70，沟槽接触部60不与基区14接触。
在本例中，在晶体管部70，由于发射区12与插塞区19接触，所以与图1B的例子同样地，能够抑制来自发射区12的载流子的注入，并且能够提高破坏耐量。另外，即使在半导体装置100中流通有大电流的情况下，也能够通过插塞区19而使少数载流子的抽出效率提高，并且能够使基区14的电位稳定。
在本例中，在二极管部80，沟槽接触部60仅设置在设置有插塞区19的区域。即，沟槽接触部60的下端被插塞区19覆盖，不与阳极区84接触。
对于本例的半导体装置100而言，由于阳极区84的掺杂浓度低，所以在反向恢复时，耗尽层也容易扩大到阳极区84内。若阳极-阴极间的电压增大，耗尽层到达沟槽接触部60的下端，则在沟槽接触部60的下端存在因蚀刻而形成的结晶缺陷，因此容易引起破坏。
在本例中，由于沟槽接触部60的下端被插塞区19覆盖，所以耗尽层停止于插塞区19，不到达沟槽接触部60的下端。由此，能够防止沟槽接触部60的下端处的破坏。
图3A示出实施例二的半导体装置100的俯视图的一例。图3B是示出图3A的c-c’截面的一例的图。本例的半导体装置100的晶体管部70的结构与实施例一的半导体装置100相同，因此在此主要说明二极管部80的构成。另外，图3A的a-a’截面和b-b’截面分别与图1B和图1C所示的a-a’截面和b-b’截面相同，因此省略图示。
在二极管部80，接触孔54在Y轴方向上分散地设置。即，在二极管部80，多个接触孔54在Y轴方向上彼此分离地设置为点状。
同样地，在二极管部80，多个沟槽接触部60分散地设置。即，在二极管部80，多个沟槽接触部60在Y轴方向上彼此分离地设置为点状。
在二极管部80，沟槽接触部60的下端被插塞区19覆盖。插塞区19从沟槽接触部60的下端扩散而覆盖沟槽接触部60的侧壁的至少一部分。设置于二极管部80的沟槽接触部60的侧壁被阳极区84和插塞区19覆盖。在Y轴方向上，本例的沟槽接触部60的长度L1是0.6μm～50μm，相邻的沟槽接触部60间的长度L2是1μm～50μm。在此所说的长度可以是沟槽接触部60的上端、即正面21处的距离。
对于本例的半导体装置100而言，由于阳极区84的掺杂浓度低，所以在反向恢复时，耗尽层也容易扩大到阳极区84内。若阳极-阴极间的电压增大，耗尽层到达沟槽接触部60的下端，则在沟槽接触部60的下端存在因蚀刻而形成的结晶缺陷，因此容易引起破坏。
在本例中，由于沟槽接触部60的下端被插塞区19覆盖，所以耗尽层停止于插塞区19，未到达沟槽接触部60的下端。由此，能够防止沟槽接触部60的下端处的破坏。
如此，在二极管部80，通过分散地设置沟槽接触部60和插塞区19，从而即使在正面21侧不设置寿命控制区，也能够抑制反向恢复时的空穴注入，同时能够防止沟槽接触部60的下端处的破坏。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，在上述实施方式中能够追加多种变更或改良是显而易见的。根据权利要求书所的记载可知，追加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以该顺序来实施。

Claims (15)

1.一种半导体装置，其特征在于，
具备半导体基板，该半导体基板具有二极管部，
所述二极管部具备：
第二导电型的阳极区，其设置在所述半导体基板的正面；
沟槽部，其在所述半导体基板的正面沿预先设定的延伸方向延伸而设置；
沟槽接触部，其设置在所述半导体基板的正面；以及
第二导电型的插塞区，其设置在所述沟槽接触部的下端，并且掺杂浓度比所述阳极区的掺杂浓度高，
所述插塞区沿所述延伸方向分散地设置。
2.根据权利要求1所述的半导体装置，其特征在于，
多个所述沟槽接触部分散地设置。
3.根据权利要求2所述的半导体装置，其特征在于，
所述插塞区以覆盖所述沟槽接触部的下端的方式设置。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述延伸方向上，所述沟槽接触部的长度是0.6μm～50μm，相邻的沟槽接触部间的距离是1μm～50μm。
5.根据权利要求1所述的半导体装置，其特征在于，
所述沟槽接触部沿所述延伸方向延伸，并且在所述沟槽接触部的下端设置有所述阳极区和所述插塞区。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述沟槽接触部的下端，所述阳极区和所述插塞区沿所述延伸方向交替地设置。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备晶体管部，该晶体管部具有设置于所述半导体基板的正面的第二导电型的基区，
所述阳极区的掺杂浓度比所述基区的掺杂浓度低。
8.根据权利要求7所述的半导体装置，其特征在于，
所述阳极区的掺杂浓度是1E16cm-3以上且1E17cm-3以下，所述基区的掺杂浓度是1E17cm-3以上且1E18cm-3以下。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述晶体管部还具有设置于所述半导体基板的正面的第一导电型的发射区，
所述沟槽接触部的下端处于比所述发射区的下端更深的位置。
10.根据权利要求9所述的半导体装置，其特征在于，
所述沟槽接触部的下端位于距所述半导体基板的正面起算0.35μm～0.6μm的深度的位置。
11.根据权利要求7至10中任一项所述的半导体装置，其特征在于，
所述沟槽接触部还设置在所述晶体管部。
12.根据权利要求11所述的半导体装置，其特征在于，
所述插塞区还设置在所述晶体管部的所述沟槽接触部的下端，
在所述延伸方向上，所述晶体管部的所述插塞区的长度比所述二极管部的所述插塞区的长度长。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述二极管部还具有设置在所述半导体基板的第一导电型的蓄积区。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述插塞区的掺杂浓度是1E20cm-3以上且1E21cm-3以下。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
在所述半导体基板的正面侧不设置包含寿命控制剂的寿命控制区。
CN202210563731.1A 2021-07-29 2022-05-23 半导体装置 Pending CN115692464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021123960A JP2023019322A (ja) 2021-07-29 2021-07-29 半導体装置
JP2021-123960 2021-07-29

Publications (1)

Publication Number Publication Date
CN115692464A true CN115692464A (zh) 2023-02-03

Family

ID=85037639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210563731.1A Pending CN115692464A (zh) 2021-07-29 2022-05-23 半导体装置

Country Status (3)

Country Link
US (1) US20230036039A1 (zh)
JP (1) JP2023019322A (zh)
CN (1) CN115692464A (zh)

Also Published As

Publication number Publication date
US20230036039A1 (en) 2023-02-02
JP2023019322A (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
US20230071170A1 (en) Semiconductor device
US20220278094A1 (en) Semiconductor device
US20220216314A1 (en) Semiconductor device and fabrication method of semiconductor device
CN113937159A (zh) 半导体装置
CN114846622A (zh) 半导体装置
CN111247639A (zh) 半导体装置
CN114097079A (zh) 半导体装置
CN115692464A (zh) 半导体装置
CN114730804A (zh) 半导体装置
US20230299077A1 (en) Semiconductor device
US20240234554A1 (en) Semiconductor device
US20240234493A1 (en) Semiconductor device
US20220149150A1 (en) Semiconductor device and manufacturing method of the same
US20230402533A1 (en) Semiconductor device
US20240194771A1 (en) Semiconductor device
US20230299078A1 (en) Semiconductor device
US20220123108A1 (en) Semiconductor device
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
CN117393560A (zh) 半导体装置
CN116913955A (zh) 半导体装置
JP2024013911A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination