JP2019125724A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019125724A
JP2019125724A JP2018005955A JP2018005955A JP2019125724A JP 2019125724 A JP2019125724 A JP 2019125724A JP 2018005955 A JP2018005955 A JP 2018005955A JP 2018005955 A JP2018005955 A JP 2018005955A JP 2019125724 A JP2019125724 A JP 2019125724A
Authority
JP
Japan
Prior art keywords
region
contact
semiconductor substrate
gate trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018005955A
Other languages
English (en)
Other versions
JP7056163B2 (ja
Inventor
内藤　達也
Tatsuya Naito
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018005955A priority Critical patent/JP7056163B2/ja
Priority to US16/228,806 priority patent/US10847613B2/en
Priority to CN201910003907.6A priority patent/CN110047918A/zh
Publication of JP2019125724A publication Critical patent/JP2019125724A/ja
Application granted granted Critical
Publication of JP7056163B2 publication Critical patent/JP7056163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】メサ部の上面において、電極と接続できる実効的な幅が大きいことが好ましい。【解決手段】半導体基板の内部においてゲートトレンチ部に接して設けられたメサ部を備え、メサ部は、上面の端部においてゲートトレンチ部と接する肩部を有し、肩部が外側に凸の形状を有し、メサ部には、半導体基板の上面とドリフト領域との間においてゲートトレンチ部に接し、且つ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が設けられ、ゲートトレンチ部と接する位置におけるエミッタ領域の下端が、メサ部の短手方向の中央におけるエミッタ領域の下端よりも深さ方向において深い位置に配置されている半導体装置を提供する。【選択図】図４

Description

本発明は、半導体装置に関する。
従来、ゲートトレンチおよびメサ部を備える半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１７／００６７１１号
メサ部の上面は、エミッタ電極等の電極と接続される。このため、メサ部の上面において、電極と接続できる実効的な幅が大きいことが好ましい。
上記課題を解決するために、本発明の一つの態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の深さ方向において半導体基板の上面からドリフト領域に達する位置まで設けられ、且つ、半導体基板の上面において予め定められた長手方向に延伸して設けられたゲートトレンチ部を備えてよい。半導体装置は、半導体基板の内部においてゲートトレンチ部に接して設けられたメサ部を備えてよい。メサ部は、上面の端部においてゲートトレンチ部と接する肩部を有してよい。長手方向と垂直な短手断面において、メサ部側を内側、ゲートトレンチ部側を外側とした場合に、肩部が外側に凸の形状を有してよい。メサ部には、半導体基板の上面とドリフト領域との間においてゲートトレンチ部に接し、且つ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が設けられてよい。深さ方向および長手方向の両方と垂直な方向を短手方向とした場合に、ゲートトレンチ部と接する位置におけるエミッタ領域の下端が、メサ部の短手方向の中央におけるエミッタ領域の下端よりも深さ方向において深い位置に配置されていてよい。
肩部は、半導体基板の上面に対して略垂直に接続している側壁を有してよい。短手断面における肩部の曲率半径が、深さ方向におけるゲートトレンチ部の中央位置でのメサ部の短手方向における幅の１５％より小さくてよい。
エミッタ領域は、メサ部の中央を含む上側領域と、ゲートトレンチ部と接する領域において上側領域から下方向に突出して設けられた下側領域とを有してよい。下側領域は、上側領域との接続部分よりも下側において、接続部分よりも短手方向における幅が大きい短手幅広部分を有してよい。
エミッタ領域は、メサ部の中央を含む上側領域と、ゲートトレンチ部と接する領域において上側領域から下方向に突出して設けられた下側領域とを有してよい。短手断面において、上側領域の下面と、下側領域の側面とが略垂直に接続していてよい。
短手断面において、上側領域の下面と、下側領域の側面とが成す角度は、上側領域の上面と、肩部の側壁とが成す角度よりも小さくてよい。
ゲートトレンチ部と接する領域において、エミッタ領域の深さ方向のドーピング濃度分布が、接続部分と対応する位置において極小値を有してよい。
ゲートトレンチ部と接する領域のメサ部の短手方向と垂直な長手断面において、下側領域は、上側領域との接続部分よりも下側において、接続部分よりも長手方向における幅が大きい長手幅広部分を有してよい。
長手幅広部分が、長手方向において接続部分よりも突出している長さが、０．１μｍ以上、０．３μｍ以下であってよい。
メサ部は、エミッタ領域の下方に設けられた第２導電型のベース領域と、長手方向においてエミッタ領域と交互に配置され、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを有してよい。コンタクト領域は、下側領域の接続部分と接していてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。 図１における領域１３０の近傍を拡大した図である。 図２におけるＡ−Ａ断面の一例を示す図である。 図３における領域１３２の近傍を拡大した図である。 肩部１０４近傍の一例を示す拡大図である。 肩部１０４近傍の他の例を示す拡大図である。 比較例に係るメサ部１６０の一例を示す図である。 図２におけるＢ−Ｂ断面の一例を示す図である。 ゲート金属層４６とゲート導電部４４との接続構造の他の例を示す図である。 エミッタ領域１２の下側領域１１２の、ＹＺ断面における形状の他の例を示す図である。 エミッタ領域１２における深さ方向のドーピング濃度分布を説明する図である。 エミッタ領域１２における深さ方向のドーピング濃度分布を説明する図である。 図２におけるＤ−Ｄ断面の一例を示す図である。 比較例におけるＤ−Ｄ断面を示す図である。 半導体装置１００のうち、ゲートトレンチ部４０およびエミッタ領域１２の製造工程の一部を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ−型（またはＮ−型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差であるネットドーピング濃度をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１は、本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１４０とする。上面視とは、半導体基板１０の上面側からＺ軸と平行に見た場合を指す。
半導体装置１００は、活性部１２１およびエッジ終端構造部９０を備える。活性部１２１は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。つまり、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。
図１の例では、ゲートランナー４５が設けられている領域も活性部１２１に含めている。活性部１２１は、半導体基板１０の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極が設けられた領域に挟まれた領域とすることもできる。図１の例では、トランジスタ部７０の上方にエミッタ電極が設けられる。
活性部１２１には、トランジスタ部７０が設けられている。トランジスタ部７０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタを含む。活性部１２１には、トランジスタ部７０に加えて、還流ダイオード（ＦＷＤ）として機能するダイオード部が設けられていてもよい。この場合、それぞれのダイオード部には、半導体基板１０の下面に接する領域にＮ＋型のカソード領域が設けられている。本例の半導体装置１００において、半導体基板１０の下面に接する領域のうちカソード領域以外の領域は、Ｐ＋型のコレクタ領域である。
エッジ終端構造部９０は、半導体基板１０の上面において、活性部１２１と半導体基板１０の外周端１４０との間に設けられる。エッジ終端構造部９０は、半導体基板１０の上面において活性部１２１を囲むように環状に配置されてよい。本例のエッジ終端構造部９０は、半導体基板１０の外周端１４０に沿って配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
半導体基板１０の上面において、エッジ終端構造部９０および活性部１２１の間には、ゲート金属層４６が設けられている。ゲート金属層４６と半導体基板１０との間には層間絶縁膜が設けられているが、図１では省略している。
ゲート金属層４６は、半導体基板１０の上面視で、活性部１２１を囲うように設けられてよい。ゲート金属層４６は、活性部１２１の外に設けられるゲートパッド１１６と電気的に接続される。ゲートパッド１１６は、ゲート金属層４６と、活性部１２１との間に配置されてよい。ゲート金属層４６と活性部１２１との間には、エミッタ電極と電気的に接続されるエミッタパッド１１８等のパッドが設けられてよい。
ゲート金属層４６はアルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層４６は、トランジスタ部７０に電気的に接続され、トランジスタ部７０にゲート電圧を供給する。
ゲートランナー４５は、ゲート金属層４６と電気的に接続され、活性部１２１と重なる位置まで延伸する。少なくとも一つのゲートランナー４５は、活性部１２１をＹ軸方向に横断して設けられてよい。ゲートランナー４５は、トランジスタ部７０にゲート電圧を供給する。ゲートランナー４５は、不純物がドーピングされたポリシリコン等の半導体材料で形成されてよく、金属で形成されてもよい。ゲートランナー４５は、半導体基板１０の上方または内部に設けられており、半導体基板１０とゲートランナー４５とは絶縁膜で絶縁されている。
図２は、図１における領域１３０の近傍を拡大した図である。本例の半導体装置１００は、半導体基板１０の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６およびウェル領域１１を備える。本明細書ではゲートトレンチ部４０またはダミートレンチ部３０を単にトレンチ部と称する場合がある。
蓄積領域１６は、半導体基板１０の上面には露出しない。図２では、半導体基板１０の上面と平行なＸＹ面内において蓄積領域１６が設けられる領域を、破線で示している。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート金属層４６を備える。エミッタ電極５２およびゲート金属層４６は互いに分離して設けられる。
エミッタ電極５２およびゲート金属層４６と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。本例のコンタクトホール５４は、それぞれのトレンチ部の間に設けられている。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、半導体基板１０の上面に設けられる。本例においてコンタクトホール５６は、Ｘ軸方向におけるダミートレンチ部３０の先端に配置される。接続部５７と半導体基板１０との間には、絶縁膜が設けられる。
ゲート金属層４６は、コンタクトホール５５を通って、ゲートランナー４５と接触する。ゲートランナー４５は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４５は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４５は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４５は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部４１まで設けられる。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板１０の上面に露出しており、ゲートランナー４５と接触する。ゲートランナー４５と半導体基板１０との間には、絶縁膜が設けられる。他の例では、半導体装置１００はゲートランナー４５を有さず、ゲート金属層４６とゲートトレンチ部４０とが直接接続されていてもよい。
ゲートランナー４５と半導体基板１０との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板１０の上面に露出している。ゲート導電部の上方における絶縁膜には、ゲート導電部およびゲートランナー４５を接続するコンタクトホールが設けられている。なお、図２では平面視で、エミッタ電極５２とゲートランナー４５が重なっている箇所があるが、エミッタ電極５２とゲートランナー４５は図示しない絶縁膜を挟んで互いに電気的に絶縁している。
エミッタ電極５２およびゲート金属層４６は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム−シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板１０の上面において所定の配列方向に沿って所定の間隔で配列される。図２における配列方向はＹ軸方向である。本明細書では、配列方向を短手方向と称する場合がある。トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に配置されている。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って平行に延伸する２つの延伸部３９と、延伸部３９の先端において２つの延伸部３９を接続する先端部４１を有してよい。本明細書では、延伸方向を長手方向と称する場合がある。先端部４１の少なくとも一部は、半導体基板１０の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部３９の先端を接続することで、延伸部３９の端部における電界集中を緩和できる。
ゲートトレンチ部４０のそれぞれの延伸部３９の間には、１つ以上のダミートレンチ部３０が設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、２つの延伸部の先端を接続する先端部を有してよい。本例では、ゲートトレンチ部４０のそれぞれの延伸部３９の間に、２つの延伸部および先端部を有するダミートレンチ部３０が配置されている。他の例のダミートレンチ部３０は、先端部を有さずに直線形状であってもよい。ダミートレンチ部３０は、ゲートランナー４５とは重ならない位置に設けられる。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１１は、ゲート金属層４６が設けられる側の活性部１２１の端部から、所定の範囲で設けられる。ウェル領域１１と、コンタクトホール５４の長手方向の端とは、ＸＹ面内において離れて設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０の深さよりも深くてよい。ゲートトレンチ部４０の、ゲート金属層４６側の一部の領域はウェル領域１１に配置される。
トランジスタ部７０には、各トレンチ部に挟まれたメサ部６０が１つ以上設けられる。メサ部６０とは、トレンチ部に挟まれた半導体基板１０の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
それぞれのメサ部６０にはベース領域１４が設けられる。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低いＰ−型である。メサ部６０のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高いＰ＋型のコンタクト領域１５が設けられる。また、ベース領域１４の上面には、半導体基板１０よりもドーピング濃度が高いＮ＋型のエミッタ領域１２が選択的に形成される。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。コンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｘ軸方向）に沿って、交互に半導体基板１０の上面に露出するように設けられる。
他の例のメサ部６０には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４およびウェル領域１１に対応する領域には設けられない。
半導体基板１０の上面においてウェル領域１１は、コンタクト領域１５のうちＹ軸方向において最も端に配置されたコンタクト領域１５から、ゲート金属層４６の方向に離れて設けられてよい。半導体基板１０の上面において、ウェル領域１１とコンタクト領域１５との間には、ベース領域１４が露出している。
図３は、図２におけるＡ−Ａ断面の一例を示す図である。本例のＡ−Ａ断面は、ＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極５８を有する。層間絶縁膜２６は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜２６は、半導体基板１０の上面２１において選択的に形成される。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に設けられる。コレクタ電極５８は、半導体基板１０の下面２３に設けられる。
半導体基板１０は、Ｎ−型のドリフト領域１８が設けられる。本例のドリフト領域１８は、半導体基板１０のうち、エミッタ領域１２、ベース領域１４、蓄積領域１６、バッファ領域２０およびコレクタ領域２２が形成されずに残存した領域である。
半導体基板１０の上面２１と、ドリフト領域１８との間には、Ｐ−型のベース領域１４が設けられる。ベース領域１４は、半導体基板１０の上面２１からボロン等のＰ型の不純物を注入することで形成されてよい。
ベース領域１４の上面には、Ｎ＋型のエミッタ領域１２が設けられる。エミッタ領域１２は、半導体基板１０の上面２１からリン等のＮ型の不純物を注入することで形成されてよい。
ドリフト領域１８とベース領域１４との間には、Ｎ＋型の蓄積領域１６が設けられる。蓄積領域１６は、半導体基板１０の上面２１から、リンまたはプロトン等のＮ型の不純物を注入することで形成されてよい。
本例においてゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して設けられる。本例のゲートトレンチ部４０およびダミートレンチ部３０の底部は、ドリフト領域１８内に配置される。なお、トレンチ部が各領域を貫通するとは、不純物をドーピングして各領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間に各領域を形成したものも、トレンチ部が各領域を貫通しているものに含まれる。
バッファ領域２０は、ドリフト領域１８の下面側に設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０の下面側には、Ｐ＋型のコレクタ領域２２が設けられる。
ゲートトレンチ部４０は、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２に覆われている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。
本例のダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチ部３０の内部に設けられ、且つ、ダミー絶縁膜３２により覆われている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜２６により覆われる。
ダミートレンチ部３０を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部４０に対するダミートレンチ部３０の割合を調整することで、半導体装置１００のスイッチング速度を調整することができる。
図４は、図３における領域１３２の近傍を拡大した図である。なお図４に示す各部材の寸法比と、図３に示した各部材の寸法比は厳密には一致していない。上述したようにゲートトレンチ部４０は、半導体基板１０の深さ方向（Ｚ軸方向）において半導体基板１０の上面２１からドリフト領域１８に達する位置まで設けられている。
メサ部６０は、半導体基板１０の内部において、トレンチ部にＹ軸方向に接して設けられている。図４に示すメサ部６０は、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれているが、メサ部６０は、２つのゲートトレンチ部４０に挟まれていてもよく、２つのダミートレンチ部３０に挟まれていてもよい。
メサ部６０は、上面１０２を有する。上面１０２は、メサ部６０において最も上側（Ｚ軸方向正側）に配置された面を指す。一例として上面１０２は、半導体基板１０の上面２１と同一の高さ位置（Ｚ軸方向における位置）に配置されている。
メサ部６０は、上面１０２のＹ軸方向における端部に肩部１０４を有する。図４に示すメサ部６０は、一つの肩部１０４がゲートトレンチ部４０に接しており、他の一つの肩部１０４がダミートレンチ部３０に接している。本明細書ではゲートトレンチ部４０に接する肩部１０４およびその周辺の構造を説明するが、ダミートレンチ部３０に接する肩部１０４およびその周辺も同様の構造を有してよい。
肩部１０４は、図４に示す断面（ＹＺ断面。本明細書では短手断面と称する場合がある）において、外側に凸の形状を有する。なお、肩部１０４を基準としてメサ部６０側（Ｙ軸方向負側およびＺ軸方向負側）を内側、ゲートトレンチ部４０側および層間絶縁膜２６側（Ｙ軸方向正側およびＺ軸方向正側）を外側とする。肩部１０４は、上面１０２よりも高い位置には設けられない。
肩部１０４のＹＺ断面における形状は、２つ以上の直線で構成されてよく、直線および外側に凸の曲線の組み合わせで構成されてもよい。一例として肩部１０４のＹＺ断面における形状は、図４に示すように上面１０２に対応する直線と、ゲートトレンチ部４０の側壁に対応する直線とで構成されてよい。また、当該２つの直線の交点が、外側に凸の曲線で丸められていてもよい。また、肩部１０４のＹＺ断面における形状は、上面１０２からゲートトレンチ部４０の側壁に向かって傾きの絶対値が徐々に増加する複数の直線を含んでもよい。つまり、肩部１０４は、外側に凸の曲線を複数の直線で近似した形状を有してもよい。
上述したようにメサ部６０には、半導体基板１０の上面２１とドリフト領域１８との間においてゲートトレンチ部４０に接し、且つ、ドリフト領域１８よりもドーピング濃度の高いＮ＋型のエミッタ領域１２が設けられる。本明細書では、深さ方向（Ｚ軸方向）および長手方向（Ｘ軸方向）の両方と垂直な方向を短手方向（Ｙ軸方向）とする。
エミッタ領域１２は、上側領域１１０および下側領域１１２を有する。上側領域１１０は、短手方向におけるメサ部６０の中央を含む領域である。本明細書では、短手方向におけるメサ部６０の中央における、エミッタ領域１２の下端を下端１０６とする。上側領域１１０は、エミッタ領域１２のうち、下端１０６よりも上側の領域であってよい。
下側領域１１２は、ゲートトレンチ部４０と接する領域に配置されている。下側領域１１２は、ゲートトレンチ部４０と接する領域において、上側領域１１０から下方向に向かって突出して設けられている。下側領域１１２の下端を下端１０８とする。下端１０８は、ゲートトレンチ部４０と接しており、且つ、下側領域１１２において最も下側に配置された点である。下側領域１１２の下端１０８は、メサ部６０の中央におけるエミッタ領域１２の下端１０６よりも、深さ方向において深い位置（すなわち下側）に配置されている。下側領域１１２の短手方向の厚みは、メサ部６０の短手方向の幅の１／３以下であってよく、１／４以下であってよく、１／５以下であってもよい。
半導体装置１００によれば、メサ部６０の肩部１０４が外側に凸の形状を有することで、コンタクトホール５４に接続される上面１０２の実効的な幅を大きくできる。このため、層間絶縁膜２６に設けるコンタクトホール５４の設計位置に余裕度を確保しやすくなり、メサ部６０の微細化が容易になる。
また、エミッタ領域１２が、ゲートトレンチ部４０と接する領域において、より深く設けられている。このため、エミッタ領域１２がゲート導電部４４と対向しやすくなる。肩部１０４が外側に凸の形状を有する構造において、半導体基板１０の上面側から不純物を注入してエミッタ領域１２を形成すると、ゲートトレンチ部４０と接する領域においてエミッタ領域１２を深く形成することが比較的に困難になる。本例では、例えばゲートトレンチ部４０にゲート導電部４４を形成してから、メサ部６０に対して斜めの方向に不純物を注入することで、肩部１０４が外側に凸の形状を有していても、ゲートトレンチ部４０と接する領域においてエミッタ領域１２を容易に深く形成できる。このため、閾値電圧の制御性が向上する。つまり半導体装置１００によれば、コンタクトホール５４の設計の余裕度を確保しつつ、閾値電圧の制御性を向上させることができる。
また、肩部１０４が略垂直な形状を有することで、複数のメサ部６０の間で、肩部１０４の形状バラツキを低減できる。つまり、図７に示した肩部１０４のように、追加的なエッチングで肩部１０４を形成しなくてよいので、形状バラツキが生じにくい。エミッタ領域１２等は、半導体基板１０の上面２１側から不純物を注入して形成するので、肩部１０４の形状がばらつくと、ゲートトレンチ部４０に隣接するエミッタ領域１２の深さ等がばらついてしまい、閾値電圧等がばらついてしまう。
図５は、肩部１０４近傍の一例を示す拡大図である。上述したように、エミッタ領域１２は上側領域１１０および下側領域１１２を有する。半導体基板１０の上面２１（またはメサ部６０の上面１０２）から、メサ部６０の中央における上側領域１１０の下端１０６までのＺ軸方向における距離をＬ２とし、半導体基板１０の上面２１（またはメサ部６０の上面１０２）から、下側領域１１２の下端１０８までのＺ軸方向における距離をＬ１とする。距離Ｌ１は、距離Ｌ２より大きい。距離Ｌ１は、距離Ｌ２の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。
本例の肩部１０４の外形は、ＹＺ断面において２つの直線（上面１０２および肩部１０４の側壁１１４）で規定されている。肩部１０４の側壁１１４は、ゲートトレンチ部４０の側壁と同一の傾きを有してよい。側壁１１４は、上面１０２に対して略垂直に接続している。本例では、ＹＺ断面における肩部１０４の側壁１１４と上面１０２とが成す角度をθ１とする。θ１は、８８度以上、９２度以下の範囲であってよく、８９度以上、９１度以下の範囲であってもよい。また、９０度より大きく９５度以下であってもよく、９１度以上９３度以下であってもよい。図４に示した構造により、メサ部６０の上面１０２の実効的な幅を確保しやすくなる。
また、上側領域１１０の下面１２２と、下側領域１１２の側壁１２０とが成す角度をθ２とする。θ２は略９０度（即ち、略垂直）であってよい。角度θ２は、９０度より小さくてよい。つまり、下面１２２と側壁１２０との成す角度は鋭角であってよい。他の例では、角度θ２は、９０度以上であってもよい。また、本明細書では、下面１２２をゲートトレンチ部４０まで延長した平面または曲面を、上側領域１１０および下側領域１１２の接続部分１１３と称する。また、角度θ２は、角度θ１より小さくてよい。これにより、閾値制御性を向上し、かつ上面１０２の実効的な幅を大きくでき、肩部１０４の形状バラツキも低減できる。
図６は、肩部１０４近傍の他の例を示す拡大図である。本例の肩部１０４の外形は、ＹＺ断面において外側に凸の曲線で規定されている。本例では、図４に示したように、半導体基板１０の上面からゲートトレンチ部４０の下端６１までのＺ軸方向の距離をＤとし、半導体基板１０の上面からＤ／２の深さ位置を中央位置とする。また、中央位置におけるメサ部６０の短手方向の幅をＷ１とする。肩部１０４の曲率半径は、幅Ｗ１の１５％より小さくてよく、１０％より小さくてよく、５％より小さくてよく、１％より小さくてもよい。肩部１０４の曲率半径は、ゲートトレンチ部４０の下端６１の曲率半径よりも小さくてよい。肩部１０４の曲率半径は、ゲート絶縁膜４２の厚みよりも小さくてよい。肩部１０４の曲率半径は、図５に示したような略垂直な肩部１０４を形成しようとしたときに、エッチング等により不可避的に形成されてしまう曲面の曲率半径と同一であってよい。
また、中央位置におけるゲートトレンチ部４０の側壁のＹＺ断面における接線を、半導体基板１０の上面２１の高さ位置まで延長した場合に、半導体基板１０の上面２１と交差する位置を位置１２９とする。コンタクトホール５４から位置１２９までにおいて、メサ部６０の上端が半導体基板１０の上面２１と同一の高さに配置された領域のＹ軸方向における長さをＬ３とする。また、メサ部６０の上端が半導体基板１０の上面２１よりも下側に配置された領域のＹ軸方向における長さをＬ４とする。長さＬ３は、長さＬ４より大きくてよい。長さＬ３は、長さＬ４の２倍以上であってよく、１０倍以上であってよく、１００倍以上であってもよい。図５に示したような構造によっても、メサ部６０の上面１０２の実効的な幅を確保しやすくなる。
図７は、比較例に係るメサ部１６０の一例を示す図である。メサ部１６０の肩部１０４は、内側に凸の形状を有する。この場合、図７に示すようにコンタクトホール５４と接続するメサ部６０の上面１０２の実効的な面積が小さくなってしまう。また、下側領域１１２と上側領域１１０との間に、内側に凸の形状の肩部１０４を反映したイオン注入領域１１５が形成される場合がある。この場合、例えば下側領域１１２が過度に深く形成されると、ゲート閾値が低下する可能性がある。
図８は、図２におけるＢ−Ｂ断面の一例を示す図である。Ｂ−Ｂ断面は、ダミートレンチ部３０の近傍を通過するＸＺ面である。Ｘ軸方向においてコンタクトホール５４が設けられる範囲には、半導体基板１０の上面にコンタクト領域１５およびエミッタ領域１２が交互に配置されている。コンタクトホール５４が設けられていない範囲には、半導体基板１０の上面にベース領域１４およびウェル領域１１が配置されている。
ウェル領域１１に囲まれるように、ゲートトレンチ部４０が配置されている。ゲートトレンチ部４０は、半導体基板１０の上面の上方に配置されたゲートランナー４５を介して、ゲート金属層４６と接続されている。ゲートランナー４５および半導体基板１０の上面との間には、絶縁膜が設けられる。
この場合、ゲート導電部４４とゲート金属層４６との間を移動するキャリアは、ゲート導電部４４とゲートランナー４５との接続部分において、移動方向が９０度近く変化する。ここで、ゲートトレンチ部４０に隣接する半導体基板１０の肩部７１が、図５等において示した肩部１０４と同様に略垂直に形成されていると、ゲート電圧を印加したときに、肩部７１に電界が集中してしまう。
このため肩部７１は、図８において破線で示されるように、エッチングされていることが好ましい。例えばゲートトレンチ部４０のトレンチを形成した後に、マスクの開口を広げて更にエッチングで浅いトレンチを形成することで、内側に凸の形状を有する肩部７１が形成される。
しかし、活性部１２１におけるゲートトレンチ部４０の肩部１０４も、肩部７１と同様に内側に凸の形状にすると、図７に示した比較例のように、コンタクトホール５４と接続する上面１０２の面積が小さくなってしまう。本例では、活性部１２１におけるゲートトレンチ部４０に隣接するメサ部６０の肩部１０４は、図１から図６において説明した形状を有する。ゲートランナー４５に接続するゲートトレンチ部４０に隣接する肩部７１と、活性部１２１のゲートトレンチ部４０に隣接する肩部１０４とは異なる形状を有してよい。
図９は、ゲート金属層４６とゲート導電部４４との接続構造の他の例を示す図である。本例の半導体装置１００は、ゲート金属層４６とゲート導電部４４とを接続するゲートランナー４５を備えず、ゲート金属層４６とゲート導電部４４とが直接的に接続している。具体的には、ゲート導電部４４を覆う層間絶縁膜２６において、ゲート導電部４４の直上にコンタクトホール５５が設けられている。ゲート金属層４６は、コンタクトホール５５を通って、ゲート導電部４４と直接接触している。
このような構造により、ゲート金属層４６と接続されるゲートトレンチ部４０に隣接する肩部７１と、活性部１２１のゲートトレンチ部４０に隣接する肩部１０４とを、略垂直形状にしても、肩部７１には電界が集中しない。このため、半導体装置１００の製造プロセスを簡易にできる。
図１０は、エミッタ領域１２の下側領域１１２の、ＹＺ断面における形状の他の例を示す図である。本例では、下側領域１１２と上側領域１１０との接続部分１１３における、下側領域１１２のＹ軸方向の長さをＬ５とする。下側領域１１２は、接続部分１１３よりも下側において、長さＬ５よりもＹ軸方向の幅が大きい短手幅広部分１１９を有する。短手幅広部分１１９において、Ｙ軸方向の最大の長さをＬ６とする。長さＬ６は、長さＬ５の１．０５倍以上であってよく、１．１倍以上であってよく、１．２倍以上であってもよい。本例では、上側領域１１０の下面１２２と、下側領域１１２の側壁１２０とが成す角度θ２は、鋭角である。角度θ２は、８５度以下であってよく、８０度以下であってもよい。
図１１および図１２は、エミッタ領域１２における深さ方向のドーピング濃度分布を説明する図である。図１２は、図１１におけるＣ−Ｃ断面におけるドーピング濃度分布の一例を示す図である。Ｃ−Ｃ断面は、ゲートトレンチ部４０の側壁１１４と隣接する断面であって、上側領域１１０の上端から下側領域１１２の下端までを通過する断面である。Ｃ−Ｃ断面は、メサ部６０においてゲートトレンチ部４０の側壁１１４と接する境界面であってよく、側壁１１４から微小な距離だけ離れた断面であってもよい。Ｃ−Ｃ断面と側壁１１４との距離は、一例として０．１μｍ以下である。
図１２に示すように、ゲートトレンチ部４０と接する領域において、エミッタ領域１２の深さ方向のドーピング濃度分布は、接続部分１１３と対応する位置Ｌ８において、極小値ｎ１を有する。接続部分１１３と対応する位置とは、接続部分１１３と同一の深さ位置であってよく、接続部分１１３と同一の深さ位置に対して所定の範囲内の位置であってもよい。当該所定の範囲は、１μｍ以下であってよく、０．５μｍ以下であってよく、０．２μｍ以下であってもよい。また、位置Ｌ８は、接続部分１１３よりも上側に配置されていてもよい。
位置Ｌ８より上側においては、メサ部６０の上面１０２から注入されたドーパントが拡散したドーピング濃度分布が支配的になる。当該分布１２５においては、メサ部６０の上面１０２近傍から、下側に向かって徐々にドーピング濃度が低下する。
位置Ｌ８より下側においては、メサ部６０の側面から注入されたドーパントが拡散したドーピング濃度分布が支配的になる。当該分布１２３においては、メサ部６０の上面１０２から所定の深さにピークを有する。
本例では、メサ部６０の肩部１０４が垂直に近い形状を有しているので、ゲートトレンチ部４０の近傍においても、メサ部６０の上面１０２の位置は高くなる。このため、分布１２５と分布１２３との距離が比較的に大きくなる。これらの分布が組み合わさることで、エミッタ領域１２のドーピング濃度分布は、所定の位置Ｌ８に極小値ｎ１を有する。
図１３Ａは、図２におけるＤ−Ｄ断面の一例を示す図である。Ｄ−Ｄ断面は、ゲートトレンチ部４０と隣接する領域の、メサ部６０におけるＸＺ断面（本明細書では、長手断面と称する場合がある）である。Ｄ−Ｄ断面は、図１１に示したＣ−Ｃ断面と同様に、メサ部６０においてゲートトレンチ部４０の側壁１１４と接する境界面であってよく、側壁１１４から微小な距離だけ離れた断面であってもよい。Ｄ−Ｄ断面と側壁１１４との距離は、一例として０．１μｍ以下である。
下側領域１１２は、接続部分１１３よりも下側において、接続部分１１３よりもＸ軸方向における幅が大きい長手幅広部分１２４を有する。本例では、接続部分１１３における下側領域１１２のＸ軸方向における長さをＬ９とし、長手幅広部分１２４におけるＸ軸方向における最大幅の長さをＬ１０とする。本例の長さＬ１０は、長さＬ９より大きい。長さＬ１０は、長さＬ９の１．０５倍以上であってよく、１．１倍以上であってよく、１．２倍以上であってもよい。
長手幅広部分１２４が、Ｘ軸方向において接続部分１１３よりも突出している長さＬ１１が、０．１μｍ以上、０．３μｍ以下であってよい。当該突出長さは、０．１５μｍ以上、０．２５μｍ以下であってもよい。
また、コンタクト領域１５は、Ｘ軸方向においてエミッタ領域１２と隣接して設けられている。コンタクト領域１５は、上側領域１１０と下側領域１１２の接続部分１１３と接している。つまり、コンタクト領域１５は、エミッタ領域１２の接続部分１１３における窪み部分１２６に入り込んで設けられている。
図１２において説明したように、接続部分１１３の近傍においては、エミッタ領域１２におけるＮ型のドーピング濃度が比較的に小さくなる。このため、Ｐ＋型のコンタクト領域１５を形成するべくＰ型のドーパントを注入して拡散させると、接続部分１１３の近傍のＮ型領域はＰ型に反転しやすい。このため、エミッタ領域１２およびコンタクト領域１５は、図１３Ａに示したように、コンタクト領域１５がエミッタ領域１２の接続部分１１３における窪み部分１２６に入り込む形状になる。
図１３Ｂは、比較例のＤ−Ｄ断面である。上述したように、接続部分１１３近傍においては、Ｐ型のドーパントが、エミッタ領域１２の内部（例えばＸ軸方向負側）に拡散しやすい。このため、深さ方向におけるＰ型のドーパントの拡散が抑制される。Ｐ型のドーパントが深さ方向に拡散しすぎると、エミッタ領域１２の下面１０９をコンタクト領域１５が覆う面積が大きくなる。エミッタ領域１２の下面１０９をコンタクト領域１５が覆ってしまうと、チャネルとして機能する領域のＸ軸方向の長さが減少してしまう。また、ターンオフなどでは、エミッタ領域１２の下面１０９から、コンタクト領域１５とエミッタ領域１２との境界面に沿って、正孔がコンタクト領域１５を通過する。エミッタ領域１２の下面１０９をコンタクト領域１５が覆うように、コンタクト領域１５のドーパント（この場合はアクセプタ）が拡散してしまうと、正孔の通過領域におけるコンタクト領域１５のドーピング濃度が低下し、正孔の導通抵抗が高くなりやすい。その結果、ラッチアップしやすくなる。
これに対して図１３Ａに示した構造によれば、エミッタ領域１２の下面１０９をコンタクト領域１５が覆うことを抑制できる。このため、チャネル領域の長さを確保できる。さらに、上述の正孔通過領域におけるコンタクト領域１５のドーピング濃度低下も抑えられるので、ラッチアップも抑制できる。
また、エミッタ領域１２の下面１０９と、コンタクト領域１５の側壁１２８とが成す角度をθ３とする。角度θ３は、４５度より大きく、１３５度より小さくてよい。角度θ３は、６０度以上、１２０度以下であってよく、８０度以上、１００度以下であってもよい。
窪み部分１２６が無い場合は、図１３Ｂに記載のように、コンタクト領域１５のドーパント（この場合はアクセプタ）がエミッタ領域１２の下面１０９を覆うように拡散しやすくなる。この場合、同じ導電型同士であるコンタクト領域１５からベース領域１４へのドーピング濃度の等濃度面は、エミッタ領域１２の下面１０９の下面に浸み出すように分布するようになる。なお図１３Ｂにおいては、コンタクト領域１５とベース領域１４の近傍における等濃度面を破線で示している。このため、所定のドーピング濃度における等濃度面をコンタクト領域１５の側壁１２８としたときに、側壁１２８がエミッタ領域１２の下面１０９と成す角度θ３'は、１３５度より大きくなる。
これに対して図１３Ａに示した構造によれば、上述したように、窪み部分１２６にＰ型のドーパントが拡散することで、エミッタ領域１２の下面１０９まで回りこんで拡散するＰ型のドーパントが少なくなる。この結果、角度θ３は比較的に小さくなる。なお、上記の所定のドーピング濃度とは、コンタクト領域１５からベース領域１４へのドーピング濃度が急激に変化している箇所の等濃度面のドーピング濃度であってよい。より具体的には、上記の所定のドーピング濃度は、エミッタ領域１２の下面１０９に接するベース領域１４のドーピング濃度の最大値（ピーク濃度）より、３〜３０倍程度、例えば１０倍の等濃度面のドーピング濃度であってよい。
図１４は、半導体装置１００のうち、ゲートトレンチ部４０およびエミッタ領域１２の製造工程の一部を説明する図である。まずゲートトレンチ形成段階Ｓ１４００において、半導体基板１０の表面にゲートトレンチ１４２を形成する。ゲートトレンチ１４２は、半導体基板１０の上面２１と接する領域に肩部１０４を有する。本例では、ゲートトレンチ１４２を形成した後、肩部１０４に対して追加的なエッチングを行わない。
次に、ゲート導電部形成段階Ｓ１４０２において、ゲートトレンチ１４２の内壁にゲート絶縁膜４２およびゲート導電部４４を形成する。ゲート絶縁膜４２は、半導体基板１０を酸化することで形成してよい。なお、ゲート導電部４４の上端１４５が、半導体基板１０の上面２１よりも深い位置となるように、ゲート導電部４４を形成する。本例においてゲート導電部４４の上端１４５は、肩部１０４よりも下側に設けられる。ゲート導電部４４は、例えば不純物をドープしたポリシリコンで形成される。
トレンチ部内部を埋め込むようにポリシリコンを堆積させたあと、ポリシリコンのエッチングを行い、ポリシリコンの上面をトレンチ内部に位置させる。ポリシリコンの上面の中で最も上部の、半導体基板の上面１０２からの深さは、０．１μｍ以上、０．７μｍ以下であってよい。
ゲート導電部４４を形成した後、半導体基板１０の表面にＰ型の不純物を注入および拡散して、ベース領域１４を形成する。Ｐ型の不純物は例えばホウ素である。ベース領域１４の拡散温度は、例えば１１００度程度である。なお、ベース領域１４を形成してから、ゲートトレンチ部４０を形成してもよい。
次に、エミッタ領域形成段階Ｓ１４０４において、半導体基板１０にＮ型の不純物をイオン注入して拡散する。Ｎ型の不純物は例えば砒素である。Ｎ型の不純物のイオン注入は、注入方向に対して半導体基板１０を１°以上、１０°以下に傾けて行う（ティルト）。さらに、イオンの注入方向が回転軸に一致するように、半導体基板のオリエンテーション・フラットまたはノッチを指標にして半導体基板を回転させてよい。当該アニール工程の温度は、ベース領域１４の拡散温度より低くてよい。当該拡散工程の温度は、例えば１０００度以下であってよく、８５０℃以上、１０００℃以下であってよい。また、コンタクト領域１５にホウ素等のＰ型の不純物を注入して拡散する。エミッタ領域１２およびコンタクト領域１５の不純物は、同一のアニール工程で拡散してよい。
これによりエミッタ領域１２を形成する。なおＳ３０４においては、半導体基板１０の上面２１だけでなく、ゲート導電部４４をマスクとして、ゲートトレンチ１４２の側壁にも不純物を注入する。Ｓ１４０４においては、不純物の注入方向は、半導体基板１０の上面２１の法線に対して所定の傾きθを有する。傾きθは、例えば５度から１０度程度である。このような方法により、エミッタ領域１２は、ゲートトレンチ１４２と接触する部分が最も深くなるように形成される。
図１２において説明したように、上側領域１１０においては、半導体基板１０の上面２１から注入された、比較的に多量の不純物が下側に拡散する。一方、下側領域１１２においては、ゲートトレンチ１４２の側壁から注入された、比較的に少量の不純物が拡散する。このため、図１２に示したようなドーピング濃度分布となる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３９・・・延伸部、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４５・・・ゲートランナー、４６・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・接続部、５８・・・コレクタ電極、６０・・・メサ部、６１・・・下端、７０・・・トランジスタ部、７１・・・肩部、９０・・・エッジ終端構造部、１００・・・半導体装置、１０２・・・上面、１０４・・・肩部、１０６・・・下端、１０８・・・下端、１０９・・・下面、１１０・・・上側領域、１１２・・・下側領域、１１３・・・接続部分、１１４・・・側壁、１１５・・・イオン注入領域、１１６・・・ゲートパッド、１１８・・・エミッタパッド、１１９・・・短手幅広部分、１２０・・・側壁、１２１・・・活性部、１２２・・・下面、１２３・・・分布、１２４・・・長手幅広部分、１２５・・・分布、１２６・・・窪み部分、１２８・・・側壁、１２９・・・位置、１３０・・・領域、１３２・・・領域、１４０・・・外周端、１４２・・・ゲートトレンチ、１４５・・・上端、１６０・・・メサ部
メサ部は、エミッタ領域の下方に設けられた第２導電型のベース領域と、長手方向においてエミッタ領域と交互に配置され、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを有してよい。コンタクト領域は、下側領域と上側領域との接続部分と接していてよい。
これによりエミッタ領域１２を形成する。なおＳ１４０４においては、半導体基板１０の上面２１だけでなく、ゲート導電部４４をマスクとして、ゲートトレンチ１４２の側壁にも不純物を注入する。Ｓ１４０４においては、不純物の注入方向は、半導体基板１０の上面２１の法線に対して所定の傾きθを有する。傾きθは、例えば５度から１０度程度である。このような方法により、エミッタ領域１２は、ゲートトレンチ１４２と接触する部分が最も深くなるように形成される。

Claims (10)

  1. 第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向において前記半導体基板の上面から前記ドリフト領域に達する位置まで設けられ、且つ、前記半導体基板の上面において予め定められた長手方向に延伸して設けられたゲートトレンチ部と、
    前記半導体基板の内部において前記ゲートトレンチ部に接して設けられたメサ部と
    を備え、
    前記メサ部は、上面の端部において前記ゲートトレンチ部と接する肩部を有し、
    前記長手方向と垂直な短手断面において、前記メサ部側を内側、前記ゲートトレンチ部側を外側とした場合に、前記肩部が外側に凸の形状を有し、
    前記メサ部には、前記半導体基板の上面と前記ドリフト領域との間において前記ゲートトレンチ部に接し、且つ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が設けられ、
    前記深さ方向および前記長手方向の両方と垂直な方向を短手方向とした場合に、前記ゲートトレンチ部と接する位置における前記エミッタ領域の下端が、前記メサ部の前記短手方向の中央における前記エミッタ領域の下端よりも前記深さ方向において深い位置に配置されている半導体装置。
  2. 前記肩部は、前記半導体基板の上面に対して略垂直に接続している側壁を有する
    請求項１に記載の半導体装置。
  3. 前記短手断面における前記肩部の曲率半径が、前記深さ方向における前記ゲートトレンチ部の中央位置での前記メサ部の前記短手方向における幅の１５％より小さい
    請求項１または２に記載の半導体装置。
  4. 前記エミッタ領域は、
    前記メサ部の前記中央を含む上側領域と、
    前記ゲートトレンチ部と接する領域において前記上側領域から下方向に突出して設けられた下側領域と
    を有し、
    前記下側領域は、前記上側領域との接続部分よりも下側において、前記接続部分よりも前記短手方向における幅が大きい短手幅広部分を有する請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記エミッタ領域は、
    前記メサ部の前記中央を含む上側領域と、
    前記ゲートトレンチ部と接する領域において前記上側領域から下方向に突出して設けられた下側領域と
    を有し、
    前記短手断面において、前記上側領域の下面と、前記下側領域の側面とが略垂直に接続している請求項１から３のいずれか一項に記載の半導体装置。
  6. 前記短手断面において、前記上側領域の下面と、前記下側領域の側面とが成す角度は、前記上側領域の上面と、前記肩部の側壁とが成す角度よりも小さい
    請求項４または５に記載の半導体装置。
  7. 前記ゲートトレンチ部と接する領域において、前記エミッタ領域の前記深さ方向のドーピング濃度分布が、前記下側領域と前記上側領域の接続部分と対応する位置において極小値を有する
    請求項４から６のいずれか一項に記載の半導体装置。
  8. 前記ゲートトレンチ部と接する領域の前記メサ部の前記短手方向と垂直な長手断面において、前記下側領域は、前記上側領域との接続部分よりも下側において、前記接続部分よりも前記長手方向における幅が大きい長手幅広部分を有する
    請求項４から７のいずれか一項に記載の半導体装置。
  9. 前記長手幅広部分が、前記長手方向において前記接続部分よりも突出している長さが、０．１μｍ以上、０．３μｍ以下である
    請求項８に記載の半導体装置。
  10. 前記メサ部は、
    前記エミッタ領域の下方に設けられた第２導電型のベース領域と、
    前記長手方向において前記エミッタ領域と交互に配置され、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と
    を有し、
    前記コンタクト領域は、前記下側領域と前記上側領域の接続部分と接している
    請求項４から９のいずれか一項に記載の半導体装置。
JP2018005955A 2018-01-17 2018-01-17 半導体装置 Active JP7056163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018005955A JP7056163B2 (ja) 2018-01-17 2018-01-17 半導体装置
US16/228,806 US10847613B2 (en) 2018-01-17 2018-12-21 Semiconductor device
CN201910003907.6A CN110047918A (zh) 2018-01-17 2019-01-03 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005955A JP7056163B2 (ja) 2018-01-17 2018-01-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2019125724A true JP2019125724A (ja) 2019-07-25
JP7056163B2 JP7056163B2 (ja) 2022-04-19

Family

ID=67214288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005955A Active JP7056163B2 (ja) 2018-01-17 2018-01-17 半導体装置

Country Status (3)

Country Link
US (1) US10847613B2 (ja)
JP (1) JP7056163B2 (ja)
CN (1) CN110047918A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
WO2020075248A1 (ja) * 2018-10-10 2020-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP7095802B2 (ja) * 2019-04-16 2022-07-05 富士電機株式会社 半導体装置および製造方法
CN112530805B (zh) * 2019-09-19 2022-04-05 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
CN111261712A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构
JP2023044189A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN114628323B (zh) * 2022-05-05 2023-01-24 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123798A (ja) * 2008-11-20 2010-06-03 Nec Electronics Corp 半導体装置とその製造方法
JP2012023291A (ja) * 2010-07-16 2012-02-02 Denso Corp 炭化珪素半導体装置
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
WO2015093190A1 (ja) * 2013-12-16 2015-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
DE10210138B4 (de) * 2002-03-07 2005-07-21 Infineon Technologies Ag Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
TWI256134B (en) * 2005-04-21 2006-06-01 Pyramis Holding Ltd Power semiconductor device with L-shaped source region
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
WO2017006711A1 (ja) 2015-07-07 2017-01-12 富士電機株式会社 半導体装置
JP6844138B2 (ja) 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法
US10505028B2 (en) 2015-09-16 2019-12-10 Fuji Electric Co., Ltd. Semiconductor device including a shoulder portion and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123798A (ja) * 2008-11-20 2010-06-03 Nec Electronics Corp 半導体装置とその製造方法
JP2012023291A (ja) * 2010-07-16 2012-02-02 Denso Corp 炭化珪素半導体装置
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
WO2015093190A1 (ja) * 2013-12-16 2015-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7056163B2 (ja) 2022-04-19
CN110047918A (zh) 2019-07-23
US10847613B2 (en) 2020-11-24
US20190221642A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
JP2019125724A (ja) 半導体装置
JP6614326B2 (ja) 半導体装置
WO2018030444A1 (ja) 半導体装置および半導体装置の製造方法
CN109390335B (zh) 半导体装置
JP7521642B2 (ja) 半導体装置
CN108447903B (zh) 半导体装置
US11043582B2 (en) Semiconductor device
JPWO2018151227A1 (ja) 半導体装置
WO2019116748A1 (ja) 半導体装置およびその製造方法
WO2018147466A1 (ja) 半導体装置
JP7456520B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
JP2024010217A (ja) 半導体装置および半導体装置の製造方法
WO2019098270A1 (ja) 半導体装置
JP2017059817A (ja) 半導体装置および製造方法
JP6996621B2 (ja) 半導体装置
JP2020205408A (ja) 半導体装置
JP2018133493A (ja) 半導体装置
JP7459976B2 (ja) 半導体装置
CN116344591B (zh) 具有jbs晶胞结构的碳化硅半导体器件
US20230143618A1 (en) Semiconductor device and method for manufacturing the same
CN219123243U (zh) 二极管器件
JP2024009540A (ja) 半導体装置
JP2024118696A (ja) 半導体装置および半導体装置の製造方法
JP2024034141A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150