CN117690947A - 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法 - Google Patents

耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN117690947A
CN117690947A CN202211076623.8A CN202211076623A CN117690947A CN 117690947 A CN117690947 A CN 117690947A CN 202211076623 A CN202211076623 A CN 202211076623A CN 117690947 A CN117690947 A CN 117690947A
Authority
CN
China
Prior art keywords
region
conductivity type
anode
type doped
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211076623.8A
Other languages
English (en)
Inventor
刘腾
章文通
何乃龙
张森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202211076623.8A priority Critical patent/CN117690947A/zh
Publication of CN117690947A publication Critical patent/CN117690947A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法,所述晶体管包括:漂移区,具有第一导电类型;集电区,设于所述漂移区中,具有第二导电类型,所述第一导电类型和第二导电类型为相反的导电类型;阳极区,具有第一导电类型;第二导电类型掺杂区,与所述阳极区直接接触,且至少一部分位于所述阳极区与所述漂移区之间;所述第二导电类型掺杂区的掺杂浓度小于所述集电区的掺杂浓度;第一导电类型埋藏区,位于所述阳极区的下方,且与所述第二导电类型掺杂区直接接触;所述第一导电类型埋藏区的多数载流子浓度大于所述第二导电类型掺杂区的多数载流子浓度。本发明能够改善器件的电压折回的现象。

Description

耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体制造领域,特别是涉及一种耗尽型阳极短路横向绝缘栅双极型晶体管,还涉及一种耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是金属氧化物半导体场效应晶体管(简称MOSFET)和双极结型晶体管(简称BJT)组成的复合型功率半导体器件,其中横向IGBT(LIGBT)易于集成在硅基、尤其是SOI(绝缘体上硅)基的功率集成电路中。LIGBT不仅具有MOS器件的栅控能力强和输入阻抗高的优点,同时电导调制效应使其具有大电流处理能力和低导通压降等优点。然而电导调制效应是一把双刃剑,导通期间存储在漂移区中的大量的非平衡载流子在关断过程形成拖尾电流。阳极短路(SA)技术对于解决在关断时形成的拖尾电流有重要的意义,通过在阳极端引入N型阳极区,存储在漂移区内的大量电子可通过该N型阳极区快速抽取,电流拖尾时间减小,关断速度加快,从而减小其关断损耗,进而也获得导通压降和关断损耗的良好折中。
然而,短路阳极结构的引入会使器件出现电压折回(Snapback)现象。SA-LIGBT在单极工作模式下电流小电压大,在双极模式下电压大电流小,由单极模式转变到双极模式下会经历一段电流增大而电压减小的过程,出现负阻区域,称为Snapback现象;Snapback现象会使器件的正向导通压降升高,特别是低温条件下,导致部分原胞不能开启,电流分布不均匀,不利于器件并联工作。
发明内容
基于此,有必要提供一种能够抑制电压折回现象的耗尽型阳极短路横向绝缘栅双极型晶体管。
一种耗尽型阳极短路横向绝缘栅双极型晶体管,包括:漂移区,具有第一导电类型;集电区,设于所述漂移区中,具有第二导电类型,所述第一导电类型和第二导电类型为相反的导电类型;阳极区,具有第一导电类型;第二导电类型掺杂区,与所述阳极区直接接触,且至少一部分位于所述阳极区与所述漂移区之间;所述第二导电类型掺杂区的掺杂浓度小于所述集电区的掺杂浓度;第一导电类型埋藏区,位于所述阳极区的下方,且与所述第二导电类型掺杂区直接接触;所述第一导电类型埋藏区的多数载流子浓度大于所述第二导电类型掺杂区的多数载流子浓度。
上述耗尽型阳极短路横向绝缘栅双极型晶体管,在阳极区与漂移区之间引入了低浓度的第二导电类型掺杂区作为耗尽区,同时通过第一导电类型埋藏区辅助第二导电类型掺杂区耗尽,这样等于通过耗尽区的隔离增大了阳极区与漂移区间的电阻,因此能够改善器件的电压折回的现象。
在其中一个实施例中,所述第二导电类型掺杂区用于在工作时形成耗尽层,所述第一导电类型埋藏区用于在工作时辅助耗尽所述第二导电类型掺杂区。
在其中一个实施例中,所述耗尽型阳极短路横向绝缘栅双极型晶体管还包括第一导电类型掺杂区,所述第一导电类型掺杂区设于所述第二导电类型掺杂区的靠近所述集电区的一侧,且所述第一导电类型掺杂区与所述第二导电类型掺杂区直接接触,所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度,所述第一导电类型掺杂区的多数载流子浓度大于所述第二导电类型掺杂区的多数载流子浓度。
在其中一个实施例中,所述第一导电类型掺杂区用于在工作时辅助耗尽所述第二导电类型掺杂区。
在其中一个实施例中,所述耗尽型阳极短路横向绝缘栅双极型晶体管还包括阳极沟道区,所述阳极沟道区具有第一导电类型;所述阳极沟道区设于所述第二导电类型掺杂区中,且位于所述阳极区与所述第一导电类型掺杂区之间。
在其中一个实施例中,所述阳极短路横向绝缘栅双极型晶体管是SOI器件,所述阳极短路横向绝缘栅双极型晶体管还包括:衬底;掩埋介质层,设于所述衬底上;其中,所述漂移区设于所述掩埋介质层上;所述第一导电类型掺杂区的底部延伸至所述掩埋介质层。
在其中一个实施例中,所述第一导电类型埋藏区的底部延伸至所述掩埋介质层。
在其中一个实施例中,所述耗尽型阳极短路横向绝缘栅双极型晶体管还包括:集电区阱,设于所述漂移区中,具有第一导电类型,所述集电区设于所述集电区阱中;第二导电类型阱区;发射极衬底引出,具有第二导电类型,位于所述第二导电类型阱区中;发射区,具有第一导电类型,位于所述第二导电类型阱区中。
在其中一个实施例中,所述耗尽型阳极短路横向绝缘栅双极型晶体管还包括位于所述发射区和集电区阱之间的栅极结构。
在其中一个实施例中,所述集电区阱与所述第一导电类型掺杂区之间被一部分所述漂移区隔开。
在其中一个实施例中,所述阳极区位于所述第二导电类型掺杂区中。
在其中一个实施例中,所述第一导电类型埋藏区位于所述第二导电类型掺杂区中。
在其中一个实施例中,所述第一导电类型是N型,所述第二导电类型是P型。
还有必要提供一种耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法。
一种耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,包括:获取基底,所述基底形成有第一导电类型的漂移区和第一导电类型埋藏区;通过离子注入在所述基底中形成第二导电类型掺杂区,所述第二导电类型掺杂区与所述第一导电类型埋藏区直接接触;形成集电区和阳极区;所述集电区位于所述漂移区中,且具有第二导电类型;所述阳极区具有第一导电类型;所述阳极区位于所述第一导电类型埋藏区的上方,所述第二导电类型掺杂区的少一部分位于所述阳极区与所述漂移区之间;所述第一导电类型和第二导电类型为相反的导电类型。
在其中一个实施例中,所述形成集电区和阳极区的步骤之前,还包括通过离子注入在所述基底中形成第一导电类型掺杂区的步骤,所述第一导电类型掺杂区形成于所述第二导电类型掺杂区的靠近所述集电区的一侧,所述第一导电类型掺杂区与所述第二导电类型掺杂区直接接触,所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度,所述第一导电类型掺杂区的注入浓度大于所述第二导电类型掺杂区的注入浓度。
上述耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,在阳极区与漂移区之间引入了低浓度的第二导电类型掺杂区作为耗尽区,同时通过第一导电类型埋藏区辅助第二导电类型掺杂区耗尽,这样等于通过耗尽区的隔离增大了阳极区与漂移区间的电阻,因此能够改善器件的电压折回的现象。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例,可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中耗尽型阳极短路横向绝缘栅双极型晶体管的结构示意图;
图2是一实施例中耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法的流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇,例如对于P型和N型杂质,为区分掺杂浓度,简易的将P+型代表重掺杂浓度的P型,P型代表中掺杂浓度的P型,P-型代表轻掺杂浓度的P型,N+型代表重掺杂浓度的N型,N型代表中掺杂浓度的N型,N-型代表轻掺杂浓度的N型。
一种耗尽型PA区阳极新结构(DNCA-LIGBT),其电势控制PA区由阳极NPN(阳极N+/sub(P-)/Nwell)结构中作为耗尽区的基区部分(sub(P-))构成,该基区为器件的工艺制造过程中SOI(绝缘体上硅)底片的P-区。由于内建电势的存在,器件工作中该基区处于耗尽状态(sub(P-)中P型离子浓度极低),因此也称为pro-npn-ligbt。耗尽型电势控制PA区设计简化了工艺实现步骤,增强了电势控制能力。
本申请提供一种能够抑制电压折回现象的耗尽型阳极短路横向绝缘栅双极型晶体管。
图1是一实施例中耗尽型阳极短路横向绝缘栅双极型晶体管的结构示意图,包括漂移区106、集电区111、阳极区112、第二导电类型掺杂区104以及第一导电类型埋藏区103。漂移区106具有第一导电类型。集电区111设于漂移区106中,作为器件集电极的引出,具有第二导电类型。阳极区112具有第一导电类型。至少一部分第二导电类型掺杂区104位于阳极区112与漂移区106之间,从而把阳极区112与漂移区106分隔开。第一导电类型埋藏区103位于阳极区112下方,且与第二导电类型掺杂区104直接接触。在图1所示的实施例中,第一导电类型是N型,第二导电类型是P型;在本申请的另一个实施例中,第一导电类型是P型,第二导电类型是N型。
传统的阳极短路LIGBT在单极模式下,发射极到漂移区的电阻与漂移区(N-buffer)到N+阳极区的电阻相近,电压分压随之相近,而在双极模式下电导调制效应导致漂移区电阻大大降低,以致于发生电压折回的现象。而上述耗尽型阳极短路横向绝缘栅双极型晶体管,在阳极区112与漂移区106之间引入了低浓度的第二导电类型掺杂区104作为耗尽区,同时通过第一导电类型埋藏区103辅助第二导电类型掺杂区104耗尽,这样等于通过耗尽区的隔离增大了阳极区112与漂移区106间的电阻,因此能够改善器件的电压折回的现象。
在图1所示的实施例中,耗尽型阳极短路横向绝缘栅双极型晶体管还包括第一导电类型掺杂区105。第一导电类型掺杂区105设于第二导电类型掺杂区104的靠近集电区111的一侧,且第一导电类型掺杂区105与第二导电类型掺杂区104直接接触。第一导电类型掺杂区105的掺杂浓度大于漂移区106的掺杂浓度。第一导电类型掺杂区105的多数载流子浓度大于第二导电类型掺杂区104的多数载流子浓度,对于图1所示实施例即第一导电类型掺杂区105的施主杂质浓度大于第二导电类型掺杂区104的受主杂质浓度。第一导电类型掺杂区105同样用于辅助第二导电类型掺杂区104耗尽。在本申请的一个实施例中,第二导电类型掺杂区104的浓度极低,在集电极零偏的状态由于内建电势的影响,被第一导电类型埋藏区103与第一导电类型掺杂区105所耗尽。通过第一导电类型埋藏区103与第一导电类型掺杂区105的辅助耗尽,第二导电类型掺杂区104甚至可以成为完全耗尽区。在本申请的一个实施例中,第一导电类型掺杂区105的掺杂浓度小于集电区阱107的掺杂浓度,可以获得更好的辅助耗尽第二导电类型掺杂区104的效果。
在图1所示的实施例中,耗尽型阳极短路横向绝缘栅双极型晶体管还包括阳极沟道区113。阳极沟道区113具有第一导电类型,设于第二导电类型掺杂区104中,且位于阳极区112与第一导电类型掺杂区105之间。由于耗尽区(第二导电类型掺杂区104)的引入对于少数载流子的抽取效果有限,通过引入阳极沟道区113,可以降低阳极区112与漂移区106之间的电阻。通过调节阳极沟道区113的深度、宽度与掺杂浓度,可以调节阳极区112与漂移区106之间的电阻,缩短并很好地控制器件的关断时间。
在图1所示的实施例中,耗尽型阳极短路横向绝缘栅双极型晶体管还包括集电区阱107。集电区阱107设于漂移区106中,具有第一导电类型。集电区111设于集电区阱107中。设置集电区阱107可以进一步提高器件的击穿电压。
在图1所示的实施例中,集电区阱107与第一导电类型掺杂区105之间被一部分漂移区106隔开。
在图1所示的实施例中,阳极区112位于第二导电类型掺杂区104中,且靠近第二导电类型掺杂区104的上表面设置。集电区111靠近集电区阱107的上表面设置,集电区111和阳极区112通过金属电极117连接在一起构成短路连接。
在图1所示的实施例中,耗尽型阳极短路横向绝缘栅双极型晶体管是SOI器件,包括衬底101以及衬底101上的掩埋介质层102,漂移区106设于掩埋介质层102上。在本申请的一个实施例中,掩埋介质层102为埋氧层,其材质可以是硅氧化物,例如二氧化硅。在本申请的一个实施例中,衬底101为第二导电类型的硅衬底。
在本申请的一个实施例中,第一导电类型掺杂区105的底部延伸至掩埋介质层102的顶部。在本申请的一个实施例中,第一导电类型埋藏区103的底部延伸至掩埋介质层102的顶部。在本申请的一个实施例中,第一导电类型埋藏区103位于第二导电类型掺杂区104中。
本申请提供的耗尽型阳极短路横向绝缘栅双极型晶体管的阴极结构和栅极结构可以采用本领域技术人员习知的LIGBT的阴极结构和栅极结构,阴极结构、栅极结构和前述的阳极结构沿器件的横向依次排列。在图1所示的实施例中,阳极短路横向绝缘栅双极型晶体管还包括第二导电类型阱区108、发射极衬底引出109及发射区110。集电区阱107位于第二导电类型阱区108和第一导电类型掺杂区105之间。发射极衬底引出109位于第二导电类型阱区108中,具有第二导电类型。发射区110位于第二导电类型阱区108中,作为器件发射极的引出,具有第一导电类型。第二导电类型阱区108是反型层沟道形成的区域,直接影响到栅极阈值电压,同时对漂移区耗尽也有影响。在图1所示的实施例中,第二导电类型阱区108位于漂移区106中。发射区110位于发射极衬底引出109和集电区阱107之间。发射极衬底引出109和发射区110靠近第二导电类型阱区108的上表面设置。金属电极116将发射区110与发射极衬底引出109连接在一起构成短路连接。
参见图1,在该实施例中,栅极结构为设于发射区110和集电区阱107之间的平面栅结构,包括栅极介电层114和栅极115。栅极介电层114覆盖部分第二导电类型阱区108,栅极115位于栅极介电层114上。在一个实施例中,栅极介电层114可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物,或者,栅极介电层114可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于:氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。在本申请的一个实施例中,栅极115为多晶硅材料,通过对多晶硅的掺杂可调节器件的阈值电压;在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极115的材料。
在图1所示的实施例中,漂移区106为N-漂移区,发射区110和阳极区112均为N+区,发射极衬底引出109和集电区111均为P+区,第二导电类型掺杂区104为P-区,第一导电类型埋藏区103为N型埋层。
本申请相应提供一种耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,可以用于制造前述任一实施例所述的耗尽型阳极短路横向绝缘栅双极型晶体管。图2是一实施例中耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法的流程图,包括下列步骤:
S210,获取基底。
获取作为基底的晶圆,基底形成有第一导电类型的漂移区和第一导电类型埋藏区。
在本申请的一个实施例中,步骤S210是获取在衬底上形成有掩埋介质层、在掩埋介质层上形成有漂移区和第一导电类型埋藏区的SOI晶圆。在其他实施例中,也可以是获取SOI晶圆后,再通过离子注入(或者高能离子注入)在掩埋介质层上形成第一导电类型埋藏区。
在本申请的一个实施例中,第一导电类型为N型、第二导电类型为P型;相应地,衬底为P型硅衬底,漂移区为N-漂移区。在其他的实施例中,也可以是第一导电类型为P型、第二导电类型为N型。
在本申请的一个实施例中,掩埋介质层为埋氧层,其材质为硅氧化物,例如二氧化硅。
S220,通过离子注入在基底中形成第二导电类型掺杂区。
第二导电类型掺杂区与第一导电类型埋藏区直接接触。第二导电类型掺杂区可以是通过高能离子注入形成,和/或在离子注入后推阱形成。在本申请的一个实施例中,第一导电类型埋藏区位于第二导电类型掺杂区中。在本申请的一个实施例中,第一导电类型埋藏区的底部延伸至掩埋介质层的顶部。
S230,形成集电区和阳极区。
通过光刻及离子注入形成集电区和阳极区。集电区位于漂移区中,且具有第二导电类型。阳极区具有第一导电类型,位于第一导电类型埋藏区的上方,第二导电类型掺杂区的至少一部分位于阳极区与漂移区之间。
上述耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,在阳极区与漂移区之间引入了低浓度的第二导电类型掺杂区作为耗尽区,同时通过第一导电类型埋藏区辅助第二导电类型掺杂区耗尽,这样等于通过耗尽区的隔离增大了阳极区与漂移区间的电阻,因此能够改善器件的电压折回的现象。
在本申请的一个实施例中,在步骤S230之前,还包括通过离子注入在基底中形成第一导电类型掺杂区的步骤。具体可以通过高能离子注入在掩埋介质层上的半导体结构中注入第一导电类型离子,和/或在离子注入后推阱,形成第一导电类型掺杂区。第一导电类型掺杂区形成于第二导电类型掺杂区的靠近集电区的一侧,第一导电类型掺杂区与第二导电类型掺杂区直接接触。第一导电类型掺杂区的注入浓度大于第二导电类型掺杂区的注入浓度。
在本申请的一个实施例中,在步骤S230之前,还包括通过光刻及离子注入在漂移区中形成集电区阱的步骤。集电区阱具有第一导电类型。步骤S230形成的集电区是形成在集电区阱之中。在本申请的一个实施例中,可以在形成第一导电类型埋藏区、第一导电类型掺杂区及第二导电类型掺杂区之后,再形成集电区阱。
在本申请的一个实施例中,在步骤S230之前,还包括形成第二导电类型阱区的步骤。可以通过光刻及离子注入在漂移区中形成第二导电类型阱区。集电区阱位于第二导电类型阱区和第一导电类型掺杂区之间。
在本申请的一个实施例中,还包括在第二导电类型阱区中形成发射极衬底引出和发射区的步骤。发射极衬底引出具有第二导电类型,发射区具有第一导电类型。在本申请的一个实施例中,发射极衬底引出可以和集电区同时形成。在本申请的一个实施例中,发射区可以和阳极区同时形成。
在本申请的一个实施例中,阳极短路横向绝缘栅双极型晶体管的制造方法还包括形成栅极结构的步骤。可以先形成栅介电层,然后在栅介电层上形成栅极。在本申请的一个实施例中,栅极介电层覆盖部分第二导电类型阱区。在本申请的一个实施例中,栅介电层的材质为硅氧化物,例如二氧化硅;栅极的材质为多晶硅。在本申请的一个实施例中,可以在形成集电区阱和第二导电类型阱区之后、步骤S230之前形成栅极结构。
在本申请的一个实施例中,还可以在形成集电区阱和第二导电类型阱区之后、形成栅极之前进行场氧化,在有源区外形成一层氧化层。
在本申请的一个实施例中,在步骤S230之后,还包括在晶圆表面形成层间介质层(ILD)的步骤。然后通过刻蚀工艺,在需要引出至器件表面的结构处刻蚀形成贯穿ILD的接触孔,最后形成金属电极(阳极区、集电区、发射区、发射极衬底引出等的电极)。
应该理解的是,虽然本申请的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,包括:
漂移区,具有第一导电类型;
集电区,设于所述漂移区中,具有第二导电类型,所述第一导电类型和第二导电类型为相反的导电类型;
阳极区,具有第一导电类型;
第二导电类型掺杂区,与所述阳极区直接接触,且至少一部分位于所述阳极区与所述漂移区之间;所述第二导电类型掺杂区的掺杂浓度小于所述集电区的掺杂浓度;
第一导电类型埋藏区,位于所述阳极区的下方,且与所述第二导电类型掺杂区直接接触;所述第一导电类型埋藏区的多数载流子浓度大于所述第二导电类型掺杂区的多数载流子浓度。
2.根据权利要求1所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,所述第二导电类型掺杂区用于在工作时形成耗尽层,所述第一导电类型埋藏区用于在工作时辅助耗尽所述第二导电类型掺杂区。
3.根据权利要求1所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,还包括第一导电类型掺杂区,所述第一导电类型掺杂区设于所述第二导电类型掺杂区的靠近所述集电区的一侧,且所述第一导电类型掺杂区与所述第二导电类型掺杂区直接接触,所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度,所述第一导电类型掺杂区的多数载流子浓度大于所述第二导电类型掺杂区的多数载流子浓度。
4.根据权利要求3所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,所述第一导电类型掺杂区用于在工作时辅助耗尽所述第二导电类型掺杂区。
5.根据权利要求3所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,还包括阳极沟道区,所述阳极沟道区具有第一导电类型;所述阳极沟道区设于所述第二导电类型掺杂区中,且位于所述阳极区与所述第一导电类型掺杂区之间。
6.根据权利要求3所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,所述阳极短路横向绝缘栅双极型晶体管是SOI器件,所述阳极短路横向绝缘栅双极型晶体管还包括:
衬底;
掩埋介质层,设于所述衬底上;
其中,所述漂移区设于所述掩埋介质层上;所述第一导电类型掺杂区的底部延伸至所述掩埋介质层,和/或所述第一导电类型埋藏区的底部延伸至所述掩埋介质层。
7.根据权利要求3所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,还包括:
集电区阱,设于所述漂移区中,具有第一导电类型,所述集电区设于所述集电区阱中;
第二导电类型阱区;
发射极衬底引出,具有第二导电类型,位于所述第二导电类型阱区中;
发射区,具有第一导电类型,位于所述第二导电类型阱区中。
8.根据权利要求7所述的耗尽型阳极短路横向绝缘栅双极型晶体管,其特征在于,所述集电区阱与所述第一导电类型掺杂区之间被一部分所述漂移区隔开;和/或所述阳极区位于所述第二导电类型掺杂区中;和/或所述第一导电类型埋藏区位于所述第二导电类型掺杂区中。
9.一种耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,包括:
获取基底,所述基底形成有第一导电类型的漂移区和第一导电类型埋藏区;
通过离子注入在所述基底中形成第二导电类型掺杂区,所述第二导电类型掺杂区与所述第一导电类型埋藏区直接接触;
形成集电区和阳极区;所述集电区位于所述漂移区中,且具有第二导电类型;所述阳极区具有第一导电类型;所述阳极区位于所述第一导电类型埋藏区的上方,所述第二导电类型掺杂区的少一部分位于所述阳极区与所述漂移区之间;所述第一导电类型和第二导电类型为相反的导电类型。
10.根据权利要求9所述的耗尽型阳极短路横向绝缘栅双极型晶体管的制造方法,其特征在于,所述形成集电区和阳极区的步骤之前,还包括通过离子注入在所述基底中形成第一导电类型掺杂区的步骤,所述第一导电类型掺杂区形成于所述第二导电类型掺杂区的靠近所述集电区的一侧,所述第一导电类型掺杂区与所述第二导电类型掺杂区直接接触,所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度,所述第一导电类型掺杂区的注入浓度大于所述第二导电类型掺杂区的注入浓度。
CN202211076623.8A 2022-09-05 2022-09-05 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法 Pending CN117690947A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211076623.8A CN117690947A (zh) 2022-09-05 2022-09-05 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211076623.8A CN117690947A (zh) 2022-09-05 2022-09-05 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN117690947A true CN117690947A (zh) 2024-03-12

Family

ID=90137770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211076623.8A Pending CN117690947A (zh) 2022-09-05 2022-09-05 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN117690947A (zh)

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
US7795638B2 (en) Semiconductor device with a U-shape drift region
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
US8415747B2 (en) Semiconductor device including diode
CN108258039B (zh) 电导率调制漏极延伸mosfet
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
WO2017114235A1 (zh) 横向绝缘栅双极型晶体管以及消除晶体管拖尾电流的方法
CN113838921A (zh) 一种三维沟槽电荷存储型igbt及其制作方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN117352555B (zh) 一种集成式屏蔽栅沟槽mosfet及其制备工艺
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN110943124A (zh) Igbt芯片及其制造方法
CN113130650B (zh) 功率半导体器件及其制备工艺
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN117690947A (zh) 耗尽型阳极短路横向绝缘栅双极型晶体管及其制造方法
CN117913130A (zh) 辅助栅极横向绝缘栅双极型晶体管及其制造方法
CN111584481A (zh) 用于静电防护的晶体管结构及其制造方法
WO2024001197A1 (zh) 阳极短路横向绝缘栅双极型晶体管及其制造方法
CN117690948A (zh) 阳极短路横向绝缘栅双极型晶体管及其制造方法
JPH0818041A (ja) 高耐圧半導体装置およびその製造方法
CN117410310A (zh) 一种阳极短路横向绝缘栅双极型晶体管及其制造方法
CN117766559A (zh) 双阳极横向绝缘栅双极型晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination