CN115064585A - 一种tvs器件及其制作方法 - Google Patents

一种tvs器件及其制作方法 Download PDF

Info

Publication number
CN115064585A
CN115064585A CN202210987711.7A CN202210987711A CN115064585A CN 115064585 A CN115064585 A CN 115064585A CN 202210987711 A CN202210987711 A CN 202210987711A CN 115064585 A CN115064585 A CN 115064585A
Authority
CN
China
Prior art keywords
diode
cathode
anode
zener diode
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210987711.7A
Other languages
English (en)
Inventor
宋宾
丁一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou At Better Micro Electronic Technology Co ltd
Original Assignee
Hangzhou At Better Micro Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou At Better Micro Electronic Technology Co ltd filed Critical Hangzhou At Better Micro Electronic Technology Co ltd
Priority to CN202210987711.7A priority Critical patent/CN115064585A/zh
Publication of CN115064585A publication Critical patent/CN115064585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明是一种TVS器件及其制作方法，包括P型衬底，其上设有至少一个齐纳二极管和至少一对串联的二极管组；所述齐纳二极管的阳极为P+阱区，阴极为N型扩散区；第一二极管位于所述齐纳二极管的一侧，该第一二极管的阴极为N‑阱区，阳极为P型扩散层；第二二极管位于所述第一二极管相对所述齐纳二极管的同侧，该第二二极管形成于一N‑阱区构成的隔离层内，该第二二极管的阴极为形成在所述隔离层内的N+扩散层，阳极为形成在所述隔离层内的P+扩散层；其中，所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。

Description

一种TVS器件及其制作方法
技术领域
本发明属于半导体器件制备领域，尤其涉及一种TVS器件及其制作方法。
背景技术
瞬态电压抑制器(Transient Voltage Suppressor，TVS)是一种钳位过压保护器件，它能够在短时间内将浪涌电压固定在较低的电压水平，使后端电路免受过压损坏。TVS二极管的具体应用主要是：在消费内电子产品(如手机，PDA，MP3，数码相机等)中，与外部相连接的部分或重要的数据端口如键盘，电源接口，USB接口，数据接口，彩屏LCD驱动等部分，TVS二极管的阴极与数据端相连，阳极接地。在消费内电子产品的整个电路正常工作时，TVS二极管由于处在反向工作状态，对所述电路功能没有影响，而当瞬态静电脉冲或浪涌电流出现时，由于TVS二极管的开启电压低，瞬态反应速度快的优点，TVS二极管首先反向导通，使得外部能量通过其释放，而TVS二极管较低的钳位电压能够保证在数据端上的电压不会对内部芯片造成损害。
在目前传统的TVS器件制作，为简化流程，基本上采用通用的bipolar工艺流程制程。此种技术兼容性好，不需要额外对衬底、外延及其上面的TVS器件进行单独设计，只需依据实际的电流需求进行版图设计即可实现生产。但是此种结构需要在生长外延层之前预先进行P型埋层注入以及N型埋层注入，大大降低了生产效率。但通用bipolar工艺中外延层厚度、浓度等参数都无法达到专用TVS器件所需的超低势垒电容，同时由于TVS器件在对外部部件的管脚实施保护过程中需要很高的电流，因此对衬底的浓度要求比较高，此结构在后期生长过程中很容易造成N型埋层被高浓度衬底反扩反型，最终导致TVS器件中的Z二极管漏电失效。
因此，有必要在现有工艺的基础上，对TVS的制作工艺进行优化。
发明内容
有鉴于此，本发明的目的在于提出一种同型外延技术研制的TVS结构，能够弥补现有技术中的缺陷。更加适合于不同场合需求的TVS器件的研制，大大降低了生产难度。
根据本发明的目的提出的一种TVS器件，包括
P型衬底，其上设有至少一个齐纳二极管和至少一对串联的二极管组；
所述齐纳二极管的阳极为P+阱区，形成于所述P型衬底上，所述齐纳二极管的阴极为N型扩散区，形成于所述阳极的P+阱区内；
所述二极管组包括第一二极管和第二二极管；
所述第一二极管位于所述齐纳二极管的一侧，该第一二极管的阴极为N-阱区，阳极为P型扩散层，形成于该第一二极管阴极的N-阱区内；
所述第二二极管位于所述第一二极管相对所述齐纳二极管的同侧，该第二二极管形成于一N-阱区构成的隔离层内，该第二二极管的阴极为形成在所述隔离层内的N+扩散层，阳极为形成在所述隔离层内的P+扩散层；
其中，所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；
所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。
优选的，所述P型衬底上还设有P型外延层，所述齐纳二极管和所述二极管组设置于所述P型外延层内，且该P型外延层的厚度根据所述第一二极管的击穿电压所需要的耗尽层厚度确定。
优选的，所述P型外延层的厚度选择2-10um，掺杂浓度范围为1E14cm-3到1E16cm-3。
优选的，所述P型衬底为晶向为<100)的掺硼的P型衬底，或为晶向为<111)的P型衬底，其掺杂浓度范围为1E16cm-3到1E18cm-3。
优选的，所述齐纳二极管阳极的P+阱区的注入深度以及杂质浓度根据所述齐纳二极管的耗尽层宽度、击穿电压和/或势垒电容的需要进行调整。
优选的，所述金属走线为Al或ALsiCu合金，该金属走线与所述齐纳二极管的阴极、所述第二二极管的阴极、所述第一二极管的阳极形成欧姆接触，并作为与外部封装体连接的中间过渡层使用。
优选的，所述第一二极管的击穿电压大于所述第二二极管的正向导通电压与所述齐纳二极管的击穿电压之和。
优选的，所述第二二极管的阴极和阳极由叉指交错的多个N+扩散层和P+扩散层形成，且所有的阴极由金属走线电连接在一起，所有的阳极由金属走线电连接在一起。
优选的，所述第二二极管的阴极构成半包围结构，其阳极位于所述半包围结构的内部区域。
优选的，所述P型衬底的表面设有介质钝化层，该介质钝化层在对应所述齐纳二极管、第一二极管和第二二极管的区域设有开窗，以供金属走线与所述齐纳二极管的阴极、所述第二二极管的阴极、所述第一二极管的阳极形成欧姆接触。
优选的，所述齐纳二极管阴极的N型扩散区伸出于其阳极的P+阱区，所述第二二极管相对第一二极管具有与所述齐纳二极管更近的位置，且所述齐纳二极管阴极的N型扩散区与所述第二二极管的阴极使用的N型扩散区合并使用。
同时，根据本发明的目的还提出了一种TVS器件的制作方法，包括步骤：
S1：提供一P型衬底，在所述P型衬底上定义齐纳二极管、第一二极管和第二二极管所在的区域；
S2: 在所述齐纳二极管、第一二极管和第二二极管所在的区域上分别制作P+阱区、N-阱区和N-阱区，分别形成所述齐纳二极管的阳极、第一二极管的阴极和隔离区；
S3：在所述齐纳二极管的P+阱区和所述隔离区上分别制作N+扩散层，形成所述齐纳二极管的阴极和所述第二二极管的阴极；
S4：在所述第一二极管的N-阱区和所述隔离区上分别制作P+扩散层，形成所述第一二极管的阳极和所述第二二极管的阳极；
S5：在所述P型衬底表面制作钝化层，并在所述钝化层上开窗，开窗的位置分别对应所述齐纳二极管的阳极、第一二极管的阴极、第二二极管的阴极和阳极；
S6：制作金属走线，使得所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。
优选的，所述步骤S2中，包括
S21：对所述P型衬底涂敷光刻胶，并曝光显影出所述齐纳二极管阳极的P+阱区；
S22：在P+阱区位置离子注入硼杂质，能量为10Kev到200Kev,剂量为1 E14cm-2到10E14cm-2；
S23：再次对晶圆涂敷光刻胶，并曝光显影出所述第一二极管阴极的N-阱区；
S24：在N-阱区离子注入磷、砷或者锑杂质，能量为10Kev到100Kev,剂量为1E12cm-2到100E12cm-2；
S25：再次对晶圆涂敷光刻胶，曝光显影出所述第二二极管所在隔离区图形；
S26：在隔离区离子注入N型扩散区，能量10Kev到100Kev,剂量1 E14cm-2到10E14cm-2。
优选的，在步骤S3之前，还包括对所述P型衬底进行LPCVD 沉积二氧化硅，厚度100埃到10000埃；对二氧化硅进行炉管高温退火，温度950℃-1200℃，氮气环境，退火时间为1-4小时。
优选的，在所述步骤S3中，制作N+扩散区时，离子注入磷或砷或锑，能量为1 Kev到50Kev，剂量为1 E15 cm-2到100E15 cm-2。
优选的，在所述步骤S3之前，还包括对所述齐纳二极管的P+阱区进行P型二次扩散，所述P型二次扩散为以离子注入方式进行硼离子的补注入，能量为10 Kev -200Kev,剂量1E15cm-2-10E15cm-2。
优选的，在所述步骤S5中，制作钝化层包括用LPCVD 沉积钝化层，钝化层介质为二氧化硅、氮化硅、聚酰亚胺中的一种或几种复合材料。
优选的，在所述步骤S6中，制作所述金属走线包括：
S61：磁控溅射方式或者电子束蒸发方式沉积金属层，并刻蚀出金属图形；
S62：用磁控溅射方式淀积金属Al与欧姆接触区形成电极引出线及器件间的电连接。
与现有技术相比，本发明的结构既可以在P型衬底上制作，也可以在P型衬底片上制作同型的P型外延，再采用单纯的离子注入方法形成所有的PN，制作工艺简单，同时可以根据实际应用环境，灵活控制P+阱的注入剂量以实用与不同的齐纳二极管的击穿电压需求，同时灵活控制N-阱的注入剂量可以实现抄底电容的TVS结构，因此符合各种应用的需求。
附图说明
图1为本发明TVS器件的等效电路原理图。
图2为本发明第一实施方式下器件结构纵向结构实施图。
图3为本发明第二实施方式下器件结构纵向结构实施图。
图4为本发明齐纳二极管Z俯视图结构。
图5为本发明第一实施方式下的第二二极管D2n俯视图结构。
图6为本发明第二实施方式下的第二二极管D2n俯视图结构。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述，但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
请参见图1，图1是本发明的TVS器件的等效电路图，在图示的一种实施方式中，该TVS器件为多通道TVS器件，其包括多个输入/输出通道，其中该TVS器件至少包括一个齐纳二极管Z和多对串联的二极管组，每个二极管组包括第一二极管D1n和第二二极管D2n，n表示二极管组数量，每一个第一二极管D1n的阳极和齐纳二极管Z的阳极相连，每一个第二二极管D2n的阴极和齐纳二极管Z的阴极相连，并且第一二极管D1n的阴极和第二二极管D2n的阳极通过金属走线引出为一个输入/输出端I/On。作为最基础的实施方案，当该二极管组只有1对的时候，该电路就变成单通道TVS器件。
下面，根据该电路设计，结合器件结构对本发明的技术方案做进一步描述。
请参见图2，图2是本发明第一实施方式下器件结构纵向结构实施图，如图所示，该TVS器件包括P型衬底1，P型衬底1作为接地的基底使用，其上设有至少一个齐纳二极管和至少一对串联的二极管组，在图示的实施方式中，该P型衬底1上设有同型的P型外延层2，该P型外延层作为器件的衬底，即齐纳二极管和二极管组被制作在该P型外延层内。P型衬底1为所述P型外延层2的衬底，可以为晶向为<100)的掺硼的P型衬底，亦或为晶向为<111)的P型衬底；具体的，掺杂浓度范围为1E16cm-3到1E18cm-3。P型外延层2为以P型衬底1为基底通过加热方式将例如四氯化硅、硅烷、三氯氢硅或二氯二氢硅等化合物气化并在P型衬底1上与氢气反应亦或自身发热分解，还原成硅并掺入一定的B离子做成P型外延层2，厚度根据第一二极管D1n的击穿电压所需要的耗尽层厚度确定，可选的，P型外延层2的厚度选择2-10um,浓度范围为1E14cm-3到1E16cm-3。在另一种实施方式中，P型衬底1本身即可作为器件的衬底。
其中，齐纳二极管的阳极为P+阱区3，齐纳二极管的阴极为N型扩散区5，形成于阳极的P+阱区3内。该P+阱区3通过高能低束流或中能中大束流离子注入方式实现，作为灵活控制齐纳二极管Z的耗尽层宽度，调整齐纳二极管Z的击穿电压并控制其势垒电容在可控范围内的阳极使用。作为齐纳二极管阴极使用的N型扩散区5，采用离子注入N型杂质，用于齐纳二极管Z的阴极并于第二二极管D2n管的阴极9通过金属走线6进行电位互联。
进一步的，在器件表面还覆盖一层钝化层4，该钝化层4由LPCVD或者PECVD方式沉积绝缘介质层，用于保护钝化层4下面的PN结不受水汽或者杂质沾污，可以是氧化硅，或氮化硅、聚酰亚胺或者以上两到三种材料的组合组成。该钝化层4在对应齐纳二极管Z、第一二极管D1n和第二二极管D2n的区域设有开窗，以供金属走线6与所述齐纳二极管Z的阴极、第二二极管D2n的阴极、第一二极管D1n的阳极形成欧姆接触。
第一二极管D1n位于所述齐纳二极管的一侧，该第一二极管的阴极为N-阱区7-1，阳极为P型扩散层7-2，形成于所述阴极的N-阱区7-1内。所述作为第一二极管D1n阴极使用的N-1阱区7采用离子注入N型杂质磷或砷，且用于调整第一二极管D1n的击穿电压远大于第二二极管D2n管的正向导通电压与齐纳二极管Z的击穿电压之和。
第二二极管D2n位于第一二极管D1n相对齐纳二极管Z的同侧，该第二二极管D2n形成于一N-阱区构成的隔离层8内，该第二二极管D2n的阴极为形成在隔离层8内的N+扩散层9，阳极为形成在所述隔离层内的P+扩散层10。其中，作为D2n二极管与P型非均匀掺杂层的隔离层8采用离子注入N型杂质磷或砷形成并作为D2n二极管与P型非均匀掺杂层的隔离层使用。作为D2n管的阴极使用的N+扩散层9采用离子注入N型杂质磷或砷形成并同时作为第一二极管D1n的阴极使用。作为D2n管的阳极使用的P+区10采用离子注入P型杂质硼形成并通过所述金属走线6与第一二极管D1n的阴极N+扩散层8电位连接作为对外部电路实施保护的I/O引出脚位。
金属走线6采用磁控溅射或电子束蒸发技术沉积金属Al或ALsiCu合金与作为齐纳二极管阴极使用的N型扩散区5、作为第二二极管D2n的阴极使用的N+扩散区9以及作为第二二极管D2n的阳极使用的P+扩散区10形成欧姆接触，并作为与外部封装体连接的中间过渡层使用。需要注意的是，虽然此处将金属走线统一标记为6，但是通过对金属走线的刻蚀处理，金属走线6具有一定的图形设计，且根据电路要求，对于需要电连接的地方进行电连接，而无需电连接的地方则进行电隔离。
请参见图3，图3为本发明第二实施方式下器件结构纵向结构实施图。如图所示，在该第二实施方式中，为降低齐纳二极管Z管表面击穿目的，将实施方式1中的N+扩散区5伸出P+阱区3，并将实施例1中第二二极管D2n管与第一二极管D1n管位置互换，同时将齐纳二极管Z阴极的N+扩散区5与作为D1n管与D2n管的阴极使用的N+扩散区9合并统一使用，如图3所示，此降低表面击穿的Z管的版图设计图。作为Z管的N+扩散区伸出P+扩散区的版图设计图形如图4所示。
请参见图5，优选的，第二二极管D2n的阴极和阳极由叉指交错的多个N+扩散层和P+扩散层形成，且所有的阴极由金属走线连接在一起，所有的阳极由金属走线连接在一起。
请参见图6，优选的，第二二极管D2n的阴极构成半包围结构，其阳极位于所述半包围结构的内部区域。
据本发明的目的还提出的一种TVS器件的制作方法，包括步骤：
S1：提供一P型衬底，在所述P型衬底上定义齐纳二极管、第一二极管和第二二极管所在的区域；
S2: 在所述齐纳二极管、第一二极管和第二二极管所在的区域上分别制作P+阱区、N-阱区和N-阱区，分别形成所述齐纳二极管的阳极、第一二极管的阴极和隔离区；
S3：在所述齐纳二极管的P+阱区和所述隔离区上同步或异步制作N+扩散层，分别形成所述齐纳二极管的阴极和所述第二二极管的阴极；
S4：在所述第一二极管的N-阱区和所述隔离区上同步或异步制作P+扩散层，分别形成所述第一二极管的阳极和所述第二二极管的阳极；
S5：在所述P型衬底表面制作钝化层，并在所述钝化层上开窗，开窗的位置分别对应所述齐纳二极管的阳极、第一二极管的阴极、第二二极管的阴极和阳极；
S6：制作金属走线，使得所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。
优选的，所述步骤S2中，包括
S21：用齐纳二极管阳极的P+阱区光刻板对P型衬底涂敷光刻胶，并曝光显影除P+阱区；
S22：在P+阱区位置离子注入硼杂质，能量为10-200Kev,剂量为1-10e14cm-2；
S23：用第一二极管阴极的N-阱区光刻板对晶圆涂敷光刻胶，并曝光显影除N-阱区；
S24：在N-阱区离子注入磷，砷或者锑杂质，能量为10-100Kev,剂量为1-100E12cm-2；
S25，用第二二极管的隔离区N-阱区光刻板涂胶，曝光显影出N-阱区扩散区图形，
S26，在N-阱区离子注入形式形成N+扩散区，能量10-100Kev,剂量1-10 E14cm-2。
优选的，在步骤S3之前，还包括对衬底进行LPCVD 沉积二氧化硅，厚度100埃到10000埃；对二氧化硅进行炉管高温退火，温度950℃-1200℃，氮气环境，退火时间为1-4小时。
优选的，在所述步骤S3中，制作N+扩散区时，离子注入磷或砷或锑，能量为1 Kev -50Kev，剂量为1 E15 cm-2-100E15 cm-2。
优选的，在所述步骤S3之前，还包括对所述齐纳二极管的P+阱区进行P型二次扩散，所述P型二次扩散为以离子注入方式进行硼离子的补注入，能量为10 Kev -200Kev,剂量1E15cm-2-10E15cm-2。
优选的，在所述步骤S5中，制作钝化层包括用LPCVD 沉积钝化层，钝化层介质为二氧化硅，或氮化硅，或聚酰亚胺，或以上材料的复合材料。
优选的，在所述步骤S6中，制作所述金属走线包括：
S61：磁控溅射方式或者电子束蒸发方式沉积金属层，并刻蚀出金属图形；
S62：用磁控溅射方式淀积金属Al与欧姆接触区形成电极引出线及器件间的电连接。
下面以两个具体实施例对上述方法进行展开。
实施例1
步骤1，用P+扩撒区光刻板对晶圆涂敷光刻胶，并曝光显影除P+扩散区；
步骤2，离子注入硼杂质，能量为10-200Kev,剂量为1-10e14cm-2；
步骤3，用N-阱1扩撒区光刻板对晶圆涂敷光刻胶，并曝光显影除N-1阱区扩散区；
步骤4，离子注入磷，砷或者锑杂质，能量为10-100Kev,剂量为1-100e12cm-2；
步骤5，用N-2阱区扩散区光刻板涂胶，曝光显影出N-2阱区扩散区图形，
步骤6，离子注入形式形成N+扩散区，能量10-100Kev,剂量1-10 e14cm-2；
步骤7，LPCVD 二氧化硅，厚度100埃到10000埃；
步骤8，炉管高温退火，温度950℃-1200℃，氮气环境，1-4小时；
步骤9，用ZN+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除ZN+扩散区；
步骤10，离子注入磷或砷或锑，能量，1-50Kev，剂量：1-100e15 cm-2;
步骤11，用N+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除N+扩散区；
步骤12，离子注入磷或砷或锑，能量，1-50Kev，剂量：1-100e15 cm-2;
可选的，步骤9与步骤11可以合并为一次工序，
可选的，步骤10与步骤12可以合并为一次工序，
步骤13，用P+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除P+扩散区;
步骤14，离子注入硼，能量，1-50Kev，剂量：1-100e15 cm-2;
步骤15，LPCVD 钝化层，可选的，钝化层介质可以为二氧化硅，或氮化硅，或聚酰亚胺，或以上材料的复合材料；
步骤16，等离子体刻蚀金属接触孔；
步骤17，磁控溅射方式或者电子束蒸发方式沉积金属层，并刻蚀出金属图形。
步骤6，用磁控溅射方式淀积金属Al与欧姆接触区形成电极引出及器件间的电器连接。
实施例2
可以对Z管进行重点设计，并对Z管的阳极做浓度梯度的扩散处理，具体步骤如下：
步骤1，用P+扩撒区光刻板对晶圆涂敷光刻胶，并曝光显影出P+扩散区；
步骤2，离子注入硼杂质，能量为100-500Kev,剂量为1-100e13cm-2；
步骤3，用N-阱1扩撒区光刻板对晶圆涂敷光刻胶，并曝光显影除N-1阱区扩散区；
步骤4，离子注入磷，砷或者锑杂质，能量为100-300Kev,剂量为1-10e12cm-2；
步骤5，用N-2阱区扩散区光刻板涂胶，曝光显影出N-2阱区扩散区图形；
步骤6，离子注入形式形成N+扩散区，能量100-300Kev,剂量1-10 e14cm-2；
步骤7，LPCVD 二氧化硅，厚度100埃到10000埃；
步骤8，炉管高温退火，温度950℃-1200℃，氮气环境，1-4小时；
步骤9，二次使用P+扩散区光刻板对晶圆涂敷光刻胶，并曝光刻蚀出P+二次扩散区；
步骤10，离子注入方式进行硼离子的补注入，能量10-200Kev,剂量1-10e15cm-2;
步骤11，用ZN+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除ZN+扩散区；
步骤12，离子注入磷或砷或锑，能量，10-100Kev，剂量：1-100e15 cm-2;
步骤13，用N+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除N+扩散区；
步骤14，离子注入磷或砷或锑，能量，10-100Kev，剂量：1-100e15 cm-2;
可选的，步骤11与步骤13可以合并为一次工序，
可选的，步骤12与步骤14可以合并为一次工序，
步骤15，用P+扩散区光刻板对晶圆涂敷光刻胶，并曝光显影除P+扩散区;
步骤16，离子注入硼，能量，10-100Kev，剂量：1-100e15 cm-2;
步骤17，LPCVD 钝化层，可选的，钝化层介质可以为二氧化硅，或氮化硅，或聚酰亚胺，或以上材料的复合材料；
步骤18，等离子体刻蚀金属接触孔；
步骤19，磁控溅射方式或者电子束蒸发方式沉积金属层，并刻蚀出金属图形。
步骤20，用磁控溅射方式淀积金属Al与欧姆接触区形成电极引出及器件间的电器连接。
尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。

Claims (18)

1.一种TVS器件，其特征在于：包括
P型衬底，其上设有至少一个齐纳二极管和至少一对串联的二极管组；
所述齐纳二极管的阳极为P+阱区，形成于所述P型衬底上，所述齐纳二极管的阴极为N型扩散区，形成于所述阳极的P+阱区内；
所述二极管组包括第一二极管和第二二极管；
所述第一二极管位于所述齐纳二极管的一侧，该第一二极管的阴极为N-阱区，阳极为P型扩散层，形成于该第一二极管阴极的N-阱区内；
所述第二二极管位于所述第一二极管相对所述齐纳二极管的同侧，该第二二极管形成于一N-阱区构成的隔离层内，该第二二极管的阴极为形成在所述隔离层内的N+扩散层，阳极为形成在所述隔离层内的P+扩散层；
其中，所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；
所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。
2.如权利要求1所述的TVS器件，其特征在于：所述P型衬底上还设有P型外延层，所述齐纳二极管和所述二极管组设置于所述P型外延层内，且该P型外延层的厚度根据所述第一二极管的击穿电压所需要的耗尽层厚度确定。
3.如权利要求2所述的TVS器件，其特征在于：所述P型外延层的厚度选择2-10um，掺杂浓度范围为1E14cm-3到1E16cm-3。
4.如权利要求1或2所述的TVS器件，其特征在于：所述P型衬底为晶向为<100)的掺硼的P型衬底，或为晶向为<111)的P型衬底，其掺杂浓度范围为1E16cm-3到1E18cm-3。
5.如权利要求1或2所述的TVS器件，其特征在于：所述齐纳二极管阳极的P+阱区的注入深度以及杂质浓度根据所述齐纳二极管的耗尽层宽度、击穿电压和/或势垒电容的需要进行调整。
6.如权利要求1或2所述的TVS器件，其特征在于：所述金属走线为Al或ALsiCu合金，该金属走线与所述齐纳二极管的阴极、所述第二二极管的阴极、所述第一二极管的阳极形成欧姆接触，并作为与外部封装体连接的中间过渡层使用。
7.如权利要求1或2所述的TVS器件，其特征在于：所述第一二极管的击穿电压大于所述第二二极管的正向导通电压与所述齐纳二极管的击穿电压之和。
8.如权利要求1或2所述的TVS器件，其特征在于：所述第二二极管的阴极和阳极由叉指交错的多个N+扩散层和P+扩散层形成，且所有的阴极由金属走线电连接在一起，所有的阳极由金属走线电连接在一起。
9.如权利要求1或2所述的TVS器件，其特征在于：所述第二二极管的阴极构成半包围结构，其阳极位于所述半包围结构的内部区域。
10.如权利要求1或2所述的TVS器件，其特征在于：所述P型衬底的表面设有介质钝化层，该介质钝化层在对应所述齐纳二极管、第一二极管和第二二极管的区域设有开窗，以供金属走线与所述齐纳二极管的阴极、所述第二二极管的阴极、所述第一二极管的阳极形成欧姆接触。
11.如权利要求1或2所述的TVS器件，其特征在于：所述齐纳二极管阴极的N型扩散区伸出于其阳极的P+阱区，所述第二二极管相对第一二极管具有与所述齐纳二极管更近的位置，且所述齐纳二极管阴极的N型扩散区与所述第二二极管的阴极使用的N型扩散区合并使用。
12.一种TVS器件的制作方法，其特征在于，包括步骤：
S1：提供一P型衬底，在所述P型衬底上定义齐纳二极管、第一二极管和第二二极管所在的区域；
S2: 在所述齐纳二极管、第一二极管和第二二极管所在的区域上分别制作P+阱区、N-阱区和N-阱区，分别形成所述齐纳二极管的阳极、第一二极管的阴极和隔离区；
S3：在所述齐纳二极管的P+阱区和所述隔离区上分别制作N+扩散层，形成所述齐纳二极管的阴极和所述第二二极管的阴极；
S4：在所述第一二极管的N-阱区和所述隔离区上分别制作P+扩散层，形成所述第一二极管的阳极和所述第二二极管的阳极；
S5：在所述P型衬底表面制作钝化层，并在所述钝化层上开窗，开窗的位置分别对应所述齐纳二极管的阳极、第一二极管的阴极、第二二极管的阴极和阳极；
S6：制作金属走线，使得所述齐纳二极管的阴极和所述第二二极管的阴极通过金属走线连接在一起；所述第二二极管的阳极和所述第一二极管的阴极通过金属走线连接在一起且被引出为一个输入/输出端。
13.如权利要求12所述的TVS器件的制作方法，其特征在于：所述步骤S2中，包括
S21：对所述P型衬底涂敷光刻胶，并曝光显影出所述齐纳二极管阳极的P+阱区；
S22：在P+阱区位置离子注入硼杂质，能量为10Kev到200Kev,剂量为1 E14cm-2到10E14cm-2；
S23：再次对晶圆涂敷光刻胶，并曝光显影出所述第一二极管阴极的N-阱区；
S24：在N-阱区离子注入磷、砷或者锑杂质，能量为10Kev到100Kev,剂量为1 E12cm-2到100E12cm-2；
S25：再次对晶圆涂敷光刻胶，曝光显影出所述第二二极管所在隔离区图形；
S26：在隔离区离子注入N型扩散区，能量10Kev到100Kev,剂量1 E14cm-2到10 E14cm-2。
14.如权利要求12所述的TVS器件的制作方法，其特征在于：在步骤S3之前，还包括对所述P型衬底进行LPCVD 沉积二氧化硅，厚度100埃到10000埃；对二氧化硅进行炉管高温退火，温度950℃-1200℃，氮气环境，退火时间为1-4小时。
15.如权利要求12所述的TVS器件的制作方法，其特征在于：在所述步骤S3中，制作N+扩散区时，离子注入磷或砷或锑，能量为1 Kev 到50Kev，剂量为1 E15 cm-2到100E15 cm-2。
16.如权利要求12所述的TVS器件的制作方法，其特征在于：在所述步骤S3之前，还包括对所述齐纳二极管的P+阱区进行P型二次扩散，所述P型二次扩散为以离子注入方式进行硼离子的补注入，能量为10 Kev -200Kev,剂量1E15cm-2-10E15cm-2。
17.如权利要求12所述的TVS器件的制作方法，其特征在于：在所述步骤S5中，制作钝化层包括用LPCVD 沉积钝化层，钝化层介质为二氧化硅、氮化硅、聚酰亚胺中的一种或几种复合材料。
18.如权利要求12所述的TVS器件的制作方法，其特征在于：在所述步骤S6中，制作所述金属走线包括：
S61：磁控溅射方式或者电子束蒸发方式沉积金属层，并刻蚀出金属图形；
S62：用磁控溅射方式淀积金属Al与欧姆接触区形成电极引出线及器件间的电连接。
CN202210987711.7A 2022-08-17 2022-08-17 一种tvs器件及其制作方法 Pending CN115064585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210987711.7A CN115064585A (zh) 2022-08-17 2022-08-17 一种tvs器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210987711.7A CN115064585A (zh) 2022-08-17 2022-08-17 一种tvs器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115064585A true CN115064585A (zh) 2022-09-16

Family

ID=83208334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210987711.7A Pending CN115064585A (zh) 2022-08-17 2022-08-17 一种tvs器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115064585A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219677A (zh) * 2023-10-11 2023-12-12 杭州致善微电子科技有限公司 一种阳极浓度梯度线性分布的限幅二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425519A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 制造在绝缘物上硅层中的瞬时电压抑制器
CN104465649A (zh) * 2014-11-21 2015-03-25 杭州启沛科技有限公司 一种io口间无相互干扰的低电容多通道瞬态电压抑制器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425519A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 制造在绝缘物上硅层中的瞬时电压抑制器
CN104465649A (zh) * 2014-11-21 2015-03-25 杭州启沛科技有限公司 一种io口间无相互干扰的低电容多通道瞬态电压抑制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219677A (zh) * 2023-10-11 2023-12-12 杭州致善微电子科技有限公司 一种阳极浓度梯度线性分布的限幅二极管及其制备方法
CN117219677B (zh) * 2023-10-11 2024-02-23 杭州致善微电子科技有限公司 一种阳极浓度梯度线性分布的限幅二极管及其制备方法

Similar Documents

Publication Publication Date Title
US7666751B2 (en) Method of forming a high capacitance diode and structure therefor
US9330961B2 (en) Stacked protection devices and related fabrication methods
EP0420672B1 (en) Semiconducteur stubstrate structure for use in power IC device
KR20070118659A (ko) 비대칭 양방향 과도 전압 억제 장치 및 그 제조 방법
US8513764B2 (en) Schottky diode
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN115332244B (zh) 一种小尺寸沟槽Mosfet的ESD结构及其制造方法
US10262938B2 (en) Semiconductor structure having conductive layer overlapping field oxide
CN115064585A (zh) 一种tvs器件及其制作方法
US9691752B1 (en) Semiconductor device for electrostatic discharge protection and method of forming the same
CN102496621B (zh) 半导体组件及电致发光组件及其制作方法
US8749024B2 (en) Stacked ESD clamp with reduced variation in clamp voltage
CN111446239A (zh) 一种低电容低钳位电压瞬态电压抑制器及其制造方法
CN113611733B (zh) 隔离型nldmos器件及其制造方法
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
KR101407273B1 (ko) 서지 보호용 반도체 장치 및 그 제조방법
CN114050183A (zh) 逆导型功率芯片制造方法
US8921973B2 (en) Semiconductor device
KR100945626B1 (ko) 과도 전압 억제 회로
CN211654821U (zh) 低电容低钳位电压瞬态电压抑制器
CN108922925B (zh) 一种功率器件保护芯片及其制作方法
CN102263105B (zh) 沟渠式半导体组件及其制作方法
CN216054724U (zh) 低压放电管芯片
CN115954356B (zh) 高压双向可控硅静电放电保护器件及其制备方法
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220916

RJ01 Rejection of invention patent application after publication