CN109786374B - 一种soi功率开关的esd保护器件 - Google Patents
一种soi功率开关的esd保护器件 Download PDFInfo
- Publication number
- CN109786374B CN109786374B CN201910010758.6A CN201910010758A CN109786374B CN 109786374 B CN109786374 B CN 109786374B CN 201910010758 A CN201910010758 A CN 201910010758A CN 109786374 B CN109786374 B CN 109786374B
- Authority
- CN
- China
- Prior art keywords
- well
- region
- injection region
- esd protection
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体器件技术领域，尤其涉及一种SOI功率开关的ESD保护器件，包括：P型衬底；P型衬底上的N型深阱；在N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，第二N阱的宽度范围为2‑8μm；第一P阱内包括第一P+注入区、第一N+注入区，在第一P阱和第二N阱之间横跨有第二P+注入区；第二P阱内包括第二N+注入区、第四P+注入区，在第二N阱和第二P阱之间横跨有第三P+注入区；第二N阱上有栅氧化层，栅氧化层的长度范围为0.25～6μm，第一P+注入区和第一N+注入区连接至阳极，第二N+注入区和第四P+注入区连接至阴极，提高了器件的维持电压，降低了器件的触发电压，提高了防护性能。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种SOI功率开关的ESD保护器件。
背景技术
静电放电(ESD，Electron Static Discharge)是当一个集成电路的管脚浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时1000ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。
ESD现象的模型主要有四种：人体放电模型(HBM)、机械放电模型(MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
随着SOI技术的快速进展，SOI功率集成电路的ESD保护已成为一个主要的可靠性设计问题。在SOI功率集成电路中，二极管、GGNMOS、SCR等都可以用来充当ESD保护器件，其中可控硅器件(SCR)是最具有效率的ESD保护器件之一。
可控硅(Silicon Controlled Rectifier–SCR)在功率器件中广泛应用，因为它可以在高阻态与低阻态之间切换，可用作电源开关，然而它同时也是十分有效的ESD保护器件，由于其维持电压很低，所以能够承受很高的ESD电流，因此，SCR天然具有高的ESD鲁棒性。相较其他ESD保护器件，SCR器件的单位面积ESD保护能力最强。一般SCR器件为单方向ESD保护器件(图1所示)，在另外一个方向的ESD保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的ESD保护，会增大版图面积。在一些有输入端口需要承受负电压的电路中，如果IO电压低于-0.7V,GND电压为0V，采用二极管进行反方向保护时，二极管在正常工作时就会导通，产生漏电，影响防护性能。
因此，如何采用双向ESD保护器件提高防护性能是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的SOI功率开关的ESD保护器件。
本发明实施例提供一种SOI功率开关的ESD保护器件，包括：
P型衬底；
所述P型衬底上的N型深阱；
在所述N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，所述第二N阱的宽度范围为2-8μm；
所述第一P阱内包括第一P+注入区、第一N+注入区，在所述第一P阱和所述第二N阱之间横跨有所述第二P+注入区；
所述第二P阱内包括第二N+注入区、第四P+注入区，在所述第二N阱和所述第二P阱之间横跨有所述第三P+注入区；
所述第二N阱上有栅氧化层，所述栅氧化层的长度范围为0.25～6μm，所述第一P+注入区和所述第一N+注入区连接至阳极，所述第二N+注入区和所述第四P+注入区连接至阴极。
优选的，在所述第一P+注入区与所述第一N+注入区之间、所述第一N+注入区与第二P+注入区之间、所述第三P+注入区与所述第二N+注入区之间、所述第二N+注入区与所述第四P+注入区之间均设置有浅沟槽隔离层。
优选的，在所述P型衬底下方依次设置有埋层、衬底。
优选的，在所述第一N阱的外侧、第三N阱的外侧且到达所述埋层上均设置有深沟槽隔离层。
优选的，所述第二N阱一侧的第一N阱、第一P阱与另一侧的第二P阱、第三N阱呈对称分布。
优选的，所述第二N阱一侧的所述第一P阱内的所述第一P+注入区、所述第一N+注入区、所述第二P+注入区与所述第二N阱另一侧的所述第二P阱内的所述第三P+注入区、所述第二N+注入区、所述第四P+注入区呈对称分布。
优选的，正向的ESD电流路径为所述第一P+注入区、所述第一P阱、所述第二N阱、所述第二P阱、所述第二N+注入区；反向的ESD电流泄放路径为所述第四P+注入区、所述第二P阱、所述第二N阱、所述第一P阱、所述第一N+注入区。
优选的，所述第二P+注入区和所述第三P+注入区的离子注入浓度均为1e18原子数/cm3～1e20原子数/cm3。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种SOI功率开关的ESD保护器件，包括P型衬底、P型衬底上的N型深阱，在该N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，其中，第二N阱的宽度范围为2-8μm；该第一P阱内包括第一P+注入区、第二N+注入区，第二P阱内包括第二N+注入区、第四P+注入区，在第一P阱和第二N阱之间横跨有第二P+注入区，第二N阱和第二P阱之间横跨有第三P+注入区，在该第二N阱上有栅氧化层，该栅氧化层的长度范围为0.25～6μm，第一P+注入区和第一N+注入区连接至输入输出端，第二N+注入区和第四P+注入区连接至接地端，该第二N阱作为寄生电阻，且在2-8μm的宽度范围可提高该ESD保护器件的维持电压，该栅氧化层的长度可在发生雪崩击穿时，降低触发电压，以及横跨在第一P阱和第二N阱之间的第二P+注入区和横跨在第二N阱和第二P阱之间的第三P+注入区使得第一P阱和第二N阱之间的缓变结变成了突变结，使得雪崩击穿电压变小，降低了触发电压，从而形成有效的静电防护。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了现有的SCR器件为单方向ESD保护器件的结构示意图；
图2示出了本发明实施例中SOI功率开关的ESD保护器件的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明实施例提供了一种SOI功率开关的ESD保护器件，如图2所示，包括：P型衬底(P_sub)101；该P型衬底101上的N型深阱(DNW)102；在N型深阱102上依次排布的第一N阱103、第一P阱104、第二N阱105、第二P阱106、第三N阱107，第二N阱105的宽度范围为2-8μm；第一P阱104内包括第一P+注入区1041、第一N+注入区1042，在第一P阱104和第二N阱105之间横跨有第二P+注入区1043；第二P阱106内包括第二N+注入区1061、第四P+注入区1062，在第二N阱105和第二P阱106之间横跨有第三P+注入区1063；第二N阱106上有栅氧化层108，栅氧化层108的长度范围为0.25～6μm，第一P+注入区1041和第一N+注入区1042连接至阳极109，第二N+注入区1061和第四P+注入区1062连接至阴极110。
在具体的实施方式中，在该第一P+注入区1041与第一N+注入区1042之间、第一N+注入区1042与第二P+注入区1043之间、第三P+注入区1063与第二N+注入区1061之间、第二N+注入区1061与第四P+注入区1062之间均设置有浅沟槽隔离层(STI)111。采用该浅沟槽隔离层(STI)111，可以减小SCR电流路径厚度，相当于增大SCR路径电阻，提高维持电压。
具体地，第二P+注入区1043将第一P阱104和第二N阱105之间的缓变结变成了第二P+注入区1042与第二N阱105之间的突变结，第三P+注入区1063将第二P阱106和第二N阱105之间的缓变结变成了第三P+注入区1063与第二N阱105之间的突变结，其中，第二P+注入区1043和第三P+注入区1063的离子注入浓度均为1e18原子数/cm3～1e20原子数/cm3，降低了雪崩击穿电压，即降低了触发电压。该第二P+注入区1042、第三P+注入区1063以及该第二N阱105构成PMOS管，采用该PMOS管进而可降低触发电压；击穿之后，雪崩电流通过的路径为阳极109、第一P+注入区1041、第一P阱104、第二N阱105、第二P阱106、第二N+注入区1061，当电压达到一定值时，使得ESD保护器件开启。接着，由于该第二N阱105的宽度较宽，即第一P阱104和第二P阱106之间的距离较大，等效增大了该第二N阱105中的寄生电阻，使得该ESD保护器件具有较高的维持电压，当有足够的电流使得该ESD保护器件进入正反馈时，进行ESD保护器件的电流泄放，电流泄放的路径为阴极110、第四P+注入区1062、第二P阱106、第二N阱105、第一P阱104、第一N+注入区1061。能够使得该ESD保护器件在完全泄放ESD脉冲后及时关闭。同时，在该第二N阱105上方的删氧化层108的长度越长，则雪崩击穿越难，则触发电压越大，若长度越短，则触发电压越小，因此，降低该栅氧化层108的长度，从而降低该触发电压。
由于该ESD保护器件是针对SOI功率开关的，该SOI功率开关本身就存在维持电压低，触发电压较高的缺陷，采用上述的ESD保护器件可有效克服这些缺陷。因此，该ESD保护器件除上述结构之外，还包括：在该P型衬底下方依次设置有埋层、衬底，其中，该埋层(BOX)具体采用二氧化硅，当然，并不限定是二氧化硅。该衬底可以是硅衬底，但也并不限定是硅衬底。
由于该ESD保护器件采用的是双向SCR防护结构，需要保证SCR1和SCR2的通路长度一致，该ESD保护器件采用的是双向SCR防护结构具体为：第二N阱105一侧的第一N阱103、第一P阱104与另一侧的第二P阱106、第三N阱107呈对称分布。第二N阱105一侧的第一P阱104内的第一P+注入区1041、第一N+注入区1042、第二P+注入区1042与第二N阱105另一侧的第二P阱106内的第三P+注入区1063、第二N+注入区1061、第四P+注入区1062呈对称分布。
上述的双向SCR防护结构能保证SCR1和SCR2的通路长度一致，一致的通路长度保证SCR1和SCR2特性一样，具体是一样的触发电压和一样的维持电压，而且采用该对称的结构，使得ESD电流泄放更均匀。
在该第一N阱103的外侧、第三N阱107的外侧且到达该埋层上均设置有深沟道隔离层(TR)112，进而使得器件和其他器件全介质隔离，大大减小了漏电。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种SOI功率开关的ESD保护器件，包括P型衬底、P型衬底上的N型深阱，在该N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，其中，第二N阱的宽度范围为2-8μm；该第一P阱内包括第一P+注入区、第二N+注入区，第二P阱内包括第二N+注入区、第四P+注入区，在第一P阱和第二N阱之间横跨有第二P+注入区，第二N阱和第二P阱之间横跨有第三P+注入区，在该第二N阱上有栅氧化层，该栅氧化层的长度范围为0.25～6μm，第一P+注入区和第一N+注入区连接至输入输出端，第二N+注入区和第四P+注入区连接至接地端，该第二N阱作为寄生电阻，且在2-8μm的宽度范围可提高该ESD保护器件的维持电压，该栅氧化层的长度可在发生雪崩击穿时，降低触发电压，以及横跨在第一P阱和第二N阱之间的第二P+注入区使得第一P阱和第二N阱之间的缓变结变成了第二P+注入区与第二N阱之间的突变结，横跨在第二N阱和第二P阱之间的第三P+注入区使得第二P阱和第二N阱之间的缓变结变成了第三P+注入区与第二N阱之间的突变结，使得雪崩击穿电压变小，降低了触发电压，从而形成有效的静电防护。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种SOI功率开关的ESD保护器件，其特征在于，包括：
P型衬底；
所述P型衬底上的N型深阱；
在所述N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，所述第二N阱的宽度范围为2-8μm；
所述第一P阱内包括第一P+注入区、第一N+注入区，在所述第一P阱和所述第二N阱之间横跨有第二P+注入区；
所述第二P阱内包括第二N+注入区、第四P+注入区，在所述第二N阱和所述第二P阱之间横跨有第三P+注入区；
所述第二N阱上有栅氧化层，所述栅氧化层的长度范围为0.25～6μm，所述第一P+注入区和所述第一N+注入区连接至阳极，所述第二N+注入区和所述第四P+注入区连接至阴极；
在所述P型衬底下方依次设置有埋层、衬底。
2.如权利要求1所述的ESD保护器件，其特征在于，在所述第一P+注入区与所述第一N+注入区之间、所述第一N+注入区与第二P+注入区之间、所述第三P+注入区与所述第二N+注入区之间、所述第二N+注入区与所述第四P+注入区之间均设置有浅沟槽隔离层。
3.如权利要求1所述的ESD保护器件，其特征在于，在所述第一N阱的外侧、第三N阱的外侧且到达所述埋层上均设置有深沟槽隔离层。
4.如权利要求1所述的ESD保护器件，其特征在于，所述第二N阱一侧的第一N阱、第一P阱与另一侧的第二P阱、第三N阱呈对称分布。
5.如权利要求4所述的ESD保护器件，其特征在于，所述第二N阱一侧的所述第一P阱内的所述第一P+注入区、所述第一N+注入区、所述第二P+注入区与所述第二N阱另一侧的所述第二P阱内的所述第三P+注入区、所述第二N+注入区、所述第四P+注入区呈对称分布。
6.如权利要求1所述的ESD保护器件，其特征在于，正向的ESD电流路径为所述第一P+注入区、所述第一P阱、所述第二N阱、所述第二P阱、所述第二N+注入区；反向的ESD电流泄放路径为所述第四P+注入区、所述第二P阱、所述第二N阱、所述第一P阱、所述第一N+注入区。
7.如权利要求1所述的ESD保护器件，其特征在于，所述第二P+注入区和所述第三P+注入区的离子注入浓度均为1e18原子数/cm3～1e20原子数/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910010758.6A CN109786374B (zh) | 2019-01-07 | 2019-01-07 | 一种soi功率开关的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910010758.6A CN109786374B (zh) | 2019-01-07 | 2019-01-07 | 一种soi功率开关的esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109786374A CN109786374A (zh) | 2019-05-21 |
| CN109786374B true CN109786374B (zh) | 2021-07-13 |
Family
ID=66499254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910010758.6A Active CN109786374B (zh) | 2019-01-07 | 2019-01-07 | 一种soi功率开关的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109786374B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110211956B (zh) * | 2019-06-28 | 2022-11-11 | 湖南师范大学 | 栅极增强型光控可控硅静电释放器件结构及其制作方法 |
| CN112510664B (zh) * | 2021-02-04 | 2021-04-27 | 微龛(广州)半导体有限公司 | 基于二极管的esd保护结构设计、制备方法及保护电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838707B2 (en) * | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
| CN100490151C (zh) * | 2006-10-30 | 2009-05-20 | 上海华虹Nec电子有限公司 | 用于cmos静电放电保护的可控硅结构 |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| US9607978B2 (en) * | 2013-01-30 | 2017-03-28 | Microchip Technology Incorporated | ESD-protection circuit for integrated circuit device |
| CN105374815B (zh) * | 2015-12-10 | 2017-12-26 | 湖南静芯微电子技术有限公司 | 一种双向瞬态电压抑制器件 |
| CN108493187B (zh) * | 2018-03-30 | 2021-02-05 | 上海华力微电子有限公司 | 无回滞效应栅接地nmos静电防护半导体器件及其实现方法 |
| CN108520875B (zh) * | 2018-06-07 | 2023-08-22 | 湖南静芯微电子技术有限公司 | 一种高维持电压npnpn型双向可控硅静电防护器件 |
-
2019
- 2019-01-07 CN CN201910010758.6A patent/CN109786374B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109786374A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109742071B (zh) | 一种soi功率开关的esd保护器件 | |
| US8102001B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| JP5242675B2 (ja) | 低下したトリガ電圧を有するｅｓｄ保護回路 | |
| CN108701693B (zh) | 用于静电放电保护的嵌入式pmos触发可控硅整流器 | |
| US8471292B2 (en) | Semiconductor ESD device and method of making same | |
| US6838707B2 (en) | Bi-directional silicon controlled rectifier for electrostatic discharge protection | |
| US20100327342A1 (en) | Transient over-voltage clamp | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN109786374B (zh) | 一种soi功率开关的esd保护器件 | |
| CN112530935A (zh) | 具有双向scr结构的esd保护器件及双向scr结构 | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN111129006B (zh) | 用于soi智能功率集成电路的双向低触发电压的esd保护结构 | |
| Liu et al. | A novel voltage divider trigger SCR with low leakage current for low-voltage ESD application | |
| CN109935582B (zh) | 双向可控硅静电放电保护结构及soi结构 | |
| CN111199971A (zh) | 一种双向触发的esd保护器件 | |
| CN108987393B (zh) | 用于功率集成电路输出ldmos器件保护的双向esd结构 | |
| Lai et al. | PNP-eSCR ESD protection device with tunable trigger and holding voltage for high voltage applications | |
| Ker et al. | ESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 | |
| Ker et al. | Native-NMOS-triggered SCR (NANSCR) for ESD protection in 0.13-/spl mu/m CMOS integrated circuits | |
| Won et al. | The novel SCR-based ESD protection device with high holding voltage | |
| CN109935581B (zh) | 双向可控硅静电放电保护结构及soi结构 | |
| CN216288454U (zh) | 一种用于功率集成电路电源到地的esd保护结构 | |
| Chen et al. | Experimental investigation of ESD protection for a 22-nm FD-SOI process | |
| Stockinger | Low-Leakage NMOS Clamps with Gate-Assisted Bipolar Triggering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |