CN209570933U - 驱动电路 - Google Patents

Abstract

一种驱动电路，包括：第一驱动单元、结构与所述第一驱动单元相同的第二驱动单元，以及与第一驱动单元、第二驱动单元均耦接的控制单元，其中：第一驱动单元，包括M个并联的支路，每一条支路均包括依次串联的电阻、第一开关电路、第二开关电路以及驱动管，第一驱动单元中每一条支路上的驱动管的栅极与数据线耦接；第二驱动单元中每一条支路上的驱动管的栅极与时钟线耦接；控制单元，与第一驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极、第二驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极耦接，适于输出控制信号以调整第一驱动单元及第二驱动单元的导通支路。上述方案能够灵活地调整驱动电路的驱动能力。

Description

驱动电路

技术领域

本实用新型涉及电路领域，尤其涉及一种驱动电路。

背景技术

在传统的内部整合电路(Inter Integrated Circuit，I2C)应用系统中，I2C通常作为通用的数据传输接口。在芯片外部外接有两个上拉电阻作为I2C的驱动电路。

现有技术中，由于上拉电阻的阻值固定，导致I2C驱动电路的驱动能力固定，不能够自由配置，导致驱动能力的配置不够灵活。

实用新型内容

本实用新型解决的问题是I2C驱动电路的驱动能力固定。

为解决上述问题，本实用新型提供一种驱动电路，包括：与数据线耦接的第一驱动单元、与时钟线耦接且结构与所述第一驱动单元相同的第二驱动单元，以及与所述第一驱动单元、所述第二驱动单元均耦接的控制单元，其中：所述第一驱动单元，包括M个并联的支路，每一条支路均包括依次串联的电阻、第一开关电路、第二开关电路以及驱动管，其中：每一条支路上的电阻的第一端均输入电源电压，每一条支路上的电阻的第二端均与相应支路上的第一开关电路的第一端耦接；每一条支路上的第一开关电路的第二端均与相应支路上的第二开关电路的第一端耦接；每一条支路上的第二开关电路的第二端均与相应支路上的驱动管的漏极耦接；每一条支路上的驱动管的源极均与地耦接；所述第一驱动单元中每一条支路上的驱动管的栅极与所述数据线耦接；所述第二驱动单元中每一条支路上的驱动管的栅极与所述时钟线耦接；所述第一驱动单元的驱动能力以及所述第二驱动单元的驱动能力均与导通的支路的个数及导通支路上电阻的阻值相关，且所述第一驱动单元以及所述第二驱动单元的导通支路相同；M≥2；所述控制单元，与所述第一驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端、所述第二驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端耦接，适于输出控制信号以调整所述第一驱动单元以及所述第二驱动单元的导通支路。

可选的，所述每一条支路上的电阻均为芯片内置电阻。

可选的，第j条支路上的电阻的第二端与所述第j条支路上的开关电路的第一端耦接；所述第j条支路上的开关电路的第二端与所述第j条支路上的驱动管的漏极耦接；所述第j条支路上的驱动管的源极与地耦接；1≤j≤M。

可选的，所述驱动电路还包括：寄存器，与所述控制单元以及所述第一驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极、所述第二驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极均耦接；所述控制单元，还适于控制所述寄存器输出所述控制信号。

可选的，所述第一驱动单元中不同支路上的电阻的阻值各不相同；所述第二驱动单元中不同支路上的电阻的阻值各不相同。

可选的，所述第一驱动单元中不同支路上的电阻的阻值均相同；所述第二驱动单元中不同支路上的电阻的阻值均相同。

与现有技术相比，本实用新型的技术方案具有以下优点：

第一驱动单元与第二驱动单元中均包括M个并联的支路，且第一驱动单元的驱动能力与第二驱动单元的驱动能力与导通支路的个数以及导通支路上电阻的阻值相关。控制单元通过输出控制信号，调整第一驱动单元以及第二驱动单元的导通支路，从而实现对驱动电路的驱动能力的调整，能够灵活配置驱动电路的驱动能力。

每一条支路上的电阻均为芯片内置电阻，也即本实用新型采用的上拉电阻均为内置电阻，可以降低芯片应用方案成本，简化PCB板布局。

每一条支路上的开关电路的控制端独立可控制，在不使用I2C通信时，可以断开，降低静态功耗。

附图说明

图1是本实用新型实施例中的一种驱动电路的电路结构图；

图2是本实用新型实施例中的一种驱动电路的等效电路图；

图3是本实用新型实施例中的另一种驱动电路的等效电路图；

图4是本实用新型实施例中的又一种驱动电路的等效电路图；

图5是本实用新型实施例中的再一种驱动电路的等效电路图；

图6是本实用新型实施例中的另一种驱动电路的等效电路图；

图7是本实用新型实施例中的又一种驱动电路的等效电路图。

具体实施方式

如上所述，现有技术中，由于上拉电阻的阻值固定，导致I2C驱动电路的驱动能力固定。

在本实用新型实施例中，第一驱动单元与第二驱动单元中均包括M个并联的支路，且第一驱动单元的驱动能力与第二驱动单元的驱动能力与导通支路的个数以及导通支路上电阻的阻值相关。控制单元通过输出控制信号，调整第一驱动单元以及第二驱动单元的导通支路，从而实现对驱动电路的驱动能力的调整。

为使本实用新型的上述目的、特征和优点能够更为明显易懂，下面结合附图对本实用新型的具体实施例做详细的说明。

本实用新型实施例提供了一种驱动电路，包括：第一驱动单元、第二驱动单元以及控制单元，其中：

第一驱动单元，包括M个并联的支路，每一条支路均包括依次串联的电阻、第一开关电路、第二开关电路以及驱动管，其中：每一条支路上的电阻的第一端均输入电源电压，每一条支路上的电阻的第二端均与相应支路上的第一开关电路的第一端耦接；每一条支路上的第一开关电路的第二端均与相应支路上的第二开关电路的第一端耦接；每一条支路上的第二开关电路的第二端均与相应支路上的驱动管的漏极耦接；每一条支路上的驱动管的源极均与地耦接；每一条支路上的驱动管的栅极均与数据线耦接；

第二驱动单元，其结构与第一驱动单元的结构相同，同样包括M个并联的支路，每一条支路也包括依次串联的电阻、第一开关电路、第二开关电路以及驱动管，其中：每一条支路上的电阻的第一端均输入电源电压，每一条支路上的电阻的第二端均与相应支路上的第一开关电路的第一端耦接；每一条支路上的第一开关电路的第二端均与相应支路上的第二开关电路的第一端耦接；每一条支路上的第二开关电路的第二端均与相应支路上的驱动管的漏极耦接；每一条支路上的驱动管的源极均与地耦接；每一条支路上的驱动管的栅极均与时钟线耦接；

控制单元，与第一驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端、第二驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端耦接，适于输出控制信号以调整第一驱动单元以及第二驱动单元的导通支路。

在具体实施中，控制单元可以与主设备耦接，主设备可以通过时钟线以及数据线与从设备耦接。主设备可以向从设备发送操作请求，当接收到从设备返回的应答信号时，主设备可以告知控制单元。控制单元在获知主设备接收到从设备的应答信号后，可以输出控制信号，以调整第一驱动单元以及第二驱动单元的导通支路，从而对第一驱动单元以及第二驱动单元的驱动能力进行调整，达到功耗最优。

在本实用新型实施例中，第一驱动单元的导通支路与第二驱动单元的导通支路相同。

在本实用新型实施例中，当控制单元获知主设备接收到从设备的应答信号后，所输出的控制信号可以为降低第一驱动单元以及第二驱动单元驱动能力的控制信号，也即控制降低第一驱动单元以及第二驱动单元的驱动能力。

当主设备没有接收到从设备返回的应答信号时，主设备也可以告知控制单元。控制单元在获知主设备没有接收到从设备的应答信号后，可以输出控制信号，调整第一驱动单元以及第二驱动单元的导通支路，以调整驱动电路的驱动能力。

在本实用新型实施例中，当控制单元获知主设备没有接收到从设备发送的应答信号时，所输出的控制信号为增强第一驱动单元以及第二驱动单元驱动能力的控制信号，也即控制增强第一驱动单元以及第二驱动单元的驱动能力。

在具体实施中，第一驱动单元中的M个并联的支路对应的电阻各不相同。对于某一个支路，其对应的电阻越大，则对应的驱动能力越差；反之，对应的电阻越小，则对应的驱动能力越强。

例如，对于某一驱动单元，其对应的第一支路的电阻大于第二支路的电阻，则第一支路的驱动能力低于第二支路的驱动能力。

对于某一驱动单元，当其对应的导通支路的个数为多个时，其对应的驱动能力与所有导通支路对应的等效电阻相关。所有导通支路对应的等效电阻越大，则对应的驱动能力越差；反之，所有导通支路对应的等效电阻越小，则对应的驱动能力越强。

对于任一驱动单元，当其对应的导通支路的个数或者导通支路的电阻的阻值发生变化时，该驱动单元对应的驱动能力也可以发生相应的变化。因此，在本实用新型实施例中，控制单元可以通过控制导通支路的个数以及导通支路上电阻的阻值，来实现对第一驱动单元以及第二驱动单元的驱动能力的控制。

在具体实施中，针对于第一驱动单元中的第j条支路而言，其对应的电阻的第一端输入电源电压，第二端与第j条支路上的第一开关电路的第一端耦接；第j条支路上的第一开关电路的第二端与第j条支路上的第二开关电路的第一端耦接；第j条支路上的第二开关电路的第二端与第j条支路上的驱动管的漏极耦接；第j条支路上的驱动管的源极与地耦接，第j条支路上的驱动管的栅极与数据线耦接，1≤j≤M。

针对于第二驱动单元中的第i条支路而言，其对应的电阻的第一端输入电源电压，第二端与第i条支路上的第一开关电路的第一端耦接；第i条支路上的第一开关电路的第二端与第i条支路上的第二开关电路的第一端耦接；第i条支路上的第二开关电路的第二端与第i条支路上的驱动管的漏极耦接；第i条支路上的驱动管的源极与地耦接，第i条支路上的驱动管的栅极与时钟线耦接，1≤i≤M。

以第一驱动单元的第一条支路为例，第一条支路上设置有第一电阻、第一开关电路、第二开关电路以及第一驱动管，其中：第一电阻的第一端输入电源电压，第一电阻的第二端与第一开关电路的第一端耦接；第一开关电路的第二端与第二开关电路的第一端耦接；第二开关电路的第二端与第一驱动管的漏极耦接；第一驱动管源极与地耦接，第一驱动管的栅极与数据线耦接。

在具体实施中，驱动电路还可以包括寄存器。寄存器可以与控制单元、第一驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端、第二驱动单元中的每一条支路上的第一开关电路的控制端以及第二开关电路的控制端均耦接。控制单元可以向寄存器输出控制信号，以改变寄存器中存储的数值。

当寄存器中存储的数值发生改变时，由于寄存器与第一驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端、第二驱动单元中的每一条支路上的第一开关电路的控制端以及第二开关电路的控制端均耦接，因此，第一驱动单元中的导通支路会发生变化，第二驱动单元中的导通支路也会发生相应的变化，从而使得第一驱动单元的驱动能力发生变化，第二驱动单元的驱动能力发生变化。

在具体实施中，寄存器可以独立于控制单元设置，也可以为控制单元内部的寄存器。

在本实用新型实施例中，对于第一驱动单元，每一条支路上的驱动管的栅极可以通过数据线上的反相器与数据线耦接。每一条支路上的驱动管的栅极与数据线上的反相器的输出端耦接，数据线上的反相器的输入端与数据线耦接。换而言之，对于第一驱动单元，每一条支路上的驱动管的栅极输入的是数据线上的信号的反相信号。

对于第二驱动单元，每一条支路上的驱动管的栅极可以通过时钟线上的反相器与时钟线耦接。每一条支路上的驱动管的栅极与时钟线上的反相器的输出端耦接，时钟线上的反相器的输入端与时钟线耦接。换而言之，对于第二驱动单元，每一条支路上的驱动管的栅极输入的是时钟线上的信号的反相信号。

本实用新型下述实施例中，为便于区分，数据线上的反相器以下简称为第一反相器，时钟线上的反相器以下简称为第二反相器。

参照图1，给出了本实用新型实施例中的一种驱动电路的电路结构图。图1中，第一驱动单元包括3个并联的支路。相应地，第二驱动单元也包括3个并联的支路。

对于第一驱动单元，包括以下3个并联的支路：

电阻R11、开关电路K11_1、开关电路K11_2以及驱动管M11串联的第一支路；

电阻R12、开关电路K12_1、开关电路K12_2以及驱动管M12串联的第二支路；

电阻R13、开关电路K13_1、开关电路K13_2以及驱动管M13串联的第三支路。

电阻R11的阻值大于电阻R12的阻值，电阻R12的阻值大于电阻R13的阻值。

第一支路中，电阻R11的第一端输入电源电压VDD，电阻R11的第二端与开关电路K11_1的第一端耦接；开关电路K11_1的第二端与开关电路K11_2的第一端耦接；开关电路K11_2的第二端与驱动管M11的漏极耦接；开关电路K11_1的控制端与开关电路K11_2的控制端均与寄存器12的DV_SEL[0]端耦接；驱动管M11的栅极与第一反相器I1的输出端耦接，驱动管M11的源极与地耦接。

第二支路中，电阻R12的第一端输入电源电压VDD，电阻R12的第二端与开关电路K12_1的第一端耦接；开关电路K12_1的第二端与开关电路K12_2的第一端耦接；开关电路K12_2的第二端与驱动管M12的漏极耦接；开关电路K12_1的控制端与开关电路K12_2的控制端均与寄存器12的DV_SEL[1]端耦接；驱动管M12的栅极与第一反相器I1的输出端耦接，驱动管M12的源极与地耦接。

第三支路中，电阻R13的第一端输入电源电压VDD，电阻R13的第二端与开关电路K13_1的第一端耦接；开关电路K13_1的第二端与开关电路K13_2的第一端耦接；开关电路K13_2的第二端与驱动管M13的漏极耦接；开关电路K13_1的控制端与开关电路K13_2的控制端均与寄存器12的DV_SEL[2]端耦接；驱动管M13的栅极与第一反相器I1的输出端耦接，驱动管M13的源极与地耦接。

相应地，对于第二驱动单元，包括以下3个并联的支路：

电阻R21、开关电路K21_1、开关电路K21_2以及驱动管M21串联的第四支路；

电阻R22、开关电路K22_1、开关电路K22_2以及驱动管M22串联的第五支路；

电阻R23、开关电路K23_1、开关电路K23_2以及驱动管M23串联的第六支路。

电阻R21的阻值大于电阻R22的阻值，电阻R22的阻值大于电阻R23的阻值。

第四支路中，电阻R21的第一端输入电源电压VDD，电阻R21的第二端与开关电路K21_1的第一端耦接；开关电路K21_1的第二端与开关电路K21_2的第一端耦接；开关电路K21_2的第二端与驱动管M21的漏极耦接；开关电路K21_1的控制端与开关电路K21_2的控制端均与寄存器12的DV_SEL[0]端耦接；驱动管M21的栅极与第二反相器I2的输出端耦接，驱动管M21的源极与地耦接。

第五支路中，电阻R22的第一端输入电源电压VDD，电阻R22的第二端与开关电路K22_1的第一端耦接；开关电路K22_1的第二端与开关电路K22_2的第一端耦接；开关电路K22_2的第二端与驱动管M22的漏极耦接；开关电路K22_1的控制端与开关电路K22_2的控制端均与寄存器12的DV_SEL[1]端耦接；驱动管M22的栅极与第二反相器I2的输出端耦接，驱动管M22的源极与地耦接。

第六支路中，电阻R23的第一端输入电源电压VDD，电阻R23的第二端与开关电路K23_1的第一端耦接；开关电路K23_1的第二端与开关电路K23_2的第一端耦接；开关电路K23_2的第二端与驱动管M23的漏极耦接；开关电路K23_1的控制端与开关电路K23_2的控制端均与寄存器12的DV_SEL[2]端耦接；驱动管M23的栅极与第二反相器I2的输出端耦接，驱动管M23的源极与地耦接。

电阻R11的阻值与电阻R21的阻值相等，电阻R12的阻值与电阻R22的阻值相等，电阻R13的阻值与电阻R23的阻值相等。因此，第一支路的驱动能力与第四支路的驱动能力相同，第二支路的驱动能力与第五支路的驱动能力相同，第三支路的驱动能力与第六支路的驱动能力相同。

在本实用新型实施例中，当DV_SEL[0]的值为0时，开关电路K11_1的控制端、开关电路K11_2的控制端、开关电路K21_1的控制端以及开关电路K21_2的控制端均输入低电平。开关电路K11_1、开关电路K11_2、开关电路K21_1以及开关电路K21_2均断开。此时，第一支路与第四支路均处于断路状态。

反之，当DV_SEL[0]的值为1时，开关电路K11_1的控制端、开关电路K11_2、开关电路K21_1与开关电路K21_2的控制端均输入高电平。当数据线上的电平为低电平时，第一反相器的输出电平为高电平；当时钟线上的电平为低电平时，第二反相器的输出电平为高电平。此时，驱动管M11的栅极与驱动管M21的栅极均输入高电平，第一支路以及第四支路均处于导通状态。

相应地，当DV_SEL[1]的值为0时，第二支路以及第五支路均处于断开状态。反之，当DV_SEL[1]的值为1时，第二支路以及第五支路均处于导通状态。当DV_SEL[2]的值为0时，第三支路以及第六支路均处于断开状态。反之，当DV_SEL[2]的值为1时，第三支路以及第六支路均处于导通状态。

DV_SEL[0]、DV_SEL[1]、DV_SEL[2]三个信号，一般情况下，至少保持1个信号为1。也就是说，通常情况下，至少保持第一驱动单元中的一个支路导通，且第二驱动单元中也有至少一个支路导通。

下面通过举例对本实用新型上述实施例中提供的驱动电路的工作原理进行说明，参见图2～图7。

在图2～图7中，R13、R12、R11的电阻值依次增大，R23、R22、R21的电阻值依次增大，且R13的电阻值与R23的电阻值相等，R12的电阻值与R22的电阻值相等，R11的电阻值与R21的电阻值相等。

在本实用新型实施例中，设置DV_SEL的默认值为二进制数“100”，也即默认设置：DV_SEL[0]的值为0，DV_SEL[1]的值为0，DV_SEL[2]的值为1。此时，驱动电路的等效电路图参见图2。数据线上的电平为低电平，时钟线上的电平为低电平，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均闭合，驱动管M13的栅极以及驱动管M23的栅极均输入高电平，驱动管M13和驱动管M23均导通。

当主设备发出操作请求后，若主设备接收到从设备返回的应答信号，则主设备可以告知控制单元11。

DV_SEL的值越小，意味着第一驱动单元以及第二驱动单元的驱动能力较差。因此，当控制单元11获知主设备接收到从设备返回的应答信号时，可以控制寄存器12输出DV_SEL的值更新为二进制数“011”，也即设置：DV_SEL[0]的值为1，DV_SEL[1]的值为1，DV_SEL[2]的值为0。此时，驱动电路的等效电路图如图3所示。

图3中，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均断开，驱动管M13和驱动管M23均断开；开关电路K12_1、开关电路K12_2、开关电路K22_1、开关电路K22_2均导通，驱动管M12和驱动管M22均导通；开关电路K11_1、开关电路K11_2、开关电路K21_1、开关电路K21_2均导通，驱动管M11和驱动管M21均导通。

主设备继续发出操作请求，若主设备仍能够接收到从设备返回的应答信号，则主设备可以告知控制单元11。当控制单元11获知主设备接收到从设备返回的应答信号时，可以控制寄存器12输出DV_SEL的值继续减小至二进制数“010”，也即设置：DV_SEL[0]的值为0，DV_SEL[1]的值为1，DV_SEL[2]的值为0。此时，驱动电路的等效电路图如图4所示。

图4中，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均断开，驱动管M13和驱动管M23均断开；开关电路K12_1、开关电路K12_2、开关电路K22_1、开关电路K22_2均导通，驱动管M12和驱动管M22均导通；开关电路K11_1、开关电路K11_2、开关电路K21_1、开关电路K21_2均断开，驱动管M11和驱动管M21均断开。

主设备继续发出操作请求，若主设备没有接收到从设备返回的应答信号，则主设备可以告知控制单元11。由于DV_SEL的值为“011”时主设备能够成功接收到从设备的应答信号，且DV_SEL的值为“010”时主设备未能够成功接收到从设备的应答信号，因此，控制单元11确定DV_SEL的值为“011”时，驱动电路的电流为最小工作电流。控制单元11可以将DV_SEL的值“011”锁存，并以DV_SEL的值“011”来控制第一驱动单元以及第二驱动单元。

由上可知，设置DV_SEL的默认值可以为二进制数“100”。当主设备发出操作请求后，若主设备没有接收到从设备返回的应答信号，则主设备也可以告知控制单元11。主设备没有接收到从设备返回的应答信号，可以判定驱动电路的驱动能力较差。因此，可以通过调整DV_SEL的值来增加驱动电路的驱动能力。

DV_SEL的值越大，意味着第一驱动单元以及第二驱动单元的驱动能力越强。因此，当控制单元11获知主设备没有接收到从设备返回的应答信号时，可以控制寄存器12输出DV_SEL的值为二进制数“101”，也即设置：DV_SEL[0]的值为1，DV_SEL[1]的值为0，DV_SEL[2]的值为1。此时，驱动电路的等效电路图如图5所示。

图5中，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均导通，驱动管M13和驱动管M23均导通；开关电路K12_1、开关电路K12_2、开关电路K22_1、开关电路K22_2均断开，驱动管M12和驱动管M22均断开；开关电路K11_1、开关电路K11_2、开关电路K21_1、开关电路K21_2均导通，驱动管M11和驱动管M21均导通。

主设备继续发出操作请求，若主设备仍未能够接收到从设备返回的应答信号，则主设备可以告知控制单元11。当控制单元11获知主设备没有接收到从设备返回的应答信号时，可以控制寄存器12输出DV_SEL的值继续增加至二进制数“110”，也即设置：DV_SEL[0]的值为0，DV_SEL[1]的值为1，DV_SEL[2]的值为1。此时，驱动电路的等效电路图如图6所示。

图6中，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均导通，驱动管M13和驱动管M23均导通；开关电路K12_1、开关电路K12_2、开关电路K22_1、开关电路K22_2均导通，驱动管M12和驱动管M22均导通；开关电路K11_1、开关电路K11_2、开关电路K21_1、开关电路K21_2均断开，驱动管M11和驱动管M21均断开。

主设备继续发出操作请求，若主设备仍未能够接收到从设备返回的应答信号，则主设备可以告知控制单元11。当控制单元11获知主设备没有接收到从设备返回的应答信号时，可以控制寄存器12输出DV_SEL的值继续增加至二进制数“111”，也即设置：DV_SEL[0]的值为1，DV_SEL[1]的值为1，DV_SEL[2]的值为1。此时，驱动电路的等效电路图如图7所示。

图7中，开关电路K13_1、开关电路K13_2、开关电路K23_1、开关电路K23_2均导通，驱动管M13和驱动管M23均导通；开关电路K12_1、开关电路K12_2、开关电路K22_1、开关电路K22_2均导通，驱动管M12和驱动管M22均导通；开关电路K11_1、开关电路K11_2、开关电路K21_1、开关电路K21_2均导通，驱动管M11和驱动管M21均导通。

若寄存器12输出DV_SEL的值为二进制数“110”时，主设备接收到从设备返回的应答信号，则控制单元11确定DV_SEL的值为“110”时，驱动电路的电流为最小工作电流。控制单元11可以将DV_SEL的值“110”锁存，并以DV_SEL的值“110”来控制第一驱动单元以及第二驱动单元。

在具体实施中，第一驱动单元中的M个并联的支路对应的电阻也可以均相同。

设定第一驱动单元中任一支路对应的电阻的阻值为R，由于第一驱动单元中任意两条支路对应的电阻均相同，当第一驱动单元中导通支路的个数为2时，第一导通单元对应的等效电阻为R/2。

在具体实施中，第二驱动单元中的M个并联的支路对应的电阻也可以均相同。

设定第二驱动单元中任一支路对应的电阻的阻值为R'，由于第二驱动单元中任意两条支路对应的电阻均相同，当第二驱动单元中导通支路的个数为2时，第二导通单元对应的等效电阻为R'/2。

当第一驱动单元中的任一支路对应的电阻均相同时，由于每一条支路对应的驱动能力相同，因此，控制单元输出控制信号调整第一驱动单元的导通支路时，是调整第一驱动单元的导通支路的个数。

例如，第一驱动单元中导通支路的个数为2。若需要增强第一驱动单元的驱动能力，则控制器输出控制信号以将第一驱动单元中导通支路的个数增加为3；反之，若需要降低第一驱动单元的驱动能力，则控制器输出控制信号以将第一驱动单元中导通支路的个数降为1。

相应地，当第二驱动单元中的任一支路对应的电阻均相同时，由于每一条支路对应的驱动能力相同，因此，控制单元输出控制信号调整第二驱动单元的导通支路时，是调整第二驱动单元的导通支路的个数。

例如，第二驱动单元中导通支路的个数为2。若需要增强第二驱动单元的驱动能力，则控制器输出控制信号以将第二驱动单元中导通支路的个数增加为3；反之，若需要降低第二驱动单元的驱动能力，则控制器输出控制信号以将第二驱动单元中导通支路的个数降为1。

在具体实施中，为降低芯片应用方案成本，简化PCB板布局，第一驱动单元中每一条支路上的电阻均可以为芯片内部的内置电阻。相应地，第二驱动单元中每一条支路上的电阻也均可以为芯片内部的内置电阻。

虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种驱动电路，其特征在于，包括：与数据线耦接的第一驱动单元、与时钟线耦接且结构与所述第一驱动单元相同的第二驱动单元，以及与所述第一驱动单元、所述第二驱动单元均耦接的控制单元，其中：

所述第一驱动单元，包括M个并联的支路，每一条支路均包括依次串联的电阻、第一开关电路、第二开关电路以及驱动管，其中：每一条支路上的电阻的第一端均输入电源电压，每一条支路上的电阻的第二端均与相应支路上的第一开关电路的第一端耦接；每一条支路上的第一开关电路的第二端均与相应支路上的第二开关电路的第一端耦接；每一条支路上的第二开关电路的第二端均与相应支路上的驱动管的漏极耦接；每一条支路上的驱动管的源极均与地耦接；所述第一驱动单元中每一条支路上的驱动管的栅极与所述数据线耦接；所述第二驱动单元中每一条支路上的驱动管的栅极与所述时钟线耦接；所述第一驱动单元的驱动能力以及所述第二驱动单元的驱动能力均与导通的支路的个数及导通支路上电阻的阻值相关，且所述第一驱动单元以及所述第二驱动单元的导通支路相同；M≥2；

所述控制单元，与所述第一驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端、所述第二驱动单元中每一条支路上的第一开关电路的控制端以及第二开关电路的控制端耦接，适于输出控制信号以调整所述第一驱动单元以及所述第二驱动单元的导通支路。

2.如权利要求1所述的驱动电路，其特征在于，所述每一条支路上的电阻均为芯片内置电阻。

3.如权利要求1所述的驱动电路，其特征在于，第j条支路上的电阻的第二端与所述第j条支路上的开关电路的第一端耦接；所述第j条支路上的开关电路的第二端与所述第j条支路上的驱动管的漏极耦接；所述第j条支路上的驱动管的源极与地耦接；1≤j≤M。

4.如权利要求1所述的驱动电路，其特征在于，还包括：寄存器，与所述控制单元以及所述第一驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极、所述第二驱动单元中每一条支路上的开关电路的控制端以及驱动管的栅极均耦接；所述控制单元，还适于控制所述寄存器输出所述控制信号。

5.如权利要求1所述的驱动电路，其特征在于，所述第一驱动单元中不同支路上的电阻的阻值各不相同；

所述第二驱动单元中不同支路上的电阻的阻值各不相同。

6.如权利要求1所述的驱动电路，其特征在于，所述第一驱动单元中不同支路上的电阻的阻值均相同；

所述第二驱动单元中不同支路上的电阻的阻值均相同。