CN216929587U - 一种反向电压保护电路及总线收发器 - Google Patents

Abstract

本文提供了一种反向电压保护电路及总线收发器，所述反向电压保护电路包括：比较器，电路的输入端口和输出端口与所述比较器的输入端相连接，比较器用于比较所述输入端口和输出端口的电压，输出比较信号；触发电路，接收比较信号，根据比较信号导通/截止连接于输入端口和输出端口之间的MOS管；MOS管，用于防止输出端口的异常电压倒灌至输入端口，采用上述电路，可以比较输入端口和输出端口的电压来导通或者截止触发电路，通过触发电路控制MOS管在截止状态下，防止异常电压倒灌至输入端口中，以反向电压保护电路替代高压二极管的功能，可以减少高压二极管的使用，降低了芯片的制作难度和制造成本。

Description

一种反向电压保护电路及总线收发器

技术领域

本实用新型涉及总线技术领域，具体涉及现场总线的反向电压保护电路及总线收发器。

背景技术

现场总线如CAN总线、RS485和RS422等在应用时，总线接口可能会出现共模电压,协议中规定CAN总线共模电压范围是-2V至﹢7V，RS485总线共模电压范围是-7V至+12V，RS422总线共模电压范围是±7V，但这些产品在实际应用中共模电压范围可能达到±15V或±30V甚至更高，因此总线收发器需要反向电压保护电路，以满足总线端引脚耐受总线共模电压的要求。

常见的RS-485/422总线、CAN总线收发器的驱动电路在使用中，当OUT或CANH出现正向高压时，高压二极管D1阻止总线引脚OUT到电源引脚VCC形成的“倒灌”通路；当OUT或CANL出现负向高压时，高压二极管D2阻止地GND引脚到总线引脚OUT形成的“倒灌”通路。

在当前技术中，高压二极管D1、D2需要具有反向高耐压的特点，但是工艺实现难度较大。所以需要提出一种电路，替换高压二极管，来实现电路反向高耐压，防止异常电压倒灌至VCC或GND的问题。

实用新型内容

针对现有技术的上述问题，本文的目的在于，提供一种反向电压保护电路及总线收发器，以解决现有技术中使用高压二极管进行反向电压保护时，芯片流片工艺较为困难的问题。

为了解决上述技术问题，本文的具体技术方案如下：一方面本文提供一种反向电压保护电路，包括：

比较器，电路的输入端口和输出端口与所述比较器的输入端相连接，所述比较器用于比较所述输入端口和输出端口的电压，输出比较信号；

触发电路，接收所述比较信号，根据所述比较信号导通/截止连接于所述输入端口和输出端口之间的MOS管；

所述MOS管，用于防止所述输出端口的异常电压倒灌至所述输入端口。

作为本文的一个实施例，当所述输入端口为电源VCC时，所述触发电路包括：第五NMOS管、第四PMOS管、第一反相器、第六NMOS管和第二PMOS管，所述输出端口为第零PMOS；

所述第五NMOS管的栅极与所述比较器的输出端相连，所述第五NMOS管的源极接GND；

所述第四PMOS管的栅极与所述第五NMOS管的栅极相连，所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，所述第四PMOS管的源极接所述电源VCC；

所述第一反相器的输入端与所述比较器的输出端相连；

所述第六NMOS管的栅极与所述反相器的输出端相连，所述第六NMOS管的源极接所述GND；

所述第二PMOS管的栅极与所述第五NMOS管的漏极和所述第四PMOS管的漏极的连接点相连，所述第二PMOS管的漏极与所述第六NMOS管的漏极相连，所述第二PMOS管的源极与所述第零PMOS的源极相连。

作为本文的一个实施例，当所述输入端口为GND时，所述触发电路包括：第五PMOS管、第四NMOS管、第二反相器、第六PMOS管和第二NMOS管，所述输出端口为第零NMOS；

所述第五PMOS管的栅极与所述比较器的输出端相连，所述第五PMOS管的源极接电源VCC；

所述第四NMOS管的栅极与所述第五PMOS管的栅极相连，所述第四NMOS管的漏极与所述第五PMOS管的漏极相连，所述第四NMOS管的源极接所述GND；

所述第二反相器的输入端与所述比较器的输出端相连；

所述第六PMOS管的栅极与所述反相器的输出端相连，所述第六PMOS管的源极接所述电源VCC；

所述第二NMOS管的栅极与所述第五PMOS管的漏极和所述第四NMOS管的漏极的连接点相连，所述第二NMOS管的漏极与所述第六PMOS管的漏极相连，所述第二NMOS管的源极与所述第零NMOS的源极相连。

作为本文的一个实施例，当所述输入端口包括电源VCC和GND时，包括两个比较器、两个触发电路、第一MOS管、第二MOS管、第零PMOS和第零NMOS，其中：

第一比较器，所述电路的电源VCC和所述第零PMOS的漏极连接于所述第一比较器的输入端，所述第一比较器用于比较所述电源VCC和所述第零PMOS的漏极的电压，并输出第一比较信号；

第一触发电路，接收所述第一比较信号，根据所述第一比较信号导通/截止连接于所述电源VCC和输出端口之间的所述第一MOS管；

所述第一MOS管，用于防止所述第零PMOS的漏极处的异常电压倒灌至所述电源VCC；

第二比较器，所述GND和所述第零NMOS的漏极连接于所述第二比较器的输入端，所述第二比较器用于比较所述GND和所述第零NMOS的漏极的电压，并输出第二比较信号；

第二触发电路，接收所述第二比较信号，根据所述第二比较信号导通/截止连接于所述GND和输出端口之间的所述第二MOS管；

所述第二MOS管，用于防止所述第零NMOS的漏极处的异常电压倒灌至所述GND。

作为本文的一个实施例，所述第一触发电路包括：第五NMOS管、第四PMOS管、第一反相器、第六NMOS管和第二PMOS管；

所述第五NMOS管的栅极与所述比较器的输出端相连，所述第五NMOS管的源极接GND；

所述第四PMOS管的栅极与所述第五NMOS管的栅极相连，所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，所述第四PMOS管的源极接所述电源VCC；

所述第一反相器的输入端与所述比较器的输出端相连；

所述第六NMOS管的栅极与所述反相器的输出端相连，所述第六NMOS管的源极接所述GND；

所述第二PMOS管的栅极与所述第五NMOS管的漏极和所述第四PMOS管的漏极的连接点相连，所述第二PMOS管的漏极与所述第六NMOS管的漏极相连，所述第二PMOS管的源极与所述第零PMOS的源极相连；

所述第二触发电路包括：第五PMOS管、第四NMOS管、第二反相器、第六PMOS管和第二NMOS管；

所述第五PMOS管的栅极与所述比较器的输出端相连，所述第五PMOS管的源极接电源VCC；

所述第四NMOS管的栅极与所述第五PMOS管的栅极相连，所述第四NMOS管的漏极与所述第五PMOS管的漏极相连，所述第四NMOS管的源极接所述GND；

所述第二反相器的输入端与所述比较器的输出端相连；

所述第六PMOS管的栅极与所述反相器的输出端相连，所述第六PMOS管的源极接所述电源VCC；

所述第二NMOS管的栅极与所述第五PMOS管的漏极和所述第四NMOS管的漏极的连接点相连，所述第二NMOS管的漏极与所述第六PMOS管的漏极相连，所述第二NMOS管的源极与所述第零NMOS的源极相连。

作为本文的一个实施例，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻、第八PMOS管、第三PMOS管和第一二极管；

所述第一电阻的一端与所述第五NMOS管的漏极连接，另一端与所述第八PMOS管的源极连接；

所述第八PMOS管的栅极与源极相连，所述第八PMOS管的漏极与所述第四PMOS管的漏极相连；

所述第三PMOS管的栅极与源极相连，所述第三PMOS管的源极与所述第八PMOS管的源极相连，所述第三PMOS管的漏极与所述第一二极管的阳极相连；

所述第一二极管的阴极与所述第二PMOS管的源极相连。

作为本文的一个实施例，所述输出端口与所述触发电路之间还耦合有第二栅氧保护电路，所述第二栅氧保护电路包括：第二电阻、第七PMOS管、第三NMOS管和第二二极管；

所述第二电阻的一端与所述第五PMOS管的漏极连接，另一端与所述第七PMOS管的漏极连接；

所述第七PMOS管的栅极与源极相连，所述第七PMOS管的源极与所述第四NMOS管的漏极相连；

所述第三NMOS管的栅极与源极相连，所述第三NMOS管的源极与所述第七PMOS管的漏极相连，所述第三NMOS管的漏极与所述第二二极管的阴极相连；

所述第二二极管的阳极与所述第二NMOS管的源极相连。

作为本文的一个实施例，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻、第八PMOS管、第三PMOS管和第一二极管；

所述第一电阻的一端与所述第五NMOS管的漏极连接，另一端与所述第八PMOS管的源极连接；

所述第八PMOS管的栅极与源极相连，所述第八PMOS管的漏极与所述第四PMOS管的漏极相连；

所述第三PMOS管的栅极与源极相连，所述第三PMOS管的源极与所述第八PMOS管的源极相连，所述第三PMOS管的漏极与所述第一二极管的阳极相连；

所述第一二极管的阴极与所述第二PMOS管的源极相连；

所述输出端口与所述触发电路之间还耦合有第二栅氧保护电路，所述第二栅氧保护电路包括：第二电阻、第七PMOS管、第三NMOS管和第二二极管；

所述第二电阻的一端与所述第五PMOS管的漏极连接，另一端与所述第七PMOS管的漏极连接；

所述第七PMOS管的栅极与源极相连，所述第七PMOS管的源极与所述第四NMOS管的漏极相连；

所述第三NMOS管的栅极与源极相连，所述第三NMOS管的源极与所述第七PMOS管的漏极相连，所述第三NMOS管的漏极与所述第二二极管的阴极相连；

所述第二二极管的阳极与所述第二NMOS管的源极相连。

作为本文的一个实施例，所述输出端口包括所述第零PMOS管和所述第零NMOS管；

当所述输出端口输出一路信号时，所述第零PMOS管的栅极与第一控制信号相连，所述第零PMOS管的源极与所述第二PMOS管的源极相连，所述第零NMOS管的栅极与第二控制信号相连，所述第零NMOS管的源极与所述第二NMOS管的源极相连，所述第零PMOS管的漏极与所述第零NMOS管的漏极相连，并输出一路信号；

当所述输出端口输出二路信号时，所述第零PMOS管的栅极与第一控制信号相连，所述第零PMOS管的源极与所述第二PMOS管的源极相连，所述第零NMOS管的栅极与第二控制信号相连，所述第零NMOS管的源极与所述第二NMOS管的源极相连，所述第零PMOS管的漏极输出一路信号，所述第零NMOS管的漏极输出一路信号。

本文还提供一种总线收发器，所述总线收发器设有任一项所述的反向电压保护电路。

采用上述技术方案，可以比较输入端口和输出端口的电压来导通或者截止触发电路，通过触发电路控制MOS管在截止状态下，防止异常电压倒灌至输入端口中，以反向电压保护电路替代高压二极管的功能，可以减少高压二极管的使用，降低了芯片的制作难度和制造成本。

为让本文的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本文实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本文的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本文实施例一种反向电压保护电路示意图；

图2示出了本文实施例电源VCC输入端口电路示意图；

图3示出了本文实施例第一栅氧保护电路示意图；

图4示出了本文实施例GND输入端口电路示意图；

图5示出了本文实施例示第二栅氧保护电路示意图；

图6示出了本文实施例一种较佳的反向电压保护电路；

图7示出了本文实施例一种较佳的反向电压保护电路的触发电路示意图；

图8示出了本文实施例双栅氧保护电路示意图；

图9示出了本文实施例一路信号反向保护电路且具有栅氧保护电路的示意图；

图10示出了本文实施例一路信号反向保护电路且未具有栅氧保护电路的示意图；

图11示出了本文实施例两路信号反向保护电路且具有栅氧保护电路的示意图；

图12示出了本文实施例两路信号反向保护电路且未具有栅氧保护电路的示意图。附图符号说明：

1、第一电阻；

2、第二电阻；

101、比较器；

1011、第一比较器；

1012、第二比较器；

102、触发电路；

103、MOS管；

10、第零PMOS管；

11、第一反相器；

12、第二PMOS管；

13、第三PMOS管；

14、第四PMOS管；

15、第五NMOS管；

16、第六NMOS管；

18、第八PMOS管；

19、第一二极管；

20、第零NMOS管；

21、第二反相器；

22、第二NMOS管；

23、第三NMOS管；

24、第四NMOS管；

25、第五PMOS管；

26、第六PMOS管；

27、第七PMOS管；

29、第二二极管；

602、第一触发电路；

603、第一MOS管；

605、第二触发电路；

606、第二MOS管。

具体实施方式

下面将结合本文实施例中的附图，对本文实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本文一部分实施例，而不是全部的实施例。基于本文中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本文保护的范围。

需要说明的是，本文的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本文的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、产品或设备固有的其它步骤或单元。

如图1所示一种反向电压保护电路示意图，包括：

比较器101，所述电路的输入端口和输出端口与所述比较器的输入端相连接，所述比较器用于比较所述输入端口和输出端口的电压，输出比较信号。

触发电路102，接收所述比较信号，根据所述比较信号导通/截止连接于所述输入端口和输出端口之间的MOS管103。

所述MOS管103，用于防止所述输出端口的异常电压倒灌至所述输入端口。

在本文中输出端口根据输入端口的类型可以分别第零PMOS或第零NMOS。

在本实施例中，比较器101用于比较输入端口与输出端口的电压，当输出端口出现异常电压时，即输出端口的电压大于或者等于输入端口的电压时，可以发送比较信号，通过触发电路102各电子器件的相互耦合，实现截止MOS管103，当MOS管103截止后，可以防止异常电压通过输出端口倒灌至输入端口。

需要说明的是，通常本领域技术人员会采用高压二极管的单向导通性防止异常电压倒灌至输入端口，但是通过高压二极管来实现此功能时，由于高压二极管的导通内阻较大，所以在正常情况下，即输入端口向输出端口输送电压时，不可避免的需要经过高压二极管，那么就会被高压二极管分走一部分电压，且根据实验数据表明，在输入端口为5V的电压时，高压二极管会分走0.7V左右的电压，最终，输出端口会输出4.3V电压，显然这种能量传输效率过低，无法满足精密的微电子工艺要求。

而采用本文的反向电压保护电路，即采用MOS管103处于截止状态时可防止异常电压倒灌，处于导通状态时，MOS管103工作在线性区，可以大大降低导通压降，根据研究表明，在输入端口输入5V电压时，MOS管最多分走0.3V的电压，即输出端口至少会输出4.7V的电压，可以满足精密的微电子工艺要求。

需要说明的是，本文对于比较器的类型不做限定，作为一种优选的方式，本文实施例采用正向比较器，但是本领域技术人员可以根据自己的需要，将正向比较器替换为反向比较器、比例运算放大器，电压跟随器等，本文在此不再赘述。

需要说明的是，在电路中，存在电源VCC输入和GND输入，且输出端口输出的电压也存在两种，一种为正向电压，一种为反向电压，在电源VCC作为输入时，输出端口输出正向电压，在GND作为输入时，输出端口输出反向电压，所以在本文中，反向电路需要分情况讨论，下面进行详细论述。

需要说明的是，在讨论一侧的电路时，本领域技术人员可以使用常规手段去防止另一侧电路的异常电压倒灌，例如在输入端口为电源VCC时，另一侧的电路可以使用例如高压二极管防止反向电压的倒灌，本文对此不做限定，可以降低一半的芯片流片难度。

如图2所示电源VCC输入端口电路示意图，作为本文的一个实施例，当所述输入端口为电源VCC时，所述触发电路102包括：第五NMOS管15、第四PMOS管14、第一反相器11、第六NMOS管16和第二PMOS管12，所述输出端口为第零PMOS管10；

所述第五NMOS管15的栅极与所述第一比较器1011的输出端相连，所述第五NMOS管15的源极接GND；

所述第四PMOS管14的栅极与所述第五NMOS管15的栅极相连，所述第四PMOS管14的漏极与所述第五NMOS管15的漏极相连，所述第四PMOS管14的源极接所述电源VCC；

所述第一反相器11的输入端与所述第一比较器1011的输出端相连；

所述第六NMOS管16的栅极与所述第一反相器11的输出端相连，所述第六NMOS管16的源极接所述GND；

所述第二PMOS管12的栅极与所述第五NMOS管15的漏极和所述第四PMOS管14的漏极的连接点相连，所述第二PMOS管12的漏极与所述第六NMOS管16的漏极相连，所述第二PMOS管12的源极与所述第零PMOS管10的源极相连。

需要说明的是本文中的NMOS高电平导通，PMOS低电平导通。

需要说明的是，在输入端口与电源VCC相连的一种情况下，MOS管为第一PMOS管103，输出端口为第零PMOS管10。

在第零PMOS管10的漏极处出现异常电压时，第零PMOS管10的漏极处大于输入端口的电压，此时，由于第零PMOS管10的漏极连接于第一比较器1011的正向输出端，输入端口连接于第一比较器1011的反向输出端，那么第一比较器1011输出的是高电平，此时第五NMOS管15导通，第四PMOS管14截止，第一反相器11将高电平反相为低电平后，第六NMOS管16截止，由于第五NMOS管15导通，所以第五NMOS管15将第二PMOS管12的栅极连接于GND，GND相当于低电平，所以第二PMOS管12导通，此时第二PMOS管12导通后，相当于将MOS管103栅极与源极通过导线连接起来，MOS管103截止，防止第零PMOS管10的漏极处的异常电压倒灌至输入端口。

在第零PMOS管10的漏极处没有出现异常电压时，第零PMOS管10的漏极处的电压小于输入端口的电压，此时，由于第零PMOS管10的漏极连接于第一反相器11的正向输出端，输入端口连接于第一反相器11的反向输出端，那么第一反相器11输出的是低电平，此时第五NMOS管15截止，第四PMOS管14导通，此时输入端口的电源VCC相当于高电平，那么第二PMOS管12的栅极连接高电平后，第二PMOS管12截止，第一反相器11将低电平反相为高电平后，第六NMOS管16导通，由于第六NMOS管16导通，所以MOS管103的栅极连接于GND，GND相当于低电平，所以MOS管103导通，此时MOS管103导通后，可以将第零PMOS管10的漏极的电源VCC传输至输出端口。

所以通过上述电路，可以实现在输出端口的电压大于输入端口的电压时，防止异常电压倒灌至输入端口，避免击穿输入端口的电源，造成不可挽回的损失。

第一栅氧保护电路设置于电源VCC侧，当第零PMOS管10的漏极出现了大于输入端口的异常电压时，此时仅靠MOS管103对异常电压进行截止，通过MOS管103的漏、衬高压PN结阻止异常电压的倒灌，所以为了防止第二PMOS管12被异常电压击穿，需要在第二PMOS管12的栅极设置保护措施，其中第三PMOS管13、第一二极管19和第一电阻1共同保护第二PMOS管12，第八PMOS管18保护第四PMOS管14的漏极不被异常电压倒灌击穿，通过这种方式可以更加安全防止异常电压的倒灌，且避免损伤元器件。

具体如图3所示第一栅氧保护电路示意图，作为本文的一个实施例，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻1、第八PMOS管18、第三PMOS管13和第一二极管19；

所述第一电阻1的一端与所述第五NMOS管15的漏极连接，另一端与所述第八PMOS管18的源极连接；

所述第八PMOS管18的栅极与源极相连，所述第八PMOS管18的漏极与所述第四PMOS管14的漏极相连；

所述第三PMOS管13的栅极与源极相连，所述第三PMOS管13的源极与所述第八PMOS管18的源极相连，所述第三PMOS管13的漏极与所述第一二极管19的阳极相连；

所述第一二极管19的阴极与所述第二PMOS管12的源极相连。

应理解电路中第八PMOS管18和第三PMOS管13的源极、栅极、衬底短接构成等效高压二极管，所以中第八PMOS管18和第三PMOS管13也可用合适的高压二极管替换。

如图4所示GND输入端口电路示意图，作为本文的一个实施例，当所述输入端口为GND时，所述触发电路包括：第五PMOS管25、第四NMOS管24、第二反相器21、第六PMOS管26和第二NMOS管22，所述输出端口为第零NMOS管20；

所述第五PMOS管25的栅极与所述第二比较器1012的输出端相连，所述第五PMOS管25的源极接电源VCC；

所述第四NMOS管24的栅极与所述第五PMOS管25的栅极相连，所述第四NMOS管24的漏极与所述第五PMOS管25的漏极相连，所述第四NMOS管24的源极接所述GND；

所述第二反相器21的输入端与所述第二比较器1012的输出端相连；

所述第六PMOS管26的栅极与所述第二反相器21的输出端相连，所述第六PMOS管26的源极接所述电源VCC；

所述第二NMOS管22的栅极与所述第五PMOS管25的漏极和所述第四NMOS管24的漏极的连接点相连，所述第二NMOS管22的漏极与所述第六PMOS管26的漏极相连，所述第二NMOS管22的源极与所述第零NMOS管20的源极相连。

需要说明的是本文中的NMOS高电平导通，PMOS低电平导通。

需要说明的是，在输入端口为GND的一侧，MOS管为NMOS管。

在第零NMOS管20的漏极处出现异常电压时，第零NMOS管20的漏极处的电压低于输入端口的电压，此时，由于第零NMOS管20的漏极连接于第二比较器1012的正向输出端，输入端口连接于第二比较器1012的反向输出端，那么第二比较器1012输出的是低电平，此时第五PMOS管25导通，第四NMOS管24截止，第二反相器21将低电平反相为高电平后，第六PMOS管26截止，由于第五PMOS管25导通，所以第五PMOS管25将第二NMOS管22的栅极连接于VCC，VCC相当于高电平，所以第二NMOS管22导通，此时第二NMOS管22导通后，相当于将MOS管103的栅极与源极通过导线连接起来，MOS管103截止，防止输出端口的异常电压从输入端口“吸收”电流。

在第零NMOS管20的漏极处没有出现异常电压时，第零NMOS管20的漏极的电压大于输出端口的电压，此时，由于第零NMOS管20的漏极连接于第二比较器1012的正向输出端，输入端口连接于第二比较器1012的反向输出端，那么第二比较器1012输出的是高电平，此时第五PMOS管25截止，第四NMOS管24导通，第二反相器21将高电平反相为低电平后，第六PMOS管26导通，由于第四NMOS管24导通，所以第四NMOS管24将第二NMOS管22的栅极连接于GND，GND相当于低电平，所以第二NMOS管22截止，同时MOS管103的栅极通过导通的第六PMOS管被拉至VCC，MOS管103导通，此时MOS管103工作于线性区，导通压降非常低。

所以通过上述电路，可以实现在输出端口的电压小于输入端口的电压时，防止输出端口由GND“吸收”电流。

第二栅氧保护电路设置于GND侧，当输出端口出现了小于输入端口的异常电压时，此时仅靠MOS管对异常电压进行截止，通过MOS管103的漏、衬高压PN结阻止输出端口的负高压从输入端口GND吸收电流，所以为了防止第二NMOS管22被异常电压击穿，需要在第二NMOS管22的栅极设置保护措施，其中第三NMOS管23、第二二极管29和第二电阻2共同保护第二NMOS管22，第七PMOS管27保护第四NMOS管24的漏极不被异常电压倒灌击穿，通过这种方式可以更加安全防止异常电压由输入端口吸收电流，且避免损伤元器件。

具体如图5所示第二栅氧保护电路示意图，作为本文的一个实施例，所述第二栅氧保护电路包括：第二电阻2、第七PMOS管27、第三NMOS管23和第二二极管29；

所述第二电阻2的一端与所述第五PMOS管25的漏极连接，另一端与所述第七PMOS管27的漏极连接；

所述第七PMOS管27的栅极与源极相连，所述第七PMOS管27的源极与所述第四NMOS管24的漏极相连；

所述第三NMOS管23的栅极与源极相连，所述第三NMOS管23的源极与所述第七PMOS管27的漏极相连，所述第三NMOS管23的漏极与所述第二二极管29的阴极相连；

所述第二二极管29的阳极与所述第二NMOS管22的源极相连。

如图6所示一种较佳的反向电压保护电路，在输出端口电源VCC和GND两侧，全部使用本文的反向电压保护电路的情况下，包括两个比较器、两个触发电路、第一MOS管603、第二MOS管606、第零PMOS管10和第零NMOS管20，其中：

第一比较器1011，所述电路的电源VCC和所述第零PMOS管10的漏极连接于所述第一比较器1011的输入端，所述第一比较器1011用于比较所述电源VCC和所述第零PMOS管10的漏极的电压，并输出第一比较信号；

第一触发电路602，接收所述第一比较信号，根据所述第一比较信号导通/截止连接于所述电源VCC和输出端口之间的所述第一MOS管603；

所述第一MOS管603，用于防止所述第零PMOS管10的漏极处的异常电压倒灌至所述电源VCC；

第二比较器1012，所述GND和所述第零NMOS管20的漏极连接于所述第二比较器1012的输入端，所述第二比较器1012用于比较所述GND和所述第零NMOS管20的漏极的电压，并输出第二比较信号；

第二触发电路605，接收所述第二比较信号，根据所述第二比较信号导通/截止连接于所述GND和输出端口之间的所述第二MOS管606；

所述第二MOS管606，用于防止所述第零NMOS管20的漏极处的异常电压倒灌至所述GND。

需要说明的是，图6电路可以适用于现场总线的应用场景下，例如，第一触发电路602侧可以输出一路高低电平，第二触发电路605也可以输出一路高低电平，通过两路高低电平，可以实现现场总线的信号控制。

在图6中，电源VCC作为输入端口侧，使用第一触发电路导通或者截止MOS管，实现防止输出端口异常电压的倒灌。在GND作为输入端口侧，使用第二触发电路导通或者截止MOS管，实现防止输出端口异常电压的倒灌。

通过两侧的电路，可以实现避免高压二极管的使用，从而拓宽工艺的可选范围。并且相比于高压二极管，本文电路导通压降更低，从而保证了更好的输出电压特性。

如图7所示一种较佳的反向电压保护电路的触发电路示意图，作为本文的一个实施例，所述第一触发电路包括：第五NMOS管15、第四PMOS管14、第一反相器11、第六NMOS管16和第二PMOS管12；

所述第五NMOS管15的栅极与所述第一比较器1011的输出端相连，所述第五NMOS管15的源极接GND；

所述第四PMOS管14的栅极与所述第五NMOS管15的栅极相连，所述第四PMOS管14的漏极与所述第五NMOS管15的漏极相连，所述第四PMOS管14的源极接所述电源VCC；

所述第一反相器11的输入端与所述第一比较器1011的输出端相连；

所述第六NMOS管16的栅极与所述第一反相器11的输出端相连，所述第六NMOS管16的源极接所述GND；

所述第二PMOS管12的栅极与所述第五NMOS管15的漏极和所述第四PMOS管14的漏极的连接点相连，所述第二PMOS管12的漏极与所述第六NMOS管16的漏极相连，所述第二PMOS管12的源极与所述第零PMOS管10相连；

所述第二触发电路包括：第五PMOS管25、第四NMOS管24、第二反相器21、第六PMOS管26和第二NMOS管22；

所述第五PMOS管25的栅极与所述第一比较器1011的输出端相连，所述第五PMOS管25的源极接电源VCC；

所述第四NMOS管24的栅极与所述第五PMOS管25的栅极相连，所述第四NMOS管24的漏极与所述第五PMOS管25的漏极相连，所述第四NMOS管24的源极接所述GND；

所述第二反相器21的输入端与所述第二比较器1012的输出端相连；

所述第六PMOS管26的栅极与所述第二反相器21的输出端相连，所述第六PMOS管26的源极接所述电源VCC；

所述第二NMOS管22的栅极与所述第五PMOS管25的漏极和所述第四NMOS管24的漏极的连接点相连，所述第二NMOS管22的漏极与所述第六PMOS管26的漏极相连，所述第二NMOS管22的源极与所述第零NMOS管20相连。

需要说明的是本文中的NMOS高电平导通，PMOS低电平导通。

需要说明的是，在输入端口为电源VCC的反向电压保护电路一侧，导通或者截止倒灌的异常电压的MOS管为第一MOS管603，在输入端口为GND的反向电压保护电路一侧，导通或者截止倒灌的异常电压的器件为第二MOS管606。

第一栅氧保护电路设置于电源VCC侧，当输出端口出现了大于输入端口的异常电压时，此时仅靠MOS管对异常电压进行截止，通过第一MOS管603的漏、衬高压PN结阻止异常电压的倒灌，所以为了防止第二PMOS管12被异常电压击穿，需要在第二PMOS管12的栅极设置保护措施，其中第三PMOS管13、第一二极管19和第一电阻1共同保护第二PMOS管12，第八PMOS管18保护第四PMOS管14的漏极不被异常电压倒灌击穿，通过这种方式可以更加安全防止异常电压的倒灌，且避免损伤元器件。

第二栅氧保护电路设置于GND侧，当输出端口出现了小于输入端口的异常电压时，此时仅靠第二MOS管606对异常电压进行截止，通过第二MOS管606的漏、衬高压PN结阻止输出端口的负高压从输入端口GND吸收电流，所以为了防止第二NMOS管22被异常电压击穿，需要在第二NMOS管22的栅极设置保护措施，其中第三NMOS管23、第二二极管29和第二电阻2共同保护第二NMOS管22，第七PMOS管27保护第四NMOS管24的漏极不被异常电压倒灌击穿，通过这种方式可以更加安全防止异常电压由输入端口吸收电流，且避免损伤元器件。

需要说明的是，第一栅氧保护电路设于电源VCC侧，第二栅氧保护电路设于GND侧。

具体如图8所示双栅氧保护电路示意图，作为本文的一个实施例，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻1、第八PMOS管18、第三PMOS管13和第一二极管19；

所述第一电阻1的一端与所述第五NMOS管15的漏极连接，另一端与所述第八PMOS管18的源极连接；

所述第八PMOS管18的栅极与源极相连，所述第八PMOS管18的漏极与所述第四PMOS管14的漏极相连；

所述第三PMOS管13的栅极与源极相连，所述第三PMOS管13的源极与所述第八PMOS管18的源极相连，所述第三PMOS管13的漏极与所述第一二极管19的阳极相连；

所述第一二极管19的阴极与所述第二PMOS管12的源极相连；

所述输出端口与所述触发电路之间还耦合有第二栅氧保护电路，所述第二栅氧保护电路包括：第二电阻2、第七PMOS管27、第三NMOS管23和第二二极管29；

所述第二电阻2的一端与所述第五PMOS管25的漏极连接，另一端与所述第七PMOS管27的漏极连接；

所述第七PMOS管27的栅极与源极相连，所述第七PMOS管27的源极与所述第四NMOS管24的漏极相连；

所述第三NMOS管23的栅极与源极相连，所述第三NMOS管23的源极与所述第七PMOS管27的漏极相连，所述第三NMOS管23的漏极与所述第二二极管29的阴极相连；

所述第二二极管29的阳极与所述第二NMOS管22的源极相连。

应理解电路中第八PMOS管18和第三PMOS管13的源极、栅极、衬底短接构成高压二极管，该器件也可用合适的高压二极管替换。同样的，电路中第三NMOS管23和第七PMOS管27的源极、栅极、衬底短接构成高压二极管，该器件也可用合适的高压二极管替换。

作为本文的一个实施例，本文可应用于现场总线中，例如CAN总线、RS485总线和RS422总线，其中CAN总线控制信号为两路，输出端口输出的信号也为两路，而RS485和RS422总线中，控制信号为两路，而输出为一路信号，所以需要分情况讨论输出端口输出一路信号或者两路信号的情况。

所述输出端口包括第零PMOS管10和第零NMOS管20；

如图9所示一路信号反向保护电路且具有栅氧保护电路的示意图，当所述输出端口输出一路信号时，所述第零PMOS管10的栅极与第一控制信号相连，所述第零PMOS管10的源极与所述第二PMOS管12的源极相连，所述第零NMOS管20的栅极与第二控制信号相连，所述第零NMOS管20的源极与所述第二NMOS管22的源极相连，所述第零PMOS管10的漏极与所述第零NMOS管20的漏极相连，并输出一路信号。

需要说明的是，图9所示电路可以适用于RS-485以及RS-422总线，该电路的输出端口仅输出一路信号，在电源VCC侧可以设有一路总线控制信号，在GND侧也可以设有一路总线控制信号，通过总线控制信号，实现输出端口的信号输出。

如图10所示一路信号反向保护电路且未具有栅氧保护电路的示意图，在图10中，如果芯片所用工艺为厚栅氧工艺，可以在电源VCC侧去掉第一栅氧保护电路，在GND侧去掉第二栅氧保护电路。

需要说明的是，图10所示电路可以适用于RS-485以及RS-422总线，该电路的输出端口仅输出一路信号，在电源VCC侧可以设有一路总线控制信号，在GND侧也可以设有一路总线控制信号，通过总线控制信号，实现输出端口的信号输出。

如图11所示两路信号反向保护电路且具有栅氧保护电路的示意图，当所述输出端口输出二路信号时，所述第零PMOS管10的栅极与第一控制信号相连，所述第零PMOS管10的源极与所述第二PMOS管12的源极相连，所述第零NMOS管20的栅极与第二控制信号相连，所述第零NMOS管20的源极与所述第二NMOS管22的源极相连，所述第零PMOS管10的漏极输出一路信号，所述第零NMOS管20的漏极输出一路信号。

需要说明的是，图11所示电路可以适用于CAN总线，该电路的输出端口可以输出两路信号，在电源VCC侧可以设有一路总线控制信号，对应CAN-H输出信号或者H-IO输出信号，在GND侧也可以设有一路总线控制信号，对应CAN-L输出信号或者L-IO输出信号，通过两路总线控制信号，实现不同的输出端口的两路信号输出。

如图12所示两路信号反向保护电路且未具有栅氧保护电路的示意图，在图12中，如果芯片所用工艺为厚栅氧工艺，可以在电源VCC侧去掉第一栅氧保护电路，在GND侧去掉第二栅氧保护电路。

需要说明的是，图12所示电路可以适用于CAN总线，该电路的输出端口可以输出两路信号，在电源VCC侧可以设有一路总线控制信号，对应CAN-H输出信号或者H-IO输出信号，在GND侧也可以设有一路总线控制信号，对应CAN-L输出信号或者L-IO输出信号，通过两路总线控制信号，实现不同的输出端口的两路信号输出。

本文实施例还提供一种隔离型总线收发器，该隔离型总线收发器设有反向电压保护电路。需要说明的是，该隔离型总线收发器还集成有DC-DC转换装置、信号隔离传输装置和总线收发装置。该隔离型总线收发器可以是一块芯片，也可以是一片集成电路，本文对此不做限定。

同样的，本文的反向电压保护电路可以适用于现场总线的应用场景，同样还可以适用于除了现场总线外的需要保护输入电源的场景，本领域技术人员可以根据实际需要，调整MOS管、触发电路和栅氧保护电路的参数，实现不同场景的电源保护。

还需要说明的是，例如本文采用芯片工艺集成隔离型总线收发器时，当需要栅氧保护电路时，可以采用薄栅氧工艺制作芯片，不需要栅氧保护电路时，可以采用厚栅氧工艺制作芯片。

在本文所提供的几个实施例中，应该理解到，所揭露的系统和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

还应理解，在本文实施例中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本文中应用了具体实施例对本文的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本文的核心思想；同时，对于本领域的一般技术人员，依据本文的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本文的限制。

Claims (10)

1.一种反向电压保护电路，其特征在于，包括：

比较器，电路的输入端口和输出端口与所述比较器的输入端相连接，所述比较器用于比较所述输入端口和输出端口的电压，输出比较信号；

触发电路，接收所述比较信号，根据所述比较信号导通/截止连接于所述输入端口和输出端口之间的MOS管；

所述MOS管，用于防止所述输出端口的异常电压倒灌至所述输入端口。

2.根据权利要求1所述的反向电压保护电路，其特征在于，当所述输入端口为电源VCC时，所述触发电路包括：第五NMOS管、第四PMOS管、第一反相器、第六NMOS管和第二PMOS管，所述输出端口为第零PMOS；

所述第五NMOS管的栅极与所述比较器的输出端相连，所述第五NMOS管的源极接GND；

所述第四PMOS管的栅极与所述第五NMOS管的栅极相连，所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，所述第四PMOS管的源极接所述电源VCC；

所述第一反相器的输入端与所述比较器的输出端相连；

所述第六NMOS管的栅极与所述反相器的输出端相连，所述第六NMOS管的源极接所述GND；

所述第二PMOS管的栅极与所述第五NMOS管的漏极和所述第四PMOS管的漏极的连接点相连，所述第二PMOS管的漏极与所述第六NMOS管的漏极相连，所述第二PMOS管的源极与所述第零PMOS的源极相连。

3.根据权利要求1所述的反向电压保护电路，其特征在于，当所述输入端口为GND时，所述触发电路包括：第五PMOS管、第四NMOS管、第二反相器、第六PMOS管和第二NMOS管，所述输出端口为第零NMOS；

所述第五PMOS管的栅极与所述比较器的输出端相连，所述第五PMOS管的源极接电源VCC；

所述第四NMOS管的栅极与所述第五PMOS管的栅极相连，所述第四NMOS管的漏极与所述第五PMOS管的漏极相连，所述第四NMOS管的源极接所述GND；

所述第二反相器的输入端与所述比较器的输出端相连；

所述第六PMOS管的栅极与所述反相器的输出端相连，所述第六PMOS管的源极接所述电源VCC；

所述第二NMOS管的栅极与所述第五PMOS管的漏极和所述第四NMOS管的漏极的连接点相连，所述第二NMOS管的漏极与所述第六PMOS管的漏极相连，所述第二NMOS管的源极与所述第零NMOS的源极相连。

4.根据权利要求1所述的反向电压保护电路，其特征在于，当所述输入端口包括电源VCC和GND时，包括两个比较器、两个触发电路、第一MOS管、第二MOS管、第零PMOS和第零NMOS，其中：

第一比较器，所述电路的电源VCC和所述第零PMOS的漏极连接于所述第一比较器的输入端，所述第一比较器用于比较所述电源VCC和所述第零PMOS的漏极的电压，并输出第一比较信号；

第一触发电路，接收所述第一比较信号，根据所述第一比较信号导通/截止连接于所述电源VCC和输出端口之间的所述第一MOS管；

所述第一MOS管，用于防止所述第零PMOS的漏极处的异常电压倒灌至所述电源VCC；

第二比较器，所述GND和所述第零NMOS的漏极连接于所述第二比较器的输入端，所述第二比较器用于比较所述GND和所述第零NMOS的漏极的电压，并输出第二比较信号；

第二触发电路，接收所述第二比较信号，根据所述第二比较信号导通/截止连接于所述GND和输出端口之间的所述第二MOS管；

所述第二MOS管，用于防止所述第零NMOS的漏极处的异常电压倒灌至所述GND。

5.根据权利要求4所述的反向电压保护电路，其特征在于，所述第一触发电路包括：第五NMOS管、第四PMOS管、第一反相器、第六NMOS管和第二PMOS管；

所述第五NMOS管的栅极与所述比较器的输出端相连，所述第五NMOS管的源极接GND；

所述第四PMOS管的栅极与所述第五NMOS管的栅极相连，所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，所述第四PMOS管的源极接所述电源VCC；

所述第一反相器的输入端与所述比较器的输出端相连；

所述第六NMOS管的栅极与所述反相器的输出端相连，所述第六NMOS管的源极接所述GND；

所述第二PMOS管的栅极与所述第五NMOS管的漏极和所述第四PMOS管的漏极的连接点相连，所述第二PMOS管的漏极与所述第六NMOS管的漏极相连，所述第二PMOS管的源极与所述第零PMOS的源极相连；

所述第二触发电路包括：第五PMOS管、第四NMOS管、第二反相器、第六PMOS管和第二NMOS管；

所述第五PMOS管的栅极与所述比较器的输出端相连，所述第五PMOS管的源极接电源VCC；

所述第四NMOS管的栅极与所述第五PMOS管的栅极相连，所述第四NMOS管的漏极与所述第五PMOS管的漏极相连，所述第四NMOS管的源极接所述GND；

所述第二反相器的输入端与所述比较器的输出端相连；

所述第六PMOS管的栅极与所述反相器的输出端相连，所述第六PMOS管的源极接所述电源VCC；

所述第二NMOS管的栅极与所述第五PMOS管的漏极和所述第四NMOS管的漏极的连接点相连，所述第二NMOS管的漏极与所述第六PMOS管的漏极相连，所述第二NMOS管的源极与所述第零NMOS的源极相连。

6.根据权利要求2所述的反向电压保护电路，其特征在于，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻、第八PMOS管、第三PMOS管和第一二极管；

所述第一电阻的一端与所述第五NMOS管的漏极连接，另一端与所述第八PMOS管的源极连接；

所述第八PMOS管的栅极与源极相连，所述第八PMOS管的漏极与所述第四PMOS管的漏极相连；

所述第三PMOS管的栅极与源极相连，所述第三PMOS管的源极与所述第八PMOS管的源极相连，所述第三PMOS管的漏极与所述第一二极管的阳极相连；

所述第一二极管的阴极与所述第二PMOS管的源极相连。

7.根据权利要求3所述的反向电压保护电路，其特征在于，所述输出端口与所述触发电路之间还耦合有第二栅氧保护电路，所述第二栅氧保护电路包括：第二电阻、第七PMOS管、第三NMOS管和第二二极管；

所述第二电阻的一端与所述第五PMOS管的漏极连接，另一端与所述第七PMOS管的漏极连接；

所述第七PMOS管的栅极与源极相连，所述第七PMOS管的源极与所述第四NMOS管的漏极相连；

所述第三NMOS管的栅极与源极相连，所述第三NMOS管的源极与所述第七PMOS管的漏极相连，所述第三NMOS管的漏极与所述第二二极管的阴极相连；

所述第二二极管的阳极与所述第二NMOS管的源极相连。

8.根据权利要求5所述的反向电压保护电路，其特征在于，所述输出端口与所述触发电路之间还耦合有第一栅氧保护电路，所述第一栅氧保护电路包括：第一电阻、第八PMOS管、第三PMOS管和第一二极管；

所述第一电阻的一端与所述第五NMOS管的漏极连接，另一端与所述第八PMOS管的源极连接；

所述第八PMOS管的栅极与源极相连，所述第八PMOS管的漏极与所述第四PMOS管的漏极相连；

所述第三PMOS管的栅极与源极相连，所述第三PMOS管的源极与所述第八PMOS管的源极相连，所述第三PMOS管的漏极与所述第一二极管的阳极相连；

所述第一二极管的阴极与所述第二PMOS管的源极相连；

所述输出端口与所述触发电路之间还耦合有第二栅氧保护电路，所述第二栅氧保护电路包括：第二电阻、第七PMOS管、第三NMOS管和第二二极管；

所述第二电阻的一端与所述第五PMOS管的漏极连接，另一端与所述第七PMOS管的漏极连接；

所述第七PMOS管的栅极与源极相连，所述第七PMOS管的源极与所述第四NMOS管的漏极相连；

所述第三NMOS管的栅极与源极相连，所述第三NMOS管的源极与所述第七PMOS管的漏极相连，所述第三NMOS管的漏极与所述第二二极管的阴极相连；

所述第二二极管的阳极与所述第二NMOS管的源极相连。

9.根据权利要求5所述的反向电压保护电路，其特征在于，所述输出端口包括所述第零PMOS管和所述第零NMOS管；

当所述输出端口输出一路信号时，所述第零PMOS管的栅极与第一控制信号相连，所述第零PMOS管的源极与所述第二PMOS管的源极相连，所述第零NMOS管的栅极与第二控制信号相连，所述第零NMOS管的源极与所述第二NMOS管的源极相连，所述第零PMOS管的漏极与所述第零NMOS管的漏极相连，并输出一路信号；

当所述输出端口输出二路信号时，所述第零PMOS管的栅极与第一控制信号相连，所述第零PMOS管的源极与所述第二PMOS管的源极相连，所述第零NMOS管的栅极与第二控制信号相连，所述第零NMOS管的源极与所述第二NMOS管的源极相连，所述第零PMOS管的漏极输出一路信号，所述第零NMOS管的漏极输出一路信号。

10.一种总线收发器，其特征在于，所述总线收发器设有如权利要求1-9任一项所述的反向电压保护电路。

Images