JP2722762B2 - 差動増幅器 - Google Patents

差動増幅器

Info

Publication number
JP2722762B2
JP2722762B2 JP2087944A JP8794490A JP2722762B2 JP 2722762 B2 JP2722762 B2 JP 2722762B2 JP 2087944 A JP2087944 A JP 2087944A JP 8794490 A JP8794490 A JP 8794490A JP 2722762 B2 JP2722762 B2 JP 2722762B2
Authority
JP
Japan
Prior art keywords
transistor
differential amplifier
current
amplifier circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2087944A
Other languages
English (en)
Other versions
JPH03286610A (ja
Inventor
康弘 鎌谷
泰生 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2087944A priority Critical patent/JP2722762B2/ja
Publication of JPH03286610A publication Critical patent/JPH03286610A/ja
Application granted granted Critical
Publication of JP2722762B2 publication Critical patent/JP2722762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、差動増幅器に関し、特に、増幅動作を切り
換える差動増幅器に関するものである。
従来の技術 近年、差動増幅器はバイポーラ半導体集積回路(以
下、ICという)で広く利用され、IC技術によって一つの
半導体基板上に形成された差動増幅器は周知である。
以下、従来の差動増幅器について説明する。
第3図は、従来の差動増幅器の回路構成図である。同
図において、1〜4はNPN型のトランジスタ、5,6はPNP
型のトランジスタ、7,8は電流源、9は電流源7または
8の電流供給を選択する連動スイッチ、14〜17は入力端
子、18は出力端子、19は電源端子である。
そして、エミッタを共通接続したトランジスタ1,2に
よって第1の差動増幅回路を構成し、エミッタを共通接
続したトランジスタ3,4によって第2の差動増幅回路を
構成している。トランジスタ1,2のエミッタ共通接続点
に接続された電流源7、およびトランジスタ3,4のエミ
ッタ共通接続点に接続された電流源8は、連動スイッチ
9によって何れかを選択して接続される。
また、エミッタを電源端子19に接続したトランジスタ
5,6は電流ミラー回路を構成し、ダイオード接続された
トランジスタ5はトランジスタ1,3のコレクタに接続さ
れ、出力用のトランジスタ6のコレクタはトランジスタ
2,4のコレクタと接続されている。
そして、第1の差動増幅回路(トランジスタ1,2)の
入力端子14,15と、第2の差動増幅回路(トランジスタ
3,4)の入力端子16,17とは別々の入力信号が入力され、
電流源7または8の作動によって夫々動作可能なように
構成されている。
例えば、連動スイッチ9がa側に設定された場合、電
流源7が接続された第1の差動増幅回路(1,2)が作動
状態となり、電流源8からの電流供給が断たれた第2の
差動増幅回路(3,4)が遮断状態となる。そして、入力
端子14,15から入力される入力信号が第1の差動増幅回
路(1,2)で増幅され、増幅された信号が出力端子18よ
り出力される。
次に、連動スイッチ9がb側に設定された場合、電流
源8が接続された第2の差動増幅回路(3,4)が作動状
態となり、電流源7からの電流供給が断たれた第1の差
動増幅回路(1,2)が遮断状態となる。そして、入力端
子16,17から入力される入力信号が第2の差動増幅回路
(3,4)で増幅され、増幅された信号が出力端子18より
出力される。即ち、この従来回路は、連動スイッチ9に
よって電流源7または8の何れかを選択して、第1の差
動増幅回路(1,2)または第2の差動増幅回路(3,4)の
作動を選択し、2種類の入力信号を選択した上で増幅を
行い、1つの出力端子18に選択した信号を出力するもの
である。
発明が解決しようとする課題 しかしながら、上記従来の構成では、連動スイッチ9
をb側に設定し、第1の差動増幅回路(1,2)を作動さ
せずに、第2の差動増幅回路(3,4)を作動状態にし
て、入力端子16,17から入力される入力信号のみを増幅
する接続状態にした場合でも、入力端子14,15に大振幅
の入力信号が入力されていると、例えば、トランジスタ
1またはトランジスタ2のベース・コレクタ間のPN接合
を順方向バイアスするような大信号が入力端子14,15に
入力されていると、入力信号成分がPN接合を通じてコレ
クタ側に伝達され、本来選択すべき第2の差動増幅回路
(3,4)の出力信号以外の信号成分として出力端子18に
混入し、S/N比を悪化させるという欠点を有していた。
本発明は、上記従来の問題点を解決するもので、第1
の差動増幅回路を遮断する接続状態に設定した場合、入
力端子に大信号が入力されても、その信号が出力端子に
漏れない差動増幅器を提供することを目的とする。
課題を解決するための手段 本発明の第1の発明は、エミッタ共通接続点に第1の
電流源(7)を有した一導電型の第1,第2のトランジス
タ(1,2)で構成される第1の差動増幅回路と、エミッ
タ共通接続点に第2の電流源(8)を有した一導電型の
第3,第4のトランジスタ(3,4)で構成される第2の差
動増幅回路と、入力用の逆導電型の第5のトランジスタ
(5)と出力用の逆導電型の第6のトランジスタ(6)
とで構成され、入力される第3のトランジスタのコレク
タ電流をミラー反転する電流ミラー回路と、前記電流ミ
ラー回路の出力電流と前記第4のトランジスタのコレク
タ電流とを加算した電流を出力する出力端子(18)とを
具備し、前記第1,第2の電流源のうち何れか一方の電流
供給によって、前記第1の差動増幅回路または前記第2
の差動増幅回路の作動状態を選択する差動増幅器におい
て、 前記第1のトランジスタのコレクタにエミッタを接続
しベースに所定のバイアス電圧が与えられ、前記第5の
トランジスタにコレクタ電流を供給する一導電型の第7
のトランジスタ(10)を設け、前記第1の電流源を遮断
する時には、前記バイアス電圧を制御して前記第7のト
ランジスタも遮断させることを特徴とする差動増幅器で
ある。
また、第2の発明は、エミッタ共通接続点に第1の電
流源(7)を有した一導電型の第1,第2のトランジスタ
(1,2)で構成される第1の差動増幅回路と、エミッタ
共通接続点に第2の電流源(8)を有した一導電型の第
3,第4のトランジスタ(3,4)で構成される第2の差動
増幅回路と、入力用の逆導電型の第5のトランジスタ
(5)と出力用の逆導電型の第6のトランジスタ(6)
とで構成され、入力される第3のトランジスタのコレク
タ電流をミラー反転する電流ミラー回路と、前記電流ミ
ラー回路の出力電流と前記第4のトランジスタのコレク
タ電流とを加算した電流を出力する出力端子(18)とを
具備し、前記第1,第2の電流源のうち何れか一方の電流
供給によって、前記第1の差動増幅回路または前記第2
の差動増幅回路の作動状態を選択する差動増幅器におい
て、 前記第1のトランジスタのコレクタにエミッタを接続
しベースに所定のバイアス電圧が与えられ、前記第5の
トランジスタにコレクタ電流を供給する一導電型の第7
のトランジスタ(10)と、前記第2のトランジスタのコ
レクタにエミッタを接続しベースに所定のバイアス電圧
が与えられ、前記出力端子にコレクタ電流を出力する一
導電型の第8のトランジスタ(12)とを設け、前記第1
の電流源を遮断する時には、前記バイアス電圧を制御し
て前記第7,第8のトランジスタも遮断させることを特徴
とする差動増幅器である。
作 用 上記の第1の発明の構成により、第1の差動増幅回路
(1,2)または第2の差動増幅回路(3,4)の作動状態を
選択して、何れか一方の出力信号を取り出すことができ
る。また、第1の電流源7の遮断に合わせて第7のトラ
ンジスタ10を遮断させるから、第1のトランジスタ1の
ベースに大信号が入力されても、第1のトランジスタ1
のベース・コレクタ間接合が順方向導通しないので、そ
の信号が出力端子18に漏れなくなる。
また、第2の発明の構成により、第1の電流源7の遮
断に合わせて第7,第8のトランジスタ(10,12)を遮断
させるから、第1,第2のトランジスタ1,2のベース・コ
レクタ間接合が順方向導通しなくなり、第1の差動増幅
回路を成す第1のトランジスタ1及び2のトランジスタ
2のベースに、大きな差動信号が入力されても出力端子
18に漏れなくなり、出力信号のS/N比が改善される。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
第1図は本発明の差動増幅器の第1の実施例の回路構
成を示すものであり、従来例と同一機能を有するものは
同一符号を付与している。図において、1〜4はNPN型
のトランジスタ、5,6は電流ミラー回路を構成するPNP型
のトランジスタ、7,8は電流源、9は連動スイッチ、10
は信号漏洩防止回路を構成するNPN型のトランジスタ、1
1は制御電圧端子、14,15は第1の差動増幅回路用の入力
端子、16,17は第2の差動増幅回路用の入力端子、18は
出力端子、19は電源端子である。また、エミッタ共通接
続点に電流源7を有したトランジスタ1,2は第1の差動
増幅回路を構成し、エミッタ共通接続点に電流源8を有
したトランジスタ3,4は第2の差動増幅回路を構成し、
連動スイッチ9は電流源7または電流源8の何れかの作
動を選択する。そして、トランジスタ1のコレクタにエ
ミッタを接続しコレクタをダイオード接続されたトラン
ジスタ5に接続したトランジスタ10を追加し、それのベ
ースに接続された制御電圧端子11に所定のバイアス電圧
を与えた点で従来例と異なり、第1の差動増幅回路の入
力端子14に大信号が入力される事例である。
以上のように構成された差動増幅器について、以下そ
の動作を説明する。
まず、連動スイッチ9の接点a側を選択した場合、第
1の差動増幅回路を構成するトランジスタ1,2は作動
し、第2の差動増幅回路を構成するトランジスタ3,4は
動作を停止する。このとき、トランジスタ10のベースに
接続された制御電圧端子11には所定のバイアス電圧が与
えられ、トランジスタ10は導通状態に設定されており、
トランジスタ10はトランジスタ1のコレクタ電流を電流
ミラー回路の入力用トランジスタ5に伝達する。そし
て、電流ミラー回路でミラー反転した電流は、出力用ト
ランジスタ6のコレクタから出力され、出力端子18にお
いてトランジスタ2のコレクタ電流とトランジスタ6の
コレクタ電流が加算され、第1の差動増幅回路(1,2)
で増幅された信号は出力端子18から取り出される。
次に、連動スイッチ9の接点b側を選択した場合、第
1の差動増幅回路を構成するトランジスタ1,2は動作を
停止し、第2の差動増幅回路を構成するトランジスタ3,
4は作動する。そして、第2の差動増幅回路(3,4)は入
力端子16,17から入力される入力信号を増幅し、増幅し
た信号を出力端子18から出力する。このとき、制御電圧
端子11には、トランジスタ10のベース・エミッタ間を逆
バイアスする制御電圧が与えられ、トランジスタ10は遮
断状態に設定されている。そのため、入力端子14に大き
な入力信号が入力されても、その入力信号が電流ミラー
回路の入力用トランジスタ5に伝達されず、第2の差動
増幅回路(3,4)の作動中の出力信号に入力端子14の入
力信号が漏洩することを防止できる。
次に、第2図に示される第2の実施例について説明す
る。第2図は、本発明の差動増幅器の第2の実施例を示
す回路構成図であり、第1図と同一機能を有するものは
同一符号を付与して説明を省略する。第1図と異なる点
は、トランジスタ2のコレクタにエミッタを接続しコレ
クタを出力端子18に接続したトランジスタ12と、トラン
ジスタ12のベースに接続された制御電圧端子13を更に追
加した点である。制御電圧端子13は、第1の差動増幅回
路(1,2)を作動させる時には所定のバイアス電圧が与
えられ、第1の差動増幅回路の動作を停止する時にはト
ランジスタ12のベース・エミッタ間を逆バイアスする制
御電圧が与えられる。
以上のように構成された差動増幅器について、以下そ
の動作を説明する。
まず、連動スイッチ9の接点a側を選択した場合、第
1の差動増幅回路を構成するトランジスタ1,2は作動
し、第2の差動増幅回路を構成するトランジスタ3,4は
動作を停止する。このとき、トランジスタ10および12の
ベースに接続された制御電圧端子11および13には所定の
バイアス電圧が与えられ、トランジスタ10と12は導通状
態に設定されている。そして、トランジスタ10はトラン
ジスタ1のコレクタ電流を電流ミラー回路の入力用トラ
ンジスタ5に伝達し、トランジスタ12はトランジスタ2
のコレクタ電流を出力端子18に伝達する。また、電流ミ
ラー回路でミラー反転した電流は、出力用トランジスタ
6のコレクタから出力され、出力端子18においてトラン
ジスタ12のコレクタ電流とトランジスタ6のコレクタ電
流が加算され、第1の差動増幅回路(1,2)で増幅され
た信号は出力端子18から取り出される。
次に、連動スイッチ9の接点b側を選択した場合、第
1の差動増幅回路を構成するトランジスタ1,2は動作を
停止し、第2の差動増幅回路を構成するトランジスタ3,
4は作動する。そして、第2の差動増幅回路(3,4)は入
力端子16,17から入力される入力信号を増幅し、増幅し
た信号を出力端子18から出力する。このとき、制御電圧
端子11および13には、トランジスタ10と12のベース・エ
ミッタ間を逆バイアスする制御電圧が与えられ、トラン
ジスタ10と12は遮断状態に設定されている。そのため、
入力端子14に大きな入力信号が入力された場合は、第1
の実施例で前述したように、その入力信号が電流ミラー
回路の入力用トランジスタ5に伝達されず、入力端子14
の入力信号が第2の差動増幅回路(3,4)の作動中の出
力信号に漏洩することを防止できる。また、入力端子15
に大きな入力信号が入力された場合には、トランジスタ
2のベース・コレクタ間のPN接合の導通によってトラン
ジスタ2のコレクタ側に伝達された信号はトランジスタ
12によって遮断され、入力端子15の入力信号が出力端子
18に漏洩することが防止され、第2の差動増幅回路が作
動中のS/N比を改善できる。
なお、第1の実施例において、トランジスタ1〜4と
10をNPN型トランジスタとし、トランジスタ5,6をPNP型
トランジスタとしたが、トランジスタ1〜4と10をPNP
型トランジスタとし、トランジスタ5,6をNPN型トランジ
スタとしても良く、1〜4と10のトランジスタを一導電
型トランジスタとする時、5,6のトランジスタをそれと
は逆極性となる逆導電型トランジスタとすれば良い。こ
のことは第2の実施例でも同様であり、トランジスタ1
〜4を一導電型とする時、トランジスタ10,12もそれと
同一の一導電型トランジスタとすれば良い。
なお、以上の実施例では、第1の差動増幅回路が動作
を停止している状態で第1の差動増幅回路に入力される
入力信号が出力端子に漏洩するのを防止することについ
て説明したが、トランジスタ3,4のコレクタにこれと同
様のトランジスタを追加してこれと同様の作用効果が得
られることは言うまでもない。
また、以上の実施例では、第1の差動増幅回路と第2
の差動増幅回路が交互に作動状態になる事例で説明した
が、例えば、差動増幅回路が1組しかなく、その1組の
差動増幅回路を不動作とする場合にもも適用でき、たま
たま入力端子に大信号が印加されても、その信号が出力
端子に漏洩することを防止できる。
発明の効果 本発明によれば、複数の差動増幅回路の作動を選択し
て増幅することができるとともに、第2の差動増幅回路
の動作中に不動作となる第1の差動増幅回路の入力端子
に大信号が入力されても、その信号が出力端子に漏れ
ず、出力信号のS/N比を改善できるという格別の効果を
奏する。
【図面の簡単な説明】
第1図は本発明の差動増幅器の第1の実施例の回路構成
図、第2図は同じく第2の実施例の回路構成、第3図は
従来の差動増幅器の回路構成図である。 1〜4,10,12……NPNトランジスタ、5,6……カレントミ
ラー回路を構成するPNPトランジスタ、7,8……電流源、
9……連動スイッチ、11……制御電圧端子、14,15……
第1の差動増幅器用の入力端子、16,17……第2の差動
増幅器用の入力端子、18……出力端子。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】エミッタ共通接続点に第1の電流源を有し
    た一導電型の第1,第2のトランジスタで構成される第1
    の差動増幅回路と、 エミッタ共通接続点に第2の電流源を有した一導電型の
    第3,第4のトランジスタで構成される第2の差動増幅回
    路と、 入力用の逆導電型の第5のトランジスタと出力用の逆導
    電型の第6のトランジスタとで構成され、入力される第
    3のトランジスタのコレクタ電流をミラー反転する電流
    ミラー回路と、 前記電流ミラー回路の出力電流と前記第4のトランジス
    タのコレクタ電流とを加算した電流を出力する出力端子
    とを具備し、 前記第1,第2の電流源のうち何れか一方の電流供給によ
    って、前記第1の差動増幅回路または前記第2の差動増
    幅回路の作動状態を選択する差動増幅器において、 前記第1のトランジスタのコレクタにエミッタを接続し
    ベースに所定のバイアス電圧が与えられ、前記第5のト
    ランジスタにコレクタ電流を供給する一導電型の第7の
    トランジスタを設け、前記第1の電流源を遮断する時に
    は、前記バイアス電圧を制御して前記第7のトランジス
    タも遮断させることを特徴とする差動増幅器。
  2. 【請求項2】エミッタ共通接続点に第1の電流源を有し
    た一導電型の第1,第2のトランジスタで構成される第1
    の差動増幅回路と、 エミッタ共通接続点に第2の電流源を有した一導電型の
    第3,第4のトランジスタで構成される第2の差動増幅回
    路と、 入力用の逆導電型の第5のトランジスタと出力用の逆導
    電型の第6のトランジスタとで構成され、入力される第
    3のトランジスタのコレクタ電流をミラー反転する電流
    ミラー回路と、 前記電流ミラー回路の出力電流と前記第4のトランジス
    タのコレクタ電流とを加算した電流を出力する出力端子
    とを具備し、 前記第1,第2の電流源のうち何れか一方の電流供給によ
    って、前記第1の差動増幅回路または前記第2の差動増
    幅回路の作動状態を選択する差動増幅器において、 前記第1のトランジスタのコレクタにエミッタを接続し
    ベースに所定のバイアス電圧が与えられ、前記第5のト
    ランジスタにコレクタ電流を供給する一導電型の第7の
    トランジスタと、 前記第2のトランジスタのコレクタにエミッタを接続し
    ベースに所定のバイアス電圧が与えられ、前記出力端子
    にコレクタ電流を出力する一導電型の第8のトランジス
    タとを設け、 前記第1の電流源を遮断する時には、前記バイアス電圧
    を制御して前記第7,第8のトランジスタも遮断させるこ
    とを特徴とする差動増幅器。
JP2087944A 1990-04-02 1990-04-02 差動増幅器 Expired - Fee Related JP2722762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2087944A JP2722762B2 (ja) 1990-04-02 1990-04-02 差動増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2087944A JP2722762B2 (ja) 1990-04-02 1990-04-02 差動増幅器

Publications (2)

Publication Number Publication Date
JPH03286610A JPH03286610A (ja) 1991-12-17
JP2722762B2 true JP2722762B2 (ja) 1998-03-09

Family

ID=13929003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2087944A Expired - Fee Related JP2722762B2 (ja) 1990-04-02 1990-04-02 差動増幅器

Country Status (1)

Country Link
JP (1) JP2722762B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117509A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 差動回路

Also Published As

Publication number Publication date
JPH03286610A (ja) 1991-12-17

Similar Documents

Publication Publication Date Title
US4236120A (en) High speed, high efficiency amplifier circuit
JP3056841B2 (ja) マルチプレクサ回路
US4254379A (en) Push-pull amplifier circuit
JP2722762B2 (ja) 差動増幅器
JPH05235658A (ja) 増幅器
JPH06343036A (ja) マルチプレクサ回路
JPH0480406B2 (ja)
JPS5836844B2 (ja) プッシュプル増幅回路
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
JP2006522570A (ja) 低シャットダウン電流を有する切替自在な増幅回路
JPS61114609A (ja) 広範囲増幅器回路
JP3024579B2 (ja) 演算増幅回路
JPH0141052B2 (ja)
JPH11177401A (ja) スイッチ回路
JPH0535613Y2 (ja)
JP4214879B2 (ja) 定電流回路
JPH0520006Y2 (ja)
JP2592990B2 (ja) 電圧制御回路
JPS62237755A (ja) 半導体集積回路
JPS63250214A (ja) アナログスイツチ
JPH04270511A (ja) 電子スイッチ回路
JPH09260971A (ja) 差動増幅器
JPS6052608B2 (ja) トランジスタ回路
JPS63266508A (ja) 定電流源回路
JPH0452647B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees