RU2412534C1

RU2412534C1 - Дифференциальный операционный усилитель

Info

Publication number: RU2412534C1
Application number: RU2009133156/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Александр Игоревич Серебряков (RU); Александр Игоревич Серебряков; Михаил Владимирович Солодко (RU); Михаил Владимирович Солодко
Priority date: 2009-09-03
Filing date: 2009-09-03
Publication date: 2011-02-20

Abstract

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями эдс смещения нуля). Технический результат: уменьшение абсолютного значения U_см и его температурного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), буферный усилитель (5), база входного транзистора (Т) (6) которого соединена с первым (7) токостабилизирующим двухполюсником (ТД). В схему введен дополнительный Т (8), база которого соединена с выходом токового зеркала (4) и первым (2) токовым выходом входного дифференциального каскада (1), коллектор подключен ко входу токового зеркала (4), а эмиттер связан с базой входного Т (6) буферного усилителя (5), причем эмиттер входного Т (6) буферного усилителя (5) соединен с выходом устройства и вторым (9) дополнительным ТД. 1 з.п. ф-лы, 5 ил.

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются IP-модули систем на кристалле, например различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ОУ.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4.366.442 fig.2, которая также присутствует в большом числе других патентов, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала с их несимметричным включением или неуправляемые токостабилизирующие двухполюсники.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, буферный усилитель 5, база входного транзистора 6 которого соединена с первым 7 токостабилизирующим двухполюсником, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 8, база которого соединена с выходом токового зеркала 4 и первым 2 токовым выходом входного дифференциального каскада 1, коллектор подключен ко входу токового зеркала 4, а эмиттер связан с базой входного транзистора 6 буферного усилителя 5, причем эмиттер входного транзистора 6 буферного усилителя 5 соединен с выходом устройства и вторым 9 дополнительным токостабилизирующим двухполюсником.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 и фиг.4 показаны схемы дифференциального ОУ-прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3 и фиг.4.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, буферный усилитель 5, база входного транзистора 6 которого соединена с первым 7 токостабилизирующим двухполюсником. В схему введен дополнительный транзистор 8, база которого соединена с выходом токового зеркала 4 и первым 2 токовым выходом входного дифференциального каскада 1, коллектор подключен ко входу токового зеркала 4, а эмиттер связан с базой входного транзистора 6 буферного усилителя 5, причем эмиттер входного транзистора 6 буферного усилителя 5 соединен с выходом устройства и вторым 9 дополнительным токостабилизирующим двухполюсником. Входной каскад 1 реализован на основе входных транзисторов 10, 11 и двухполюснике 12.

Кроме этого на фиг.2, в соответствии с п.2 формулы изобретения, второй 3 токовый выход входного дифференциального каскада 1 соединен с выходом делителя 13 напряжения питания, выполненного на основе двухполюсников 14, 15 и 16.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если токи двухполюсника 12 равны величине 2I₀, а токи двухполюсников 7 и 9 - величине I₀ (I₇=I₉=I₀), то токи коллекторов транзисторов схемы:

где I_б.p=I_э.i/β_i - ток базы n-р-n-транзисторов схемы при эмиттерном токе I_э.i=I₀;

I_вых.4=I_вх.4 - входной и выходной токи токового зеркала 4;

β_i - коэффициент усиления по току базы транзисторов.

Таким образом, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину близка к нулю

где I_б.8=I_б.p - - ток базы n-р-n-транзистора 8.

Таким образом, в заявляемом устройстве при выполнении условия (6) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_p в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх в выходной ток узла «А»:

где r_э10=r_э11 - сопротивления эмиттерных переходов входных транзисторов 10 и 11 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше, чем в заявляемой схеме (фиг.3, фиг.4).

Компьютерное моделирование схем фиг.3 и фиг.4 подтверждает (фиг.5) данные теоретические выводы.

Кроме этого, несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий, предлагаемый ОУ имеет и в этом случае меньшее напряжение смещения нуля, чем ОУ-прототип.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Библиографический список

1. Патент США №4.415.868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98 (5) А21.

6. Патент США №4.366.442, fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753, fig.5c.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП Радиософт, 2002. - 272 с. - Рис.9.3 (стр.235).

Claims

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), буферный усилитель (5), база входного транзистора (6) которого соединена с первым (7) токостабилизирующим двухполюсником, отличающийся тем, что в схему введен дополнительный транзистор (8), база которого соединена с выходом токового зеркала (4) и первым (2) токовым выходом входного дифференциального каскада (1), коллектор подключен ко входу токового зеркала (4), а эмиттер связан с базой входного транзистора (6) буферного усилителя (5), причем эмиттер входного транзистора (6) буферного усилителя (5) соединен с выходом устройства и вторым (9) дополнительным токостабилизирующим двухполюсником.

2. Устройство по п.1, отличающееся тем, что второй (3) токовый выход входного дифференциального каскада (1) соединен с выходом делителя (13) напряжения питания.