JPH0198306A - 線形差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばアクティブフィルタ等を構成するの
に用いられる線形差動増幅回路に関する。

（従来の技術） 近年、差動増幅回路で構成したアクティブフィルタをＩ
Ｃに内蔵させることが一般的になってきている。しかし
、ビデオ帯域のよう・に高い周波数帯域のアクティブフ
ィルタを実現しようとする場合、差動増幅回路として増
幅段２段の構成からなるオペアンプ形式のものは周波数
特性が良好ではないので、例えば第６図に示すように、
差動増幅回路の負荷を言渋４４としてこれを１段構成の
積分回路とし、この積分回路によりジャイレータ又はバ
イカッド回路を構成してアクティブフィルタを実現する
手段がよくとられている。

第６図中、４１．４２はベアのバイポーラトランジスタ
であり、差動増幅回路は、このベアトランジスタ４１．
４２によるエミッタカップルドペア４３で構成されてい
る。４５は定電流源、４６．４７は負荷抵抗又はそれに
相当する回路である。

しかし、このようなバイポーラトランジスタ４１．４２
によるエミッタカップルドペア４３は、線形性が悪く、
入力信号のレベルにより相互コンダクタンスｇｍが変化
してしまう。このため、このような差動増幅回路を用い
て構成したアクティブフィルタは、入力信号のレベルに
より特性が変化してしまい、この点で十分な特性を有す
るアクティブフィルタとは云えなかった。

そこで、線形性を改善した従来の差動増幅回路として、
例えば第７図に示すようなものがある（ＶＯＯＲＭＡＮ
　　ａ、　ｏ、　、　　ｒＢｉｐｏｌａｒ　　ｉｎｔｅ
ｇｒａＮｏｎ　ｏｆ　ａｎａｌｏｇ　ｇｙｒａｔｏｒ　
ａｎｄ　　ｌ−ａｇｕｅｒｒｅ　ｔｙｐｅ　ｆｉｌｔｅ
ｒｓＪ　Ｐｒｏｃ　、　ＥＣＣＴＤ’　８３　５ｔｕｔ
ｔａａｒｔ、ｐ１０８）。

この差Ｖ）増幅回路は、それぞれエミッタ面積の比が１
：４の２個のトランジスタ５１と５２及び５３と５４に
より第１のエミッタカップルドペアア４０と第２のエミ
ッタカップルドペア５０を構成し、この第１、第２のエ
ミッタカップルドペア４０１５０におけるトランジスタ
５２のコレクタとトランジスタ５３のコレクタとを共通
接続して、これに一方の負荷抵抗４６を接続し、またト
ランジスタ５１のコレクタとトランジスタ５４のコレク
タとを共通接続して、これに他方の負荷抵抗４７を接続
し、２組のエミッタカップルドペア４０．５０を組合わ
せたものである。５５は第１のエミッタカップルドペア
４０の定電流源、５６は第２のエミッタカップルドペア
５０の定電流源である。

そして、このように、それぞれ２個のトランジスタ５１
と５２及び５３と５４のエミッタ面積の比を１＝４の比
率で変えることにより、第１、第２のエミッタカップル
ドペア４０．５０の出力電流にそれぞれ１：４のオフセ
ットを持たせ、この１：４にオフセットした各出力電流
を加算して、組合わせ後の出力電流１３、Ｉ＜とするこ
とにより線形性の改善効果を得ている。

第８図は、入出力特性によりこの線形性の改善効果を示
したものであり、同特性図中、ａ特性線は線形性の改善
された第７図の差動増幅回路の特性、ｂ特性線は前記第
６図の差動増幅回路の特性をそれぞれ示している。同図
中、Ｒ１は負荷４６又は４７の抵抗値である。このａ、
ｂ両特性線の比較から、出力の歪率が１％に達する入力
レベルが、第６図のものは±１７ｍｖｐｐであったのに
対し、第７図のものは±４８ｍＶ　ｐ　ｐまで改善され
、線形の範囲が顕著に拡大されている。

次に、上記のように線形性の改善された差動増幅回路を
用いてジャイレータ又はバイカッド回路を構成してアク
ティブフィルタを作製することを考えると、積分回路は
、差動増幅回路１段構成としたとき周波数特性が良好に
なるが、直流ゲインを高くすることが難しくなる。アク
ティブフィルタにおける積分回路の直流ゲインの低下は
、ＬＧのパッシブフィルタに対応させて考えると、素子
のＱの低下に対応し、望ましくない。

これに対しては、差動増幅回路の出力を他の差動増幅回
路のベースに直結せず、−旦エミッタホロワを介するこ
とにより直流ゲインの低下を防止するようにしたジャイ
レータによる回路例がある（ｒＧｙｒａｔｏｒ　　Ｖｉ
ｄｅｏ　　Ｆｉｌｔｅｒ　　ＩＣｗｒｔｈＡｕｔｏｍａ
ｔｉｃ　　Ｔｕｎｉｒ＋ｇＪＩＥＥＥ　　ＪＯＵＲＮＡ
Ｌ　　ＯＦ　　５ＯＬＩＤ−８ＴＡＴＥ　　ＣＩＲＣＵ
ＩＴＳ、ＶＯＬ、５Ｃ−１５，陽６．ＤＥＣＥＭＢＥＲ
１９８０，ｐ９６５　　　Ｆｉ（ｊ７）　。

次いで、アクティブフィルタを構成する積分回路に要求
される性能について考えると、積分回路は、非常に低い
周波数に第１のボールを持ち、それ以外はボールもゼロ
点も有していないものが理想的である。しかし、現実の
積分回路は、使用するトランジスタの性能の限界により
複数のボールやゼロ点を有しているので、理想的とは云
い難く、これらのボールやゼロ点がフィルりのカットオ
フ周波数に対して一般には５０〜１００倍以上の点にな
いと良好なアクティブフィルタを構成できないことが知
られている。

このことから、例えばカットオフ周波数が１０ＭＨ２の
アクティブフィルタを作製しようとしたとき、第２のボ
ールやゼロ点が５００ＭＨｚ〜１ＧＨｚ以上の点になけ
ればならないことになる。

つまり使用する周波数に対して非常に高い周波数性能ま
で考慮しなければ良好なアクティブフィルタを作製する
ことができない。

また、積分回路の直流ゲインを下げないようにするため
には、エミッタホロワが必要であることを前述したが、
前記第７図に示した差動増幅回路にエミッタホロワを接
続すると、エミッタホロワの出力には、エミッタ面積が
５倍のトランジスタが接続されたことと等価になる。ト
ランジスタのベース・エミッタ容量はエミッタ面積に比
例するので、このようにエミッタ面積が５倍になると、
ベース・エミッタ容量は５倍になってしまう。

一般に、トランジスタのベース・エミッタ容量は、０．
５ＤＦ〜１ｐＦであり、この容量値は製造ブ０セスで決
まるトランジスタの最小サイズにより決定されるので、
これ以上に小さくすることは難しい。

このような、ベース・エミッタ接合による容量Ｃｂｅが
、エミッタホロワの出力についた場合の影響を、第９図
（Ａ）及びその等価回路を示す第９図（８）を用いて考
えると、エミッタホロワ５７の出力抵抗ｒＱとベース・
エミッタ容ＮＩＣｂｅにより、ローパスフィルタが構成
される。

そのときのボールの周波数、ｆｐは ｆ　ｌ）−１／　（２π・Ｃｂｅ　−ｒｏ　　）となり
、エミッタホロワ５７のコレクタ電流を１ｍＡｑベース
・エミッタ容ｆｆ１ｃｂｅを１ｐＦとすると、 ｒｏ　＝１／Ｑｍ＝２６　（Ω） ｆｐ−６１２ＭＨ２ となる。しかし、前述したように前記第７図に示した差
動増幅回路を用いたものでは、エミッタ面積が５倍にな
るので、Ｃｂｅ−５ＤＦ、ｊｐは約１１５となり、カッ
トオフ周波数がＩＯＭＨ２のアクティブフィルタを想定
すると、特性が著しく劣化してしまうことになる。

このように、エミッタ面積の比が１＝４程度のトランジ
スタでエミッタカップルドペアを構成すると、少なくと
も、用いることのできる最小サイズの４倍のエミッタ面
積を有するトランジスタを使用しなければならないこと
になり、ベース・エミッタ容１２ｔｃｂｅの増加を招い
て高周波動作上の大きな妨げとなってしまう。

また、このような回路により、高速動作を実現するため
には、非常に出力インピーダンスの低い電圧源でドライ
ブする必要があり、回路設計上、極めて不都合である。

例えば前述の例でベース・エミッタ容ＩＣｂｅが５ρＦ
のとき、ボールの周波数／ｐを５００ＭＨｚとするため
には、エミッタホロワ５７のコレクタ電流を４ｍＡとす
る必要があり、消費電流が増大し、エミッタホロワ５７
のベース電流も無視できないものとなってしまう。

そして、エミッタ面積が大きいとしゃ断層波数７１が低
下するので、アクティブフィルタに使用する場合に限ら
ず高速動作を必要とするその他の回路にも適さない。さ
らに、高いＳ／Ｎが要求される回路では、使用されるト
ランジスタのサイズを大きくしてベース抵抗を小さくす
る手段がとられるが、エミッタ面積の比を１：４程度ま
で変えたトランジスタによる差動増幅回路では、エミッ
タ面積の小さい方のトランジスタのベース抵抗が高くな
り、これによりノイズレベルが決まってしまう。そして
、全体のチップ面積及び周波数特性等を考慮したとき、
トランジスタのサイズを太きくすることには限度がある
ので、上述の差動増幅回路はノイズの点からも不利がも
たらされる。

（発明が解決しようとする問題点） 線形性を改善した従来の差動増幅回路では、エミッタ面
積の比が１：４の２個のトランジスタを用いてエミッタ
カップルドペアが構成されていたため、エミッタ面積の
大きい方のトランジスタのしゃ断固波数ｆｔが低くなり
、またアクティブフィルタの構成の際に直流ゲインを上
げるためエミッタホロワドライブとしたとき、ベース・
エミッタ容ＭＣｂｅが大きくなり、エミッタホロワの周
波数特性が劣化して高周波動作上の大きな妨げとなって
しまう。また、ベース抵抗によるノイズは、エミッタ面
積の小さい方のトランジスタのベース抵抗が支配的とな
るので、これを改善するためにトランジスタのサイズ、
ひいてはチップ面積の増大を招くことになるのでコスト
的な面から望ましくない。

この発明は上記事情に基づいてなされたもので、エミッ
タ面積の小さいトランジスタを用いて線形性を改善する
ことにより、高周波動作を向上させることができととも
にＳ／Ｎの劣化を抑制覆ることのできる線形差初回路を
提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明は上記問題点を解決するために、第１図に示す
ように、それぞれ２個のトランジスタＱ１とＱ２及びＱ
３とＱ４を用いて第１のエミッタカップルドベ７１０及
び第２のエミッタカップルドペア２０を構成し、前記第
１のエミッタカップルドペア１０の第１のコレクタ１と
第２のエミッタカップルドペア２０の第１のコレクタ２
とを接続し、前記第１のエミッタカップルドペア１゜の
第２のコレクタ３と前記第２のエミッタカップルドペア
２０の第２のコレクタ４とを接続し、−方の入力端子５
と前記第１のエミッタカップルドペア１０の第１のベー
ス７とを接続するとともに当該一方の入力端子５と前記
第２のエミッタカップルドペア２０の第１のベース８と
の間に所要レベルのオフセット用直流電圧の印加手段Ｅ
１を接続し、他方の入力端子６と前記第２のエミッタカ
ップルドペア２０の第２のベース１１とを接続するとと
もに当該他方の入力端子６と前記第１のエミッタカップ
ルドペア１０の第２のベース９との間に前記オフセット
用直流電圧とは逆極性で且つ同一レベルのオフセット用
直流電圧の印加手段Ｅ２を接続したことを要旨とする。

（作用） 一方の入力端子５と第２のエミッタカップルドペア２０
の第１のベース８との間に所要レベルのオフセット用直
流電圧が印加され、他方の入力端子６と第１のエミッタ
カップルドペア１０の第２のベース９との間に前記オフ
セット用直流電圧とは逆極性で且つ同一レベルのオフセ
ット用直流電圧が印加されて第１、第２のエミッタカッ
プルドペア１０，２０の各出力電流がオフセットされる
。そして、このオフセット作用により、第１、第２のエ
ミッタカップルドペア１０．２０の出力電流にそれぞれ
所要のオフセットが与えられ、このオフセットされた各
出力電流がそれぞれ加算されて、出力電流Ｉ＋　、１２
とされることにより線形性が改善される。

このように、この発明の線形差動増幅回路は、各入力端
子５．６の部分に加えられるオフセット直流電圧によっ
て第１、第２のエミッタカップルドペア１０．２０の各
出力電流にオフセットが与えられるので、第１、第２の
エミッタカップルドペア１０．２０を構成するトランジ
スタは、エミツタ面積比が接近した比率で、格別大なる
エミツタ面積比を有するものを必要とせず且つそのエミ
ッタ面積は小さくすることができるので、Ｓ／Ｎの劣化
を抑えることができるとともに高周波動作の向上が図ら
れる。

（実施例） 以下、この発明の実施例を図面に塁づいて説明する。

第２図は、この発明の第１実施例を示す図である。

まず、線形差動増幅回路の構成を説明すると、それぞれ
エミッタ面積の等しいベアトランジスタＱ５とＱ６及び
Ｑ７とＱ８を用いて第１のエミッタカップルドペア１０
及び第２のエミッタカップルドペア２０が構成されてい
る。第１、第２のエミッタカップルドペア１０．２０に
おけるエミッタの共通接続点には、それぞれ定電流■ｅ
からなる定電流源１２ａ、１２ｂが接続されている。

第１のエミッタカップルドペア１０の第１のコレクタ１
と第２のエミッタカップルドペア２０の第１のコレクタ
２とが接続され、その共通接続点が負荷抵抗１３ａを介
して電源電圧ＶＣＣの電源線路１４に接続されている。

また、第１のエミッタカップルドペア１０の第２のコレ
クタ３と第２のエミッタカップルドペア２０の第２のコ
レクタ４とが接続され、その共通接続点が他の負荷抵抗
１３ｋ）を介して電源線路１４に接続されている。

そして、第１、第２のエミッタカップルドペア１０．２
０の出力電流にそれぞれ所要のオフセットを与える手段
として、この実施例では、内入力端子５．６の部分に、
それぞれエミツタ面積比が１：４からなる２個のトラン
ジスタからなる二つのエミッタホロワが並設されている
。

即ち、一方の入力端子５側に、は、エミツタ面積比が１
：４の２個のトランジスタＱ９、Ｑｌｏを用いた二つの
エミッタホロワ１５．１６が並設されている。各エミッ
タホロワ１５．１６のエミッタ回路には定電流Ｉｏの定
電流源１７ａ、１７ｂが接続されている。そして、エミ
ッタホロワ１５のエミッタ出力点が第１のエミッタカッ
プルドペア１０の第１のベース７に接続され、他のエミ
ッタホロワ１６のエミッタ出力点が第２のエミッタカッ
プルドペア２０の第１のベース８に接続されている。

また、他方の入力端子６側にも上記と同様に、エミツタ
面積比が１＝４の２個のトランジスタＱ１１、Ｑ１２を
用いた二つのエミッタホロワ１８．１９が並設されてい
る。各エミッタホロワ１８．１９のエミッタ回路には定
電流Ｉｏの定電流源１７ｃ１１７ｄが接続されている。

そして、エミッタホロワ１８のエミッタ出力点が第２の
エミッタカップルドペア２０の第２のベース１１に接続
され、他の１ミツタホロワ１９のエミッタ出力点が第１
のエミッタカップルドペアア１０の第２のベース９に接
続されている。

この実施例に係る線形差動増幅回路は、上述のように構
成されているので、一方の入力端子５側に並設された二
つのエミッタホロワ１５．１６におけるトランジスタＱ
＋ｏは、そのエミッタ面積が他のトランジスタＱ９の４
倍となっており、この両トランジスタＱ９、ＱＩＯには
同一レベルの定電流１ｏが流れる。したがってトランジ
スタＱ＋ｏと他のトランジスタＱ９とのベース・エミッ
タ電圧ｖｂｅはそれぞれ Ｖｔ−１ｎ　（Ｉｃ／ｌ５）（■） ＶｔｌＬｎ　（Ｉｃ／４　ｌｓ）（Ｖ）但し、ｌｓはト
ランジスタの飽和電流、ｌｃはコレクタ電流、Ｖｔは熱
電圧 となり、トランジスタＱ９とトランジスタＱ＋ｏのｖｂ
ｅの電位差は常に Ｖｔ−吏ｎ４　（Ｖ） となる。

この結果、このベース・エミッタ電圧Ｖｂｅの差電圧に
より一方の入力端子５に対する第１のエミッタカップル
ドペア１０の第１のベース７と第２のエミッタカップル
ドペア２０の第１のベース８との間には、第２のエミッ
タカップルドペア２０の第１のベース８側に所要レベル
の直流的なオフセットを持たせたことになって、前記第
１図に示したように一方の入力部にオフセット用直流電
圧Ｅ１が印加されたものと等価となる。

他方の入力端子６側についても、上記とほぼ同様に、第
１のエミッタカップルドペア１０の第２のベース９側に
上記とは逆極性で所要レベルの直流的なオフセットを持
たせたことになって、前記第１図に示したように他方の
入力部にオフセット用直流電圧Ｅ２が印加されたものと
等価となる。

このように、両入力部に１：４の比率の直流的なオフセ
ットを持たせることにより、第１、第２のエミッタカッ
プルドペア１０．２０の出力電流にそれぞれ１：４のオ
フセットが生じ、この１：４にオフセットした各出力電
流を加締して、この加算後の出力電流を１＋　、［２と
することにより、前記第８図中のａ特性線で示したもの
と同様の線形性の改善効果が得られる。

即ち、この実施例の線形差動増幅回路は、前記第７図の
回路におけるエミッタカップルドペアを構成するトラン
ジスタのエミッタの面積の差を、入力部に並設したエミ
ッタホロワを構成するトランジスタのエミッタ高周波動
作に殆んど影響しない面積の差に置換えることにより、
線形性の改善効果を得ている。

したがって、この実施例における第１、第２のエミッタ
カップルドペア１０．２０を構成する各トランジスタは
、エミッタ面積が等しく、格別大なるエミッタ面積を有
するものを必要とせず、且つそのエミッタ面積は可能な
範囲で小さくすることができるので、高周波動作の向上
が図られるとともにＳ／Ｎの劣化も抑えられる。

次いで、第３図には、この発明の第２実施例を示す。こ
の実施例は、前記第２図における各定電流源を具体的な
回路で実現したものである。

なお、第３図及び後述の各実施例を示す第４図、第５図
において、前記第２図における各回路素子等と同一ない
し均等のものは、前記と同一符号を以って示し、重複し
た説明を省略する。

即ち、この実施例では、前記第２図における定電流Ｎ１
２ａが定電圧２１でバイアスされたトランジスタＱＩ３
と抵抗２２ａとで構成され、また第２図における定電流
源１２ｂが同様に定電圧２１でバイアスされたトランジ
スタＱＩ４と抵抗２２ｂとで構成されている。さらに、
これと同様に、前記第２図における定電流源１７８〜１
７ｄが、定電圧２３でバイアスされた各トランジスタＱ
Ｉ５、ＱＣｓ　、Ｑｖｙ　、ＱＣｓと各抵抗２４ａ〜２
４ｄとで構成されている。

このように、この実施例では、各定電流源を構成するト
ランジスタＱ１３〜Ｑ＋ｅのエミッタと接地間にそれぞ
れ抵抗２２ａ、２２ｂ、２４ａ　〜２４ｄを接続するこ
とにより、各定電流源の出力のノイズを低減して、良好
なＳ／Ｎを劣化させないような考慮が払われている。

第４図には、この発明の第３実施例を示す。この実施例
は、一方の入力端子５側に並設された二つのエミッタホ
ロワ２６．２７が、その各トランジスタＱ９、Ｑ１９に
ついては、そのエミッタ面積が同一とされ、各定電流源
１７ｂ、２５ａの定電流のレベルが１＝４とされている
。

これと同様に、他方の入力端子６側に並設された二つの
エミッタホロワ２８．２９についても、この各トランジ
スタＱ　ｕ　、Ｑ　２０については、そのエミッタ面積
が同一とされ、各定電流源１７ｄ１２５ｂの定電流のレ
ベルが１：４とされている。

このように、この実施例では、一方の入力端子５側に並
設された二つのエミッタホロワ２６．２７における各ト
ランジスタＱ９、Ｑ１９はそのエミッタ面積が等しくさ
れ、トランジスタＱ９には他のトランジスタＧｈ９の４
倍の電流が流れる。したがってトランジスタＱＩ９とト
ランジスタＱ９とのベース・エミッタ電圧Ｖｂｅはの電
位差はＶｔ・Ｑｏ４（Ｖ）となる。そしてこのベース・
エミッタ電圧Ｖｂｅの差電圧により、前記第１実施例（
第２図）のものと同様に、一方の入力部にＶｔ・１ｎ４
（Ｖ）の直流的なオフセットが持たせられる。

他方の入力部についても、上記と同様にＶｔ・Ｑｏ４　
（Ｖ）の直流的なオフセットが持たせられる。

この結果、前記第１実施例のものと同様に第１、第２の
エミッタカップルドペ７１０．２０の出力電流にそれぞ
れ１：４のオフセットか生じて線形性の改善効果が得ら
れる。

第５図には、この発明の第４実論例を示す。この実施例
は、第１のエミッタカップルドペア１０と第２のエミッ
タカップルドペア２０がそれぞれエミッタ面積の比が１
：２の２個のトランジスタＱｓとＱ２１及びＱ７とＱ２
２により構成され、また、両入力部にそれぞれ並設され
たエミッタホロワ１５と３１及び１８と３２におけるト
ランジスタＱ９とＱ２３及びＱｏとＱ２４のエミッタ面
積の比がそれぞれ１：２とされている。

そして、それぞれエミッタ面積の比を１＝２としたエミ
ッタカップルドペアの部分及びエミッタホロワの部分の
両者の相乗作用により、第１、第２のエミッタカップル
ドペア１０．２０の出力電流にそれぞれ１：４のオフセ
ットを生じさせて線形性の改善効果を得ている。

この実施例のように、第１、第２のエミツタカップルド
ペ７１０．２０をそれぞれ構成する各トランジスタのエ
ミッタ面積の比を１＝２程度まで大きくしても、各トラ
ンジスタのエミッタ面積は格別大となることはなく、高
周波動作の向上及びＳ／Ｎの劣化に対する抑制効果を得
ることができる。

なお、上述の各実施例では、第１、第２のエミッタカッ
プルドペア１０，２０の出力電流にそれぞれ生じさせる
オフセットを１：４の比率としたが、このオフセットの
比率は、例えば１：４．５又は１：５等の１：４に近い
比率であれば線形性の改善効果を得ることができる。

また、この発明に係る線形差動増幅回路は、アクティブ
フィルタに利用する場合に限らず、例えばオペアンプの
初段回路として用いる等、その他の回路にも利用するこ
とができる。

［発明の効！！］ 以上説明したように、この発明によれば、両入力部に直
流的なオフセット電圧を与えて第１、第２のエミッタカ
ップルドペアの出力電流にそれぞれ所要のオフセットを
生じさせ、ざらにこのオフセットされた各出力電流を所
要の態様で加算することにより線形性を改善するように
したので、第１、第２のエミッタカップルドペアを構成
するトランジスタは格別大なるエミッタ面積を有するも
のを必要とせず、そのエミッタ面積を小さくすることが
できて高周波動作の向上を図ることができるとともに、
Ｓ／Ｎの劣化を適切に抑えることができるという利点が
ある。

【図面の簡単な説明】

第１図はこの発明に係る線形差動増幅回路の基本的構成
を示す回路図、第２図はこの発明の第１実施例を示す回
路図、第３図はこの発明の第２実施例を示す回路図、第
４図はこの発明の第３実施例を示す回路図、第５図はこ
の発明の第４実施例を示す回路図、第６因は従来の差動
増幅回路を示す回路図、第７図は線形性を改善した従来
の差動増幅回路の回路図、第８図は同上従来例における
線形性の改善効果を示す入出力特性図、第９図は差動増
幅回路の入力部に付設するエミッタホロワを示す回路図
である。 ５．６：入力端子、 １０：第１のエミッタカップルドペアア、２０：第２の
エミッタカップルドペア、１５．１６．１８．１９．２
６．２７．２８．２９．３Ｌ３２：エミッタホロワ、 Ｅ＋　、Ｅ２　　：オフセット用直流電圧の印加手段、
Ｑ１〜Ｑ８・Ｑ２１　・Ｑ２２　：エミツタカップルド
ベアを構成するトランジスタ、 Ｑ９〜ＱＩ２　％　Ｑ１９　Ｎ　Ｑ２　ｏ亀Ｑ２３　ｓ
　Ｑ２４：オフセット用直流電圧の印加手段となるエミ
ッタホロワを構成するトランジスタ。

Claims (3)

【特許請求の範囲】
1. （１）それぞれ２個のトランジスタを用いて第１のエミ
   ッタカップルドペア及び第２のエミッタカップルドペア
   を構成し、 前記第１のエミッタカップルドペアの第１のコレクタと
   前記第２のエミッタカップルドペアの第１のコレクタと
   を接続し、 前記第１のエミッタカップルドペアの第２のコレクタと
   前記第２のエミッタカツプルドペアの第２のコレクタと
   を接続し、 一方の入力端子と前記第１のエミツタカツプルドペアの
   第１のベースとを接続するとともに当該一方の入力端子
   と前記第２のエミッタカツプルドペアの第１のベースと
   の間に所要レベルのオフセット用直流電圧の印加手段を
   接続し、 他方の入力端子と前記第２のエミッタカップルドペアの
   第２のベースとを接続するとともに当該他方の入力端子
   と前記第１のエミッタカップルドペアの第２のベースと
   の間に前記オフセット用直流電圧とは逆極性で且つ同一
   レベルのオフセット用直流電圧の印加手段を接続したこ
   とを特徴とする線形差動増幅回路。
2. （２）前記オフセット用直流電圧の印加手段は、エミッ
   タ面積の異なるトランジスタを使用した二つのエミッタ
   ホロワの出力電位差を用いたものであることを特徴とす
   る特許請求の範囲第１項に記載の線形差動増幅回路。
3. （３）前記オフセット用直流電圧の印加手段は、コレク
   タ電流の異なる二つのエミッタホロワの出力電位差を用
   いたものであることを特徴とする特許請求の範囲第１項
   に記載の線形差動増幅回路。