JP3644387B2

JP3644387B2 - フィルタ回路

Info

Publication number: JP3644387B2
Application number: JP2001002272A
Authority: JP
Inventors: 克行米沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-01-10
Filing date: 2001-01-10
Publication date: 2005-04-27
Anticipated expiration: 2021-01-10
Also published as: JP2002208837A; US20020121926A1; US6744306B2

Description

【０００１】
【発明の属する技術分野】
本発明は、１次ローパスフィルタ、１次ハイパスフィルタあるいは１次オールパスフィルタ等のフィルタ回路に関し、特に低電圧動作が可能な広ダイナミックレンジのフィルタ回路に関する。
【０００２】
【従来の技術】
フィルタ回路、例えば低電圧動作が可能な広ダイナミックレンジの１次ローパスフィルタの従来例として、例えば特開平９−６９７５２号公報に開示されたものが知られている。この従来例に係る１次ローパスフィルタの回路構成を図１３に示す。
【０００３】
図１３において、差動入力の一方の回路入力端子１０１には、トランジスタＱ１のベース電極が接続されている。トランジスタＱ１のコレクタ電極は、電源電圧ＶＣＣの電源ライン１０３に接続されている。トランジスタＱ１のエミッタ電極には、トランジスタＱ２のエミッタ電極が接続されている。トランジスタＱ２は、ベース電極とコレクタ電極が接続されたダイオード接続構成となっている。トランジスタＱ１，Ｑ２のエミッタ共通接続点と接地レベルのＧＮＤライン１０４との間には電流源１１１が接続されている。
【０００４】
トランジスタＱ２のベース・コレクタ電極には、トランジスタＱ３のベース・コレクタ電極が接続されている。すなわち、トランジスタＱ３もダイオード接続構成となっており、しかもダイオード接続構成のトランジスタＱ２に対して逆極性で直列に接続されている。トランジスタＱ２，Ｑ３のベース・コレクタ共通接続点と電源ライン１０３との間には電流源１１２が接続されている。トランジスタＱ３のエミッタ電極にはトランジスタＱ４のエミッタ電極が接続されている。トランジスタＱ３，Ｑ４のエミッタ共通接続点とＧＮＤライン１０４との間には電流源１１３が接続されている。
【０００５】
以降、同様の接続関係が繰り返えされることによって計ｎ個のトランジスタＱ１〜Ｑｎが接続される。そして、共にダイオード接続構成の最終段のｎ−１個目のトランジスタＱｎ−１とｎ個目のトランジスタＱｎのエミッタ共通接続点とＧＮＤライン１０４との間に電流源１１４が接続されている。トランジスタＱｎのベース・コレクタ共通接続点と電源ライン１０３との間には電流源１１５が接続されている。また、トランジスタＱｎのベース・コレクタ共通接続点は差動出力の一方の回路出力端子１０５に接続されるとともに、コンデンサ１０７の一端に接続されている。
【０００６】
上記の回路と全く同じ接続関係のｎ個のトランジスタ（トランジスタＱ２ｎ〜Ｑｎ＋１）および電流源からなる回路が、差動入力の他方の回路入力端子１０２と差動出力の他方の回路出力端子１０６およびコンデンサ１０７の他端との間に接続されている。なお、本例に係る１次ローパスフィルタは、ｎが偶数の場合の回路例であり、ｎが奇数の場合には、ｎ個目のトランジスタＱｎ（Ｑｎ＋１）と回路出力端子１０５（１０６）およびコンデンサ１０７の一端（他端）との接続関係が図１４に示すようになる。
【０００７】
上記構成の従来例に係る１次ローパスフィルタの等価回路を図１５に示す。この等価回路から明らかなように、この１次ローパスフィルタは、回路入力端子１０１，１０２と回路出力端子１０５，１０６との間にトランジスタのエミッタ抵抗ｒeがそれぞれｎ個直列に接続されるとともに、回路出力端子１０５，１０６間にコンデンサ１０７が接続された回路構成となっている。
【０００８】
この１次ローパスフィルタにおいて、入力信号をｖi 、出力信号をｖo 、各トランジスタに流れる電流をＩ、コンデンサ１０７の容量をＣとすると、その伝達関数Ｈ（＝ｖo ／ｖi ）は、複素周波数をｓとすると、
【０００９】
【数１】

【００１０】
となる。ただし、エミッタ抵抗ｒe はｒe ＝Ｖｔ／Ｉで表される。ここで、Ｖｔ＝ｋＴ／ｑであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量である。また、カットオフ周波数ｆc は、
ｆc ＝１／４π・ｒe ・ｎ・Ｃ
となる。
【００１１】
この従来例に係る１次ローパスフィルタは、図１３および図１４から明らかなように、電源ライン１０３とＧＮＤライン１０４との間に、電流源を２個、トランジスタ回路を１段だけ配置した回路構成であることから、低電圧の電源電圧にて動作が可能であるとともに、トランジスタの数ｎを増やすことで、入力ダイナミックレンジをｎ倍に拡大できるという特長を持っている。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記構成の従来例に係る１次ローパスフィルタでは、入力ダイナミックレンジを拡大するためにはトランジスタの数ｎを増やす必要があることから、カットオフ周波数ｆcおよびコンデンサ１０７の容量Ｃを固定とすると、トランジスタの数ｎを増やすことにより、その数ｎに応じて消費電流が指数関数的に増加することになる。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、消費電流を抑えつつ入力ダイナミックレンジを拡大可能な低電圧動作のフィルタ回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明では、１個のトランジスタと互いに並列接続されかつ各一方の電極が当該トランジスタの第１電極に接続された４個のダイオードとの組み合わせからなり、４個のダイオードに入力信号に応じた第１の電流が流れる第１の差動回路と、１個のダイオードと互いに並列接続されかつ各第１電極が当該ダイオードの一方の電極に接続された４個のトランジスタとの組み合わせからなり、１個のダイオードに入力信号に応じた第２の電流が流れる第２の差動回路とを設ける。また、４個のダイオードと１個のダイオードとの共通接続ノードに電流源を接続する。そして、この電流源の電流および上記第１，第２の電流によって決まる電流が流れるコンデンサを所定のノードに接続することにより、ローパスフィルタ、ハイパスフィルタあるいはオールパスフィルタを構成する。
【００１５】
ここでは、第１,第２の差動回路を構成するトランジスタとして、バイポーラトランジスタを用いる場合を例にとる。この場合において、トランジスタの第１電極とはキャリア（電子または正孔）を注入するエミッタ電極を言い、第２電極とはキャリアが到達するコレクタ電極を言い、制御電極とはエミッタ電極から注入されたキャリアの移動を制御するための電流を供給するベース電極を言うものとする。また、ダイオードの一方の電極とはカソード電極を言い、ダイオードをトランジスタで構成した場合にはエミッタ電極を言うものとする。
【００１６】
上記構成のフィルタ回路において、トランジスタとダイオードとの数の組み合わせが、１：４の割合の第１の差動回路と４：１の割合の第２の差動回路とは、それらのダイオードの接続ノードに電流源を接続することによって２つの動作点を持つ。そして、この２つの動作点を持つ第１，第２の差動回路を足し合わせることにより、ダイナミックレンジを拡大できる。また、電流源の電流を変えることにより、カットオフ周波数も可変となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
［第１実施形態］
図１は、本発明の第１実施形態に係るフィルタ回路の構成例を示す回路図であり、１次ローパスフィルタに適用した場合を示している。ここでは、回路を構成するトランジスタとして、ＮＰＮ型のバイポーラトランジスタを用いる場合を例に採って説明するものとする。
【００１９】
図１において、差動入力の一方の入力信号ＶＩＮ＋が与えられる回路入力端子１１には、トランジスタＱ１１のベース電極が接続されている。トランジスタＱ１１のコレクタ電極は、第１の電源、例えば電源電圧ＶＣＣの電源ライン１３に接続されている。トランジスタＱ１１のエミッタ電極には、トランジスタＱ１２のエミッタ電極が接続されている。トランジスタＱ１２は、ベース電極とコレクタ電極が接続されたダイオード接続構成となっている。このダイオード接続構成のトランジスタＱ１２に対して、同様にダイオード接続構成の３個のトランジスタＱ１３〜Ｑ１５が並列接続されている。
【００２０】
すなわち、ダイオード接続構成の計４個のトランジスタＱ１２〜Ｑ１５が互いに並列接続されている。これらトランジスタＱ１２〜Ｑ１５とトランジスタＱ１１とにより、第１の差動回路１５Ａが構成されている。そして、トランジスタＱ１１〜Ｑ１５のエミッタ共通接続点と第２の電源、例えば接地レベルのＧＮＤライン１４との間には電流源２１Ａが接続されている。回路入力端子１１にはさらに、４個のトランジスタＱ１６〜Ｑ１９の各ベース電極が接続されている。これらトランジスタＱ１６〜Ｑ１９は互いに並列接続、即ちエミッタ同士およびコレクタ同士がそれぞれ接続されている。トランジスタＱ１６〜Ｑ１９の各コレクタ電極は電源ライン１３に接続されている。
【００２１】
これらトランジスタＱ１６〜Ｑ１９の各エミッタ電極に対して、トランジスタＱ２０のエミッタ電極が接続されている。トランジスタＱ２０はダイオード接続構成となっている。このトランジスタＱ２０およびトランジスタＱ１６〜Ｑ１９により、第２の差動回路１６Ａが構成されている。そして、トランジスタＱ１６〜Ｑ２０のエミッタ共通接続点とＧＮＤライン１４との間には電流源２２Ａが接続されている。
【００２２】
また、第１の差動回路１５ＡにおけるトランジスタＱ１２〜Ｑ１５のベース・コレクタ共通接続点と第２の差動回路１６ＡにおけるトランジスタＱ２０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＡと電源ライン１３との間には電流源２３Ａが接続されている。また、この接続ノードＡはコンデンサ１７の一端に接続されるとともに、回路出力端子１８に接続されている。この回路出力端子１８から出力信号ＶＯ＋が導出される。
【００２３】
上記構成の回路と全く同じ構成の回路がさらに、差動入力の他方の入力信号、即ち入力信号ＶＩＮ＋と逆極性の入力信号ＶＩＮ−が与えられる回路入力端子１２と、負側の回路出力端子１９およびコンデンサ１７の他端との間に、コンデンサ１７に関して対称に設けられる。
【００２４】
すなわち、回路入力端子１２には、トランジスタＱ２１のベース電極が接続されている。トランジスタＱ２１のコレクタ電極は電源ライン１３に接続されている。トランジスタＱ２１のエミッタ電極には、トランジスタＱ２２のエミッタ電極が接続されている。トランジスタＱ２２はダイオード接続構成となっている。このダイオード接続構成のトランジスタＱ２２に対して、同様にダイオード接続構成の３個のトランジスタＱ２３〜Ｑ２５が並列接続されている。
【００２５】
すなわち、ダイオード接続構成の計４個のトランジスタＱ２２〜Ｑ２５が互いに並列接続されている。これらトランジスタＱ２２〜Ｑ２５とトランジスタＱ２１とにより、第１の差動回路１５Ｂが構成されている。そして、トランジスタＱ２１〜Ｑ２５のエミッタ共通接続点とＧＮＤライン１４との間には電流源２１Ｂが接続されている。回路入力端子１２にはさらに、４個のトランジスタＱ２６〜Ｑ２９の各ベース電極が接続されている。これらトランジスタＱ２６〜Ｑ２９は互いに並列接続されている。トランジスタＱ２６〜Ｑ２９の各コレクタ電極は電源ライン１３に接続されている。
【００２６】
これらトランジスタＱ２６〜Ｑ２９の各エミッタ電極に対して、トランジスタＱ３０のエミッタ電極が接続されている。トランジスタＱ３０はダイオード接続構成となっている。このトランジスタＱ３０およびトランジスタＱ２６〜Ｑ２９により、第２の差動回路１６Ｂが構成されている。そして、トランジスタＱ２６〜Ｑ３０のエミッタ共通接続点とＧＮＤライン１４との間には電流源２２Ｂが接続されている。
【００２７】
また、第１の差動回路１５ＢにおけるトランジスタＱ２２〜Ｑ２５のベース・コレクタ共通接続点と第２の差動回路１６ＢにおけるトランジスタＱ３０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＢと電源ライン１３との間には電流源２３Ｂが接続されている。また、この接続ノードＢはコンデンサ１７の他端に接続されるとともに、回路出力端子１９に接続されている。この回路出力端子１９から出力信号ＶＯ−が導出される。
【００２８】
上記構成の第１実施形態に係るフィルタ回路、即ち１次ローパスフィルタにおいて、その入力ダイナミックレンジはコンデンサ１７のインピーダンスの影響を受ける。すなわち、コンデンサ１７のインピーダンスが大きい、つまり入力信号ｖi の周波数が低いときはダイナミックレンジが大きくなり、入力信号ｖi の周波数が高いときはダイナミックレンジが小さくなる。そして、入力信号ｖi の周波数が高くなるにつれて、コンデンサ１７がショート状態に近づく。
【００２９】
今仮に、入力信号ｖi が回路入力端子１１，１２間に印加されたとき、コンデンサ１７がショート状態にあるものとし、このときコンデンサ１７に流れる電流Ｉ０を考えると、コンデンサ１７の両端間に印加される電圧は入力電圧ＶＩＮ＋と入力電圧ＶＩＮ−の中点になる。
【００３０】
図１の左側の回路について考えると、第１の差動回路１５ＡにおけるトランジスタＱ１１，トランジスタＱ１２〜Ｑ１５に流れる電流をＩ１，Ｉ２とすると、
ｖi ／２＝Ｖｔln（Ｉ１／Ｉｓ）−Ｖｔln（Ｉ２／４Ｉｓ） ……（１）
となる。ここで、電流Ｉｓは飽和電流であり、トランジスタの製造プロセスによって決まる定数である。
【００３１】
電流源２１Ａの電流をＩとすると、
Ｉ１＋Ｉ２＝Ｉ ……（２）
となる。したがって、（１）式と（２）式より、
【００３２】
【数２】

【００３３】
となる。一方、第２の差動回路１６ＡにおけるトランジスタＱ２０、トランジスタＱ１６〜Ｑ１９に流れる電流をＩ３，Ｉ４とすると、
ｖi ／２＝Ｖｔln（Ｉ３／４Ｉｓ）−Ｖｔln（Ｉ４／Ｉｓ） ……（５）
となる。電流源２２Ａの電流をＩとすると、
Ｉ３＋Ｉ４＝Ｉ ……（６）
となる。したがって、（４）式と（５）式より、
【００３４】
【数３】

【００３５】
となる。よって、コンデンサ１７に流れる電流Ｉ０は、上記（４）式と（７）式より、
【００３６】
【数４】

【００３７】
となる。今、ｖi ＝０とすると、
Ｉ１＝Ｉ３＝Ｉ／５，Ｉ２＝Ｉ４＝（４／５）Ｉ
となる。図１の右側における第１の差動回路１５Ｂおよび第２の差動回路１６Ｂについても、第１の差動回路１５Ａおよび第２の差動回路１６Ａと全く同様のことが言える。
【００３８】
ここで、図１のフィルタ回路を等価的に表すと、図２に示すようになる。よって、コンデンサ１７の容量をＣとすると、本実施形態に係るフィルタ回路は、その伝達関数Ｈ（＝ｖo ／ｖi ）が
【００３９】
【数５】

【００４０】
となり、カットオフ周波数ｆcが
ｆc ＝２Ｉ／２５π・Ｖｔ・Ｃ
となる１次ローパスフィルタとなる。
【００４１】
ここで、本実施形態に係る１次パスフィルタの特性について、図１３および図１４に示した従来例に係る１次パスフィルタの特性と対比して説明する。ここでは、図１３の従来回路の場合がｎ＝４、図１４の従来回路の場合がｎ＝３とし、またコンデンサ１７，１０７をショートしたときに当該コンデンサに流れる電流Ｉ０を比較するものとする。ただし、コンデンサ１７，１０７の容量Ｃおよびカットオフ周波数ｆc は同じとし、カットオフ周波数ｆc を決める電流Ｉについては回路によって変えるものとする。
【００４２】
図３に、入力ｖi に対する電流Ｉ０の特性を示す。図３の特性図において、□印でプロットした一点鎖線で示す曲線が図１３の従来回路でのｎ＝４の場合の特性を、○印でプロットした点線で示す曲線が図１４の従来回路でのｎ＝３の場合の特性を、×印でプロットした実線で示す曲線が本実施形態に係る回路の場合の特性をそれぞれ示している。この特性図から明らかなように、本実施形態に係る回路の方が、従来例に係る回路よりも電流Ｉ０の直線性に優れている。
【００４３】
図４に入力周波数ｆがｆ＝ｆcのときの入出力特性を示し、図５にｆ＝ｆcのときの歪率（Ｔ．Ｈ．Ｄ．）特性を示す。これらの特性図においても、□印でプロットした一点鎖線で示す曲線が図１３の従来回路でのｎ＝４の場合の特性を、○印でプロットした点線で示す曲線が図１４の従来回路でのｎ＝３の場合の特性を、×印でプロットした実線で示す曲線が本実施形態に係る回路の場合の特性をそれぞれ示している。図４の特性図から明らかなように、本実施形態に係る回路の方が、従来例に係る回路よりも入出力特性の直線性に優れている。また、図５の特性図から明らかなように、歪率が０．９％以内では、本実施形態に係る回路の方が、従来例に係る回路よりも優れている。
【００４４】
また、消費電流について本実施形態に係る回路と従来例に係る回路とを比較すると、上述したように、カットオフ周波数ｆcを同じにした場合に、各回路に流れるトータルの電流の比を求めると、本実施形態に係るフィルタ回路は、ｎ＝３の従来例に係る回路の０．６９倍、ｎ＝４の従来例に係る回路の０．３９倍となり、従来回路に比べて消費電流を極めて少なく抑えることができる。
【００４５】
上述したことから明らかなように、トランジスタとダイオードとの数の組み合わせが、１：４の割合の第１の差動回路１５Ａ，１５Ｂと４：１の割合の第２の差動回路１６Ａ，１６Ｂとを設け、それらのダイオードの接続ノードＡ，Ｂに電流源２３Ａ，２３Ｂを接続することで、これら差動回路が２つの動作点を持つため、この２つの動作点を持つ第１の差動回路１５Ａ，１５Ｂと第２の差動回路１６Ａ，１６Ｂとを足し合わせることで、消費電流を抑えつつ入力ダイナミックレンジを拡大できる。また、電流源２３Ａ，２３Ｂの電流Ｉを変えることで、カットオフ周波数ｆc も可変となる。
【００４６】
続いて、第１実施形態に係る１次ローパスフィルタの各種の変形例について説明する。図６は、第１実施形態に係る１次ローパスフィルタの第１変形例を示す回路図である。
【００４７】
この第１変形例に係る１次ローパスフィルタは、第１実施形態に係る１次ローパスフィルタの第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１６Ａ，１６Ｂをそれぞれ基本回路とし、この基本回路をｎ段縦積み、即ち電源ライン１３とＧＮＤライン１４との間に直列に接続した構成となっている。以下、具体的な回路構成について説明する。なお、図１と同等部分には同一符号を付して示している。
【００４８】
第１の差動回路１５Ａ１では、１段目のトランジスタＱ１１−１に対して、ダイオード接続構成の２段目のトランジスタＱ１１−２乃至ｎ段目のトランジスタＱ１１−ｎが直列に接続されている。また、並列接続されたダイオード接続構成の１段目のトランジスタＱ１２−１〜Ｑ１５−１に対して、同様に並列接続されたダイオード接続構成の２段目のトランジスタＱ１２−２〜Ｑ１５−２乃至ｎ段目のトランジスタＱ１２−ｎ〜Ｑ１５−ｎが直列に接続されている。そして、ｎ段目のトランジスタＱ１１−ｎのエミッタ電極とｎ段目のトランジスタＱ１２−ｎ〜Ｑ１５−ｎの各エミッタ電極とが共通に接続され、かつ電流源２１Ａを介してＧＮＤライン１４に接続されている。
【００４９】
第２の差動回路１６Ａ１では、並列接続された１段目のトランジスタＱ１６−１〜Ｑ１９−１に対して、並列接続されたダイオード接続構成の２段目のトランジスタＱ１６−２〜Ｑ１９−２乃至ｎ段目のトランジスタＱ１６−ｎ〜Ｑ１９−ｎが直列に接続されている。また、１段目のトランジスタＱ２０−１に対して、ダイオード接続構成の２段目のトランジスタＱ２０−２乃至ｎ段目のトランジスタＱ２０−ｎが直列に接続されている。そして、ｎ段目のトランジスタＱ１６−ｎ〜Ｑ１９−ｎの各エミッタ電極とｎ段目のトランジスタＱ２０−ｎのエミッタ電極とが共通に接続され、かつ電流源２２Ａを介してＧＮＤライン１４に接続されている。
【００５０】
また、第１の差動回路１５Ａ１の１段目のトランジスタＱ１２−１〜Ｑ１５−１乃至ｎ段目のトランジスタＱ１２−ｎ〜Ｑ１５−ｎの各ベース・コレクタ共通接続点と、第２の差動回路１６Ａ１の１段目のトランジスタＱ２０−１乃至ｎ段目のトランジスタＱ２０−ｎのベース・コレクタ共通接続点とが各段ごとに接続されている。そして、１段目のベース・コレクタ共通接続点は、電流源２３Ａを介して電源ライン１３に接続されるとともに、コンデンサ１７の一端および一方の回路出力端子１８にそれぞれ接続されている。
【００５１】
第１の差動回路１５Ｂ１および第２の差動回路１６Ｂ１についても、第１の差動回路１５Ａ１および第２の差動回路１６Ａ１と全く同様の接続関係となっている。
【００５２】
このように、第１変形例に係る１次ローパスフィルタでは、第１実施形態に係る１次ローパスフィルタの第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１６Ａ，１６Ｂをそれぞれｎ段縦積みしたことで、入力ダイナミックレンジを第１実施形態に係る１次ローパスフィルタの場合のｎ倍に拡大できる。ただし、本変形例の場合には、電源ライン１３とＧＮＤライン１４との間にトランジスタ回路をｎ段直列に接続した回路構成を採っていることから、その分だけ高い電源電圧が回路動作に必要となる。
【００５３】
図７は、第１実施形態に係る１次ローパスフィルタの第２変形例を示す回路図である。
【００５４】
この第２変形例に係る１次ローパスフィルタは、第１実施形態に係る１次ローパスフィルタの第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１６Ａ，１６Ｂをそれぞれ基本回路としている。そして、第１の差動回路１５Ａについてｎ個の基本回路１５Ａ２−１〜１５Ａ２−ｎを横並び、即ち回路入力端子１１と回路出力端子１８およびコンデンサ１７の一端との間に直列に接続する。
【００５５】
これらｎ個の基本回路１５Ａ２−１〜１５Ａ２−ｎに対して、第２の差動回路１６Ａについてのｎ個の基本回路１６Ａ２−１〜１６Ａ２−ｎをそれぞれ並列に接続する。この場合、直列に接続されたｎ個の基本回路１５Ａ２−１〜１５Ａ２−ｎの各接続点と電源ライン１３との間には、電流源２１Ａ−１〜２１Ａ−ｎ，２２Ａ−１〜２２Ａ−ｎの２倍の電流２Ｉを流す電流源２３Ａ−１，……がそれぞれ接続されることになる。
【００５６】
第１の差動回路１５Ｂ２および第２の差動回路１６Ｂ２についても、第１の差動回路１５Ａ２および第２の差動回路１６Ａ２と全く同様の接続関係となっている。
【００５７】
このように、第２変形例に係る１次ローパスフィルタでは、第１実施形態に係る１次ローパスフィルタの第１の差動回路１５Ａ，１５Ｂをそれぞれｎ段横並びにし、かつ第１の差動回路１５Ａ，１５Ｂの各々に対して第２の差動回路１６Ａ，１６Ｂを並列に接続したことで、第１変形例に係る１次ローパスフィルタの場合と同様に、入力ダイナミックレンジを拡大できる。また、電源ライン１３とのＧＮＤライン１４との間には、電流源を２個、トランジスタ回路を１段だけ接続した構成であるため、低電源電圧にて回路動作が可能であるという利点もある。
【００５８】
図８は、第１実施形態に係る１次ローパスフィルタの第３変形例を示す回路図である。
【００５９】
この第３変形例に係る１次ローパスフィルタも、第２変形例に係る１次ローパスフィルタの場合と同様に、第１実施形態に係る１次ローパスフィルタの第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１６Ａ，１６Ｂをそれぞれ基本回路とし、この基本回路をｎ段横並びに配置した構成を採っている。
【００６０】
異なるのは、第２変形例に係る１次ローパスフィルタでは、第１の差動回路１５Ａの基本回路１５Ａ２−１〜１５Ａ２−ｎに対して、第２の差動回路１６Ａの基本回路１６Ａ２−１〜１６Ａ２−ｎをそれぞれ並列に接続しているのに対し、第３変形例に係る１次ローパスフィルタでは、第１の差動回路１５Ａの基本回路がｎ個直列に接続されてなる第１の直列接続回路１５Ａ３，１５Ｂ３に対して、同様に第２の差動回路１６Ａの基本回路がｎ個直列接続されてなる第２の直列接続回路１６Ａ３，１６Ｂ３がそれぞれ並列に接続されている点である。
【００６１】
この第３変形例に係る１次ローパスフィルタの場合にも、第２変形例に係る１次ローパスフィルタの場合と同様に、入力ダイナミックレンジの拡大が図れるとともに、低電源電圧にて回路動作が可能になる。
【００６２】
なお、以上説明した各変形例では、トランジスタとダイオードとの数の組み合わせが、１：４の割合の第１の差動回路１５Ａ，１５Ｂと４：１の割合の第２の差動回路１６Ａ，１６Ｂとを基本回路とし、その基本回路を組み合わせる場合を具体例に挙げて説明したが、これらの基本回路に対してトランジスタとダイオードとの数の組み合わせが、１：４ｍ（ｍは２以上の整数）の割合の差動回路と、４ｍ：１の割合の差動回路とを組み合わせることも可能である。この組み合わせによれば、入力ｖi に対する電流Ｉ０の特性の直線性をさらに向上できる。
【００６３】
［第２実施形態］
図９は、本発明の第２実施形態に係るフィルタ回路の構成例を示す回路図であり、１次ハイパスフィルタに適用した場合を示している。ここでは、回路を構成するトランジスタとして、ＮＰＮ型のバイポーラトランジスタを用いる場合を例に採って説明するものとする。
【００６４】
図９において、第１の差動回路３５Ａは、コレクタ電極が電源ライン３３に接続されたトランジスタＱ３１と、互いに並列に接続され、各エミッタ電極がトランジスタＱ３１のエミッタ電極に接続されたダイオード接続構成の４個のトランジスタＱ３２〜Ｑ３５とから構成されている。そして、これらトランジスタＱ３１〜Ｑ３５のエミッタ共通接続点とＧＮＤライン３４との間には電流源４１Ａが接続されている。
【００６５】
一方、第２の差動回路３６Ａは、互いに並列に接続された４個のトランジスタＱ３６〜Ｑ３９と、これらトランジスタＱ３６〜Ｑ３９の各エミッタ電極にエミッタ電極が接続されたトランジスタＱ４０とから構成されている。そして、これらトランジスタＱ３６〜Ｑ４０の各エミッタ共通接続点とＧＮＤライン３４との間には電流源４２Ａが接続されている。
【００６６】
また、第１の差動回路３５ＡにおけるトランジスタＱ３２〜Ｑ３５のベース・コレクタ共通接続点と第２の差動回路３６ＡにおけるトランジスタＱ４０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＡと電源ライン３３との間には電流源４３Ａが接続されている。この接続ノードＡは、コンデンサ３７Ａの一端に接続されるとともに、回路出力端子３８に接続されている。コンデンサ３７Ａの他端は、回路入力端子３１に接続されている。
【００６７】
第１の差動回路３５ＡにおけるトランジスタＱ３１のベース電極と、第２の差動回路３６ＡにおけるトランジスタＱ３６〜Ｑ３９の各ベース電極は、直流電源４０の負側電極に接続されている。直流電源４０の正側電極は電源ライン３３に接続されている。
【００６８】
上記構成の第１，第２の差動回路３５Ａ，３６Ａと全く同じ構成の第１，第２の差動回路３５Ｂ，３６Ｂが、直流電源４０の負側電極と回路出力端子３９との間に設けられる。そして、第１の差動回路３５ＢにおけるトランジスタＱ４１〜Ｑ４５のエミッタ共通接続点とＧＮＤライン３４との間には電流源４１Ｂが接続され、第２の差動回路３６ＢにおけるトランジスタＱ４６〜Ｑ５０のエミッタ共通接続点とＧＮＤライン３４との間には電流源４２Ｂが接続されている。
【００６９】
また、第１の差動回路３５ＢにおけるトランジスタＱ４２〜Ｑ４５のベース・コレクタ共通接続点と第２の差動回路３６ＢにおけるトランジスタＱ５０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＢと電源ライン３３との間には電流源４３Ｂが接続されている。
【００７０】
この接続ノードＢはコンデンサ３７Ｂの一端に接続されるとともに、回路出力端子３９に接続されている。コンデンサ３７Ｂの他端は、回路入力端子３２に接続されている。第１の差動回路３５ＢにおけるトランジスタＱ４１のベース電極と、第２の差動回路３６ＢにおけるトランジスタＱ４６〜Ｑ４９の各ベース電極は、直流電源４０の負側電極に接続されている。
【００７１】
上述した構成の説明から明らかなように、第１の差動回路３５Ａ，３５Ｂおよび第２の差動回路３５Ｂ，３６Ｂは、第１実施形態に係るフィルタ回路における第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１５Ｂ，１６Ｂと全く同じ回路構成となっている。したがって、図９のフィルタ回路を等価的に表すと、図１０に示すようになる。よって、コンデンサ３７Ａ，３７Ｂの各容量をＣとすると、本実施形態に係るフィルタ回路は、その伝達関数Ｈ（＝ｖo ／ｖi ）が
【００７２】
【数６】

【００７３】
となり、カットオフ周波数ｆcが
ｆc ＝２Ｉ／２５π・Ｖｔ・Ｃ
となる１次ハイパスフィルタとなる。
【００７４】
この第２実施形態に係る１次ハイパスフィルタの場合にも、第１の差動回路３５Ａ，３５Ｂおよび第２の差動回路３５Ｂ，３６Ｂが、第１実施形態に係るフィルタ回路の第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１５Ｂ，１６Ｂと同じ回路構成であるため、第１実施形態に係る１次ローパスフィルタの場合と同様に、消費電流を抑えつつ入力ダイナミックレンジを拡大できるとともに、低電源電圧での回路動作が可能となる。
【００７５】
また、第２実施形態に係る１次ハイパスフィルタに対しても、第１実施形態に係る１次ローパスフィルタの場合と同様の変形例が可能である。
【００７６】
［第３実施形態］
図１１は、本発明の第３実施形態に係るフィルタ回路の構成例を示す回路図であり、１次オールパスフィルタに適用した場合を示している。ここでは、回路を構成するトランジスタとして、ＮＰＮ型のバイポーラトランジスタを用いる場合を例に採って説明するものとする。
【００７７】
図１１において、第１の差動回路５５Ａは、ベース電極が正側の回路入力端子５１に、コレクタ電極が電源ライン５３に接続されたトランジスタＱ５１と、互いに並列に接続され、各エミッタ電極がトランジスタＱ５１のエミッタ電極に接続されたダイオード接続構成の４個のトランジスタＱ５２〜Ｑ５５とから構成されている。そして、これらトランジスタＱ５１〜Ｑ５５のエミッタ共通接続点とＧＮＤライン５４との間には電流源６１Ａが接続されている。
【００７８】
一方、第２の差動回路５６Ａは、互いに並列に接続され、各ベース電極が回路入力端子５１に接続された４個のトランジスタＱ５６〜Ｑ５９と、これらトランジスタＱ５６〜Ｑ５９の各エミッタ電極にエミッタ電極が接続されたトランジスタＱ６０とから構成されている。そして、これらトランジスタＱ５６〜Ｑ６０の各エミッタ共通接続点とＧＮＤライン５４との間には電流源６２Ａが接続されている。
【００７９】
また、第１の差動回路５５ＡにおけるトランジスタＱ５２〜Ｑ５５のベース・コレクタ共通接続点と第２の差動回路５６ＡにおけるトランジスタＱ６０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＡと電源ライン５３との間には電流源６３Ａが接続されている。この接続ノードＡは、コンデンサ５７Ａの一端に接続されるとともに、負側の回路出力端子５９に接続されている。コンデンサ５７Ａの他端は、負側の回路入力端子５２に接続されている。
【００８０】
上記構成の第１，第２の差動回路５５Ａ，５６Ａと全く同じ構成の第１，第２の差動回路５５Ｂ，５６Ｂが、負側の回路入力端子５２と正側の回路出力端子５８との間に接続されている。そして、第１の差動回路５５ＢにおけるトランジスタＱ６１〜Ｑ６５のエミッタ共通接続点とＧＮＤライン５４との間には電流源６１Ｂが接続され、第２の差動回路５６ＢにおけるトランジスタＱ６６〜Ｑ７０のエミッタ共通接続点とＧＮＤライン５４との間には電流源６２Ｂが接続されている。
【００８１】
また、第１の差動回路５５ＢにおけるトランジスタＱ６２〜Ｑ６５のベース・コレクタ共通接続点と第２の差動回路５６ＢにおけるトランジスタＱ７０のベース・コレクタ共通接続点とが接続されている。そして、その接続ノードＢと電源ライン５３との間には電流源６３Ｂが接続されている。この接続ノードＢは、コンデンサ５７Ｂの一端に接続されるとともに、正側の回路出力端子５８に接続されている。コンデンサ５７Ｂの他端は、正側の回路入力端子５１に接続されている。
【００８２】
上述した構成の説明から明らかなように、第１の差動回路５５Ａ，５５Ｂおよび第２の差動回路５５Ｂ，５６Ｂは、第１実施形態に係るフィルタ回路における第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１５Ｂ，１６Ｂと全く同じ回路構成となっている。したがって、図１１のフィルタ回路を等価的に表すと、図１２に示すようになる。よって、コンデンサ５７Ａ，５７Ｂの各容量をＣとすると、本実施形態に係るフィルタ回路は、その伝達関数Ｈ（＝ｖo ／ｖi ）が
【００８３】
【数７】

となり、１次オールパスフィルタとなる。
【００８４】
この第３実施形態に係る１次オールパスフィルタの場合にも、第１の差動回路５５Ａ，５５Ｂおよび第２の差動回路５５Ｂ，５６Ｂが、第１実施形態に係るフィルタ回路の第１の差動回路１５Ａ，１５Ｂおよび第２の差動回路１５Ｂ，１６Ｂと同じ回路構成であるため、第１実施形態に係る１次ローパスフィルタの場合と同様に、消費電流を抑えつつ入力ダイナミックレンジを拡大できるとともに、低電源電圧での回路動作が可能となる。
【００８５】
また、第３実施形態に係る１次オールパスフィルタに対しても、第１実施形態に係る１次ローパスフィルタの場合と同様の変形例が可能である。
【００８６】
なお、上記各実施形態では、差動の回路入力端子間に入力信号ｖi を与え、差動の回路出力端子から出力信号ｖo を導出する差動動作のフィルタ回路の場合を例に採って説明したが、例えば負側の回路入力端子および負側の回路出力端子を接地し、正側の回路入力端子とＧＮＤとのに入力信号を与え、正側の回路出力端子とＧＮＤとの間から出力信号を導出するシングル動作のフィルタ回路とすることも可能である。
【００８７】
また、上記各実施形態においては、回路を構成するトランジスタとして、ＮＰＮ型のバイポーラトランジスタを用いるとしたが、電源の極性を変えることでＰＮＰ型のバイポーラトランジスタを用いて構成することも可能である。
【００８８】
【発明の効果】
以上説明したように、本発明によれば、トランジスタとダイオードとの数の組み合わせが、１：４の割合の第１の差動回路と４：１の割合の第２の差動回路とを設けるとともに、ダイオードに対して電流源を接続することで、消費電流を抑えつつ入力ダイナミックレンジを拡大でき、また電流源の電流を変えることでカットオフ周波数も可変となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るフィルタ回路の構成例を示す回路図であり、１次ローパスフィルタに適用した場合を示している。
【図２】第１実施形態に係るフィルタ回路の等価回路図である。
【図３】第１実施形態に係るフィルタ回路の入力ｖi に対する電流Ｉ０の特性を示す特性図である。
【図４】第１実施形態に係るフィルタ回路のｆ＝ｆcのときの入出力特性図である。
【図５】第１実施形態に係るフィルタ回路のｆ＝ｆcのときの歪率特性図である。
【図６】第１実施形態の第１変形例に係るフィルタ回路を示す回路図である。
【図７】第１実施形態の第２変形例に係るフィルタ回路を示す回路図である。
【図８】第１実施形態の第３変形例に係るフィルタ回路を示す回路図である。
【図９】本発明の第２実施形態に係るフィルタ回路の構成例を示す回路図であり、１次ハイパスフィルタに適用した場合を示している。
【図１０】第２実施形態に係るフィルタ回路の等価回路図である。
【図１１】本発明の第３実施形態に係るフィルタ回路の構成例を示す回路図であり、１次オールパスフィルタに適用した場合を示している。
【図１２】第３実施形態に係るフィルタ回路の等価回路図である。
【図１３】従来例に係る１次ローパスフィルタを示す回路図であり、ｎが偶数の場合を示している。
【図１４】従来例に係る１次ローパスフィルタを示す回路図であり、ｎが奇数の場合を示している。
【図１５】従来例に係る１次ローパスフィルタの等価回路図である。
【符号の説明】
１５Ａ，１５Ｂ，３５Ａ，３５Ｂ，５５Ａ，５５Ｂ…第１の差動回路、１６Ａ，１６Ｂ，３６Ａ，３６Ｂ，５６Ａ，５６Ｂ…第２の差動回路、２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ，４１Ａ，４１Ｂ，４２Ａ，４２Ｂ，４３Ａ，４３Ｂ，６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂ…電流源

Claims

１個のトランジスタと互いに並列接続されかつ各一方の電極が前記１個のトランジスタの第１電極に接続された４個のダイオードとの組み合わせからなり、前記４個のダイオードに入力信号に応じた第１の電流が流れる第１の差動回路と、
１個のダイオードと互いに並列接続されかつ各第１電極が前記１個のダイオードの一方の電極に接続された４個のトランジスタとの組み合わせからなり、前記１個のダイオードに入力信号に応じた第２の電流が流れる第２の差動回路と、
前記４個のダイオードと前記１個のダイオードとの共通接続点に接続された電流源と、
前記電流源の電流および前記第１，第２の電流によって決まる電流が流れるコンデンサと
を備えたことを特徴とするフィルタ回路。
前記第１の差動回路および前記第２の差動回路がそれぞれ、第１の電源と第２の電源との間に複数段直列に接続されている
ことを特徴とする請求項１記載のフィルタ回路。
前記第１の差動回路が回路入力端子と回路出力端子との間に複数段直列に接続されており、
前記第２の差動回路が前記第１の差動回路の各々に対して並列に接続されている
ことを特徴とする請求項１記載のフィルタ回路。
前記第１の差動回路が複数段直列に接続されてなる第１の直列接続回路と、前記第２の差動回路が前記第１の直列接続回路と同じ段数だけ直列に接続されてなる第２の直列接続回路とが、回路入力端子と回路出力端子との間に並列に接続されている
ことを特徴とする請求項１記載のフィルタ回路。
前記１個のトランジスタの制御電極と前記４個のトランジスタの各制御電極とが第１の回路入力端子に接続されるとともに、前記４個のダイオードと前記１個のダイオードとの共通接続ノードが第１の回路出力端子に接続されており、
前記コンデンサはその一端が前記第１の回路出力端子に接続されている
ことを特徴とする請求項１記載のフィルタ回路。
第２の回路入力端子と第２の回路出力端子および前記コンデンサの他端との間に、前記第１の差動回路、前記第２の差動回路および前記電流源がさらに設けられている
ことを特徴とする請求項５記載のフィルタ回路。
前記１個のトランジスタの制御電極と前記４個のトランジスタの各制御電極とが直流電源に接続されるとともに、前記４個のダイオードと前記１個のダイオードとの共通接続ノードが第１の回路出力端子に接続されており、
前記コンデンサは第１の回路入力端子と前記第１の回路出力端子との間に接続されている
ことを特徴とする請求項１記載のフィルタ回路。
前記直流電源と第２の回路出力端子との間に、前記第１の差動回路、前記第２の差動回路および前記電流源がさらに設けられており、
前記コンデンサは第２の回路入力端子と前記第２の回路出力端子との間にも接続されている
ことを特徴とする請求項７記載のフィルタ回路。
前記１個のトランジスタの制御電極と前記４個のトランジスタの各制御電極とが第１の回路入力端子に接続され、前記４個のダイオードと前記１個のダイオードとの共通接続点が第２の回路出力端子に接続されるとともに、前記第１の差動回路、前記第２の差動回路および前記電流源が第２の回路入力端子と第１の回路出力端子との間にも設けられており、
前記コンデンサは前記第１の回路入力端子と前記第１の回路出力端子との間および前記第２の回路入力端子と前記第２の回路出力端子との間にそれぞれ接続されている
ことを特徴とする請求項１記載のフィルタ回路。