CN115291665A - 带失调消除的带隙基准电路 - Google Patents
带失调消除的带隙基准电路 Download PDFInfo
- Publication number
- CN115291665A CN115291665A CN202211119037.7A CN202211119037A CN115291665A CN 115291665 A CN115291665 A CN 115291665A CN 202211119037 A CN202211119037 A CN 202211119037A CN 115291665 A CN115291665 A CN 115291665A
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- offset
- voltage
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Abstract
本发明公开了一种带失调消除的带隙基准电路,该电路包含振荡器电路、带隙基准电路和电阻修调电路,其中振荡器电路包含环形振荡器和逻辑电路,带隙基准电路包含带隙基准核心电路、斩波运放电路和低通滤波器。在电源上电时,环形振荡器会发生起振,输出一个高频时钟信号,通过八分频电路和两相不交叠电路产生一对两相不交叠时钟信号,用于控制斩波运放中的斩波开关。本发明通过振荡器产生的两向不交叠时钟信号控制斩波开关,将运放的输入信号和失调分开,一个处于基带,一个处于高频,同时利用低通滤波器滤除失调,再利用电阻修调电路调节接入电路的电阻阻值,改变基准电压的大小,消除残余失调,能有效减小基准电压的波动,维持电路的稳定性。
Description
技术领域
本发明涉及芯片供电设计的技术领域,更具体地说,涉及到一种带失调消除的带隙基准电路。
背景技术
随着时代和科技的进步,芯片上集成的器件越来越多,所实现的功能也越来越多,芯片的种类也变得不胜枚举,但其中必不可少的一个模块就是电源模块。电源模块需要向芯片中的其他部分提供一个稳定的电压,而带隙基准电路正好可以产生一个与温度和电源电压无关的电压。
随着电路的复杂化和电源电压的减小,对带隙基准的要求也越来越高,使得带隙基准逐步向低温度系数,高电源抑制比,高精度方向发展。传统的带隙基准电路利用双极型晶体管产生的正温度系数电压和负温度系数电压相加,温度系数抵消,得到一个零温度系数的电压,同时利用运放的钳位作用提高电路的电源抑制比,减小带隙基准电压随电源电压变化产生的波动。
但是由于工艺的误差,运算放大器,双极型晶体管和电流镜管会产生失调,反映到输出会产生很大的失调,造成带隙基准电压的波动,精度就完全不能满足芯片的要求,所以就需要增加额外的电路来提高带隙基准的精度。
现有技术利用斩波技术消除带隙基准电路中的运算放大器的失调,具有很好的效果,但是这种方案无法消除带隙基准电路中其他器件因工艺误差引起的失调,所以基准电压会存在一定的波动。
故,需要进一步创新,提出新的解决方案。
发明内容
要解决的技术问题:针对现有技术中因为晶体管,电阻等器件存在工艺上的失配导致带隙基准电压产生误差,为了减小基准电压产生的波动,给其他模块提供一个稳定的电压,提高电路稳定性,本发明提供了一种利用斩波技术和电阻修调技术消除失调的带隙基准电路,通过斩波技术将运放的失调和噪声调制到高频,利用低通滤波器将其滤除,而后再利用电阻修调技术将运放的残余失调和三极管的失调消除,保证最后输出的基准电压稳定在同一个值。
技术方案:为实现上述目的,本发明提出的技术方案是:
带失调消除的带隙基准电路,包括:
振荡器电路,包括环形振荡器和逻辑电路,环形振荡器输出高频时钟信号,并经逻辑电路产生一对两相不交叠时钟信号,用于控制斩波运放中的斩波开关;
带隙基准电路,包括依序连接的斩波运放电路、带隙基准核心电路和低通滤波器,
所述斩波运放电路,用于通过调节电路的通断,将输入信号调制两次,先由基带调制到高频,再由高频解调到基带,同时失调信号只会经过一次调制,被调制到高频,然后输出包含处于基带的信号和处于高频的失调电压;
所述带隙基准核心电路,接收斩波运放电路的输出信号,并输出包含失调电压在内的信号;
所述低通滤波器将运放中的处于高频的失调电压滤除,但运放残余的失调和带隙基准电路的失调仍然存在,基准电压存在波动;
电阻修调电路,连接于带隙基准核心电路和低通滤波器之间,用于通过控制熔丝的通断,进而改变接入电路的电阻阻值,以改变基准电压的大小,消除整个电路中的残余失调,保证基准电压保持稳定。
根据本申请的一个方面,所述环形振荡器包括串联的第一反相器U0、第二反相器U1和第三反相器U2,并联于第二反相器两端的第一电容C0,以及串联于第二反相器与第三反相器之间的第一电阻R0;
在电源上电时,反相器的状态发生改变,电路起振,利用电容的充放电原理,产生一个高频的方波信号,通过逻辑电路得到两相不交叠时钟信号。
根据本申请的一个方面,所述带隙基准电路包括三极管Q1、三极管Q2、第二电阻R1、第三电阻R2、第四电阻R3和第五电阻R4,三极管Q1和三极管Q2的集电极和基极连在一起且接地,第三电阻R2连接于三极管Q1的发射极,第二电阻R1和第四电阻R3串联后连接于三极管Q2的发射极,第三电阻R2和第四电阻R3连接后与第五电阻R4的一端连接;第三电阻R2、第四电阻R3的阻值相等;第二电阻R1上的压降就等于三极管Q1的基极–发射极电压和三极管Q2的基极–发射极电压的差值,具有正温度系数。
根据本申请的一个方面,所述斩波运放电路采用折叠共源共栅结构,包括三个开关组,分别由两个时钟信号控制,两个时钟信号控制开关不停的关断和导通,第一开关组(S1、S2、S3、S4)通过切换电路的形式,将输入信号不断的在两条支路中变换,在频域上起到一个信号调制的作用,此时输入信号会被调制到高频,第三开关组(S9、S10、S11、S12)将传过来的高频输入信号再次在两条支路中切换,在频域上起到一个解调的作用,此时输入信号又会被调制到基带并输出;同时,输入对MOS管M2、MOS管M3和负载MOS管M6、负载MOS管M7中存在的失调因为开关切换的原因不断在电路中变换位置,使得每条支路都会流过相等的失调电压,此时失调被调制到高频并输出,第二开关组(S5、S6、S7、S8)将电流镜MOS管M4、MOS管M5中存在的失调调制到高频,最后传到输出,输出信号包括处于基带的信号和处于高频的失调电压。输出信号通过带隙基准核心电路中的MOS管M0,低通滤波器会将处于高频的失调滤除,处于基带的信号会被留下,即基准电压。
根据本申请的一个方面,所述电阻修调电路包括若干对电阻和熔丝并联组成的调修单元,
当基准电压因为失调导致偏小,数字信号控制相应的保险丝使其熔断,电阻生效,在输出端增加对应阻值的压降,基准电压提高;当基准电压偏大时,数字信号控制保险丝不熔断,电阻被短路,输出端压降减小,基准电压降低。
根据本申请的一个方面,输出电压调节范围为VW~VW +(2n-1)RI,其中∆VW是W电电位差,I是流经第五电阻R4的电流,n为电调修单元数量。
有益效果:相比于现有技术,本发明的优点在于:
本发明提出了一种带失调消除的带隙基准电路,本方法通过振荡器产生的两向不交叠时钟信号控制斩波开关,将运放的输入信号和失调分开,一个处于基带,一个处于高频,同时利用低通滤波器滤除运算放大器引起的失调,再利用电阻修调电路调节接入电路的电阻阻值,改变基准电压的大小,消除带隙基准中的残余失调,能有效减小基准电压的波动,维持电路的稳定性。
附图说明
图1为本发明的电路结构图。
图2为本发明的环形振荡器电路图。
图3为本发明的带隙基准电路图。
图4为本发明的未加斩波技术运放电路图。
图5为本发明的斩波运放电路图。
图6为本发明的电阻修调电路图。
具体实施方式
下面结合说明书附图和具体的实施案例,对本发明作详细描述。
首先,本申请公开了一种带失调消除的带隙基准电路,该电路(带失调消除的带隙基准电路)主要包含振荡器电路、带隙基准电路和电阻修调电路,其中振荡器电路包含环形振荡器和逻辑电路,带隙基准电路又包含带隙基准核心电路、斩波运放电路和低通滤波器。在电源vdd上电时,环形振荡器会发生起振,输出一个高频时钟信号f0,通过八分频电路和两相不交叠电路产生一对两相不交叠时钟信号f1、f2,用于控制斩波运放中的斩波开关。
进一步的实施例中,斩波运放一共包含三组开关,这些开关分别由一对两相不交叠时钟信号f1和f2控制,通过调节电路的通断,将输入信号调制两次,先由基带调制到高频,再由高频解调到基带,同时失调信号只会经过一次调制,被调制到高频,然后输出信号Vout包含处于基带的信号和处于高频的失调电压。
进一步的,斩波输出Vout会进入带隙基准电路并输出,同时带隙基准电路中的失调电压也会随之输出,经过低通滤波器可以将运放中的处于高频的失调电压有效滤除,但运放残余的失调和带隙基准电路的失调仍然存在,基准电压Vref存在波动。
进一步的,电阻修调电路RT控制熔丝的通断改变接入电路的电阻阻值大小来改变基准电压Vref的大小,消除整个电路中的残余失调,保证基准电压保持稳定。
本发明提供了一种利用斩波技术和电阻修调技术消除失调的带隙基准电路,通过两相不交叠时钟控制斩波开关调制失调到高频,通过低通滤波器滤除运算放大器的失调,进而利用修调技术将电路残余失调消除,从而达到基准电压保持稳定的目的。
如图1所示,本发明涉及到的一种带失调消除的带隙基准电路,由振荡器100、带隙基准200,其中包括了环形振荡器101、逻辑电路102、斩波运放201、带隙基准核心电路202、电阻修调电路203和低通滤波器204组成。振荡器100由环形振荡器101和逻辑电路102组成。在电源vdd上电时,振荡器开始起振并通过电容的充放电原理产生一个高频时钟f0,通过逻辑电路102中的分频电路获得需要的时钟频率,再经过两相不交叠电路产生两相不交叠时钟f1和f2,控制斩波运放201中的开关将失调调制到高频,与基频的输入信号分开,利用低通滤波器204滤除,同时由数字信号B控制的电阻修调电路203根据基准电压波动的范围调节接入电路的电阻阻值,改变基准的大小,产生一个近乎稳定的基准电压Vref。
如图2所示,为本发明的环形振荡器101电路图,由三个反相器U0、U1、U2、电阻R0和电容C0组成。在电源vdd上电时,反相器的状态发生改变,电路起振,利用电容的充放电原理,产生一个高频的方波信号f0,通过逻辑电路102得到两相不交叠时钟f1和f2。
如图3所示,为本发明的带隙基准电路200电路图,由斩波运放201、带隙基准核心电路202、电阻修调电路203、低通滤波器204组成,其中电阻修调电路203是属于带隙基准核心电路202的一部分。传统的带隙基准电路就是利用三极管的基极–发射极电压的负温度特性和两个三极管的基极–发射极电压差的正温度特性相互抵消,得到一个与温度无关的电压。
如图3所示,三极管Q1和三极管Q2的集电极和基极连在一起且接地,那么Y点电位就是三极管Q1的基极–发射极电压,与温度成负相关,X点电位是三极管Q2的基极–发射极电压加上电阻R1的压降,也与温度成负相关;X、Y分别作为运算放大器U的两个输入端,根据放大器“虚短”特性,X、Y点电位看做相等,加在电阻R2、R3上的电压相等,又由于电阻R2、电阻R3阻值相等,所以流经电阻R2、电阻R3的电流相等;三极管Q1和Q2是相同类型和尺寸的PNP管,所不同的是三极管Q1为单个管,三极管Q2为n个晶体管并联,这样三极管Q2的电流密度仅为三极管Q1的1/n。电阻R1上流过的电流等于电阻R1上的压降比上电阻R1的阻值,由于X、Y两点电位相等,所以电阻R1上的压降就等于三极管Q1的基极–发射极电压和三极管Q2的基极–发射极电压的差值,具有正温度系数。
如图3所示,电阻R3和R4将R1的正温度系数电压按比例放大,调节电阻R1、R3、R4电阻比值,使电阻R1上正温度系数恰好和Y点的负温度系数相抵消。电阻修调电路202可以微调电阻R3的电阻值,使得工艺误差带来的基准电压Vref偏离正常值的现象得以消除,即消除整个带隙基准电路带来的失调。
如图4所示,为本发明的未加斩波技术运放电路图。运放采用折叠共源共栅结构,可以分为两个部分,虚线左边是偏置电路,主要由两对PMOS管M12、M13、M14、M15,两个NMOS管M16、M17和一对电阻R7、R8,还有一个电流源Idc组成,可以向虚线右边的放大电路提供四个偏置电压Vp1、Vp2、Vn1、Vn2,使得其可以正常工作。虚线右侧是放大电路,主要由一个电流源管M1,一对输入PMOS管M2、M3,四对共源共栅管M4、M5、M6、M7、M8、M9、M10、M11组成,通过偏置电路提供的偏置电压,整个放大电路工作在正常的工作状态,可以将输入信号放大。
如图5所示,为本发明的斩波运放201电路图。该运放利用斩波技术,所以存在三个斩波开关组,分别由时钟f1和f2控制,时钟f1和f2控制开关不停的关断和导通,开关组S1、S2、S3、S4通过切换电路的形式,将输入信号不断的在两条支路中变换,在频域上起到一个信号调制的作用,此时输入信号会被调制到高频,开关组S9、S10、S11、S12将传过来的高频输入信号再次在两条支路中切换,在频域上起到一个解调的作用,此时输入信号又会被调制到基带并输出;同时,输入对MOS管M2、M3和负载MOS管M6、M7中存在的失调因为开关切换的原因不断在电路中变换位置,使得每条支路都会流过相等的失调电压,此时失调被调制到高频并输出,开关组S5、S6、S7、S8将电流镜MOS管M4、M5中存在的失调调制到高频,最后传到输出,输出信号包括处于基带的信号和处于高频的失调电压。输出信号通过带隙基准核心电路202中的MOS管M0,低通滤波器204会将处于高频的失调滤除,处于基带的信号会被留下,即基准电压。
如图6所示,为本发明的电阻修调电路203电路图,由n对电阻和熔丝并联的单元组成,n=0,1,2......。其中电阻的阻值最小值为R,R的数值可由修调的最小步长决定。并联单元的电阻阻值由小到大按n位二进制码排列。当基准电压Vref因为失调导致偏小,数字信号B控制相应的保险丝使其熔断,电阻生效,在输出端增加对应阻值的压降,基准电压提高;当基准电压偏大时,数字信号B控制保险丝不熔断,电阻被短路,输出端压降减小,基准电压降低。通过数字信号对保险丝熔断的控制,可实现修调电路的电阻在0-(2n-1)R之间进行调节,则输出电压调节范围为VW~VW +(2n-1)RI,其中VW是W电电位,I是流经电阻R4的电流。
如表1所示,为本发明的实验结果。在未使用斩波技术和修调技术之前,带隙基准的输出会存在很大的波动,仿真发现失调电压(一个σ)会有113mV左右;在使用斩波技术后,失调电压降低至2.3mV,失调电压被减小了97.9%,运算放大器和带隙基准其他部分的失调依然存在;在使用斩波技术和修调技术后,失调电压降低至0.3mV,失调电压被减小了99.7%,所以同时利用斩波技术和修调技术可以将带隙基准的失调电压基本消除。
表1
Claims (7)
1.带失调消除的带隙基准电路,其特征在于,包括:
振荡器电路,包括环形振荡器和逻辑电路,环形振荡器输出高频时钟信号,并经逻辑电路产生一对两相不交叠时钟信号,用于控制斩波运放中的斩波开关;
带隙基准电路,包括依序连接的斩波运放电路、带隙基准核心电路和低通滤波器,
所述斩波运放电路,用于通过调节电路的通断,将输入信号调制两次,先由基带调制到高频,再由高频解调到基带,同时失调信号只会经过一次调制,被调制到高频,然后输出包含处于基带的信号和处于高频的失调电压;
所述带隙基准核心电路,接收斩波运放电路的输出信号,并输出包含失调电压在内的信号;
所述低通滤波器将运放中的处于高频的失调电压滤除,但运放残余的失调和带隙基准电路的失调仍然存在,基准电压存在波动;
电阻修调电路,连接于带隙基准核心电路和低通滤波器之间,用于通过控制熔丝的通断,进而改变接入电路的电阻阻值,以改变基准电压的大小,消除整个电路中的残余失调,保证基准电压保持稳定。
2.根据权利要求1所述的带失调消除的带隙基准电路,其特征在于,所述环形振荡器包括串联的第一反相器U0、第二反相器U1和第三反相器U2,并联于第二反相器两端的第一电容C0,以及串联于第二反相器与第三反相器之间的第一电阻R0;
在电源上电时,反相器的状态发生改变,电路起振,利用电容的充放电原理,产生一个高频的方波信号,通过逻辑电路得到两相不交叠时钟信号。
3.根据权利要求1所述的带失调消除的带隙基准电路,其特征在于,所述带隙基准电路包括三极管Q1、三极管Q2、第二电阻R1、第三电阻R2、第四电阻R3和第五电阻R4,三极管Q1和三极管Q2的集电极和基极连在一起且接地,第三电阻R2连接于三极管Q1的发射极,第二电阻R1和第四电阻R3串联后连接于三极管Q2的发射极,第三电阻R2和第四电阻R3连接后与第五电阻R4的一端连接;第三电阻R2、第四电阻R3的阻值相等;第二电阻R1上的压降就等于三极管Q1的基极–发射极电压和三极管Q2的基极–发射极电压的差值,具有正温度系数。
4.根据权利要求1所述的带失调消除的带隙基准电路,其特征在于,所述斩波运放电路采用折叠共源共栅结构,包括三个开关组,分别由两个时钟信号控制,两个时钟信号控制开关不停的关断和导通,第一开关组(S1、S2、S3、S4)通过切换电路的形式,将输入信号不断的在两条支路中变换,在频域上起到一个信号调制的作用,此时输入信号会被调制到高频,第三开关组(S9、S10、S11、S12)将传过来的高频输入信号再次在两条支路中切换,在频域上起到一个解调的作用,此时输入信号又会被调制到基带并输出;同时,输入对MOS管M2、MOS管M3和负载MOS管M6、负载MOS管M7中存在的失调因为开关切换的原因不断在电路中变换位置,使得每条支路都会流过相等的失调电压,此时失调被调制到高频并输出,第二开关组(S5、S6、S7、S8)将电流镜MOS管M4、MOS管M5中存在的失调调制到高频,最后传到输出,输出信号包括处于基带的信号和处于高频的失调电压。
5.输出信号通过带隙基准核心电路中的MOS管M0,低通滤波器会将处于高频的失调滤除,处于基带的信号会被留下,即基准电压。
6.根据权利要求1所述的带失调消除的带隙基准电路,其特征在于,所述电阻修调电路包括若干对电阻和熔丝并联组成的调修单元,
当基准电压因为失调导致偏小,数字信号控制相应的保险丝使其熔断,电阻生效,在输出端增加对应阻值的压降,基准电压提高;当基准电压偏大时,数字信号控制保险丝不熔断,电阻被短路,输出端压降减小,基准电压降低。
7.根据权利要求5所述的带失调消除的带隙基准电路,其特征在于,输出电压调节范围为VW~VW +(2n-1)RI,其中∆VW是W电电位差,I是流经第五电阻R4的电流,n为电调修单元数量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211119037.7A CN115291665A (zh) | 2022-09-13 | 2022-09-13 | 带失调消除的带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211119037.7A CN115291665A (zh) | 2022-09-13 | 2022-09-13 | 带失调消除的带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115291665A true CN115291665A (zh) | 2022-11-04 |
Family
ID=83834034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211119037.7A Pending CN115291665A (zh) | 2022-09-13 | 2022-09-13 | 带失调消除的带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115291665A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116232301A (zh) * | 2022-12-06 | 2023-06-06 | 上海迦美信芯通讯技术有限公司 | 一种适用于1.8v和1.2v两种电源的射频开关生成器 |
CN117055679A (zh) * | 2023-10-10 | 2023-11-14 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070252573A1 (en) * | 2006-05-01 | 2007-11-01 | Fujitsu Limited | Reference voltage generator circuit |
EP2256580A2 (en) * | 2009-05-22 | 2010-12-01 | Linear Technology Corporation | Chopper stabilized bandgap reference circuit and methodology for voltage regulators |
CN202120153U (zh) * | 2011-05-31 | 2012-01-18 | 比亚迪股份有限公司 | 一种带隙基准电压产生电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维-Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
US20160334816A1 (en) * | 2015-05-15 | 2016-11-17 | Dialog Semiconductor (Uk) Limited | Bandgap Reference Circuit and Method for Room Temperature Trimming with Replica Elements |
CN209514446U (zh) * | 2018-11-01 | 2019-10-18 | 西安矽源半导体有限公司 | 一种宽温度范围带隙基准电压电路 |
CN111414034A (zh) * | 2020-05-29 | 2020-07-14 | 苏州大学 | 适用于宽温度范围的低温度系数带隙基准源 |
CN115033047A (zh) * | 2022-06-22 | 2022-09-09 | 福州大学 | 一种具有单点校准的带隙基准电压源 |
-
2022
- 2022-09-13 CN CN202211119037.7A patent/CN115291665A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070252573A1 (en) * | 2006-05-01 | 2007-11-01 | Fujitsu Limited | Reference voltage generator circuit |
EP2256580A2 (en) * | 2009-05-22 | 2010-12-01 | Linear Technology Corporation | Chopper stabilized bandgap reference circuit and methodology for voltage regulators |
CN202120153U (zh) * | 2011-05-31 | 2012-01-18 | 比亚迪股份有限公司 | 一种带隙基准电压产生电路 |
CN103488232A (zh) * | 2013-09-30 | 2014-01-01 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
US20160334816A1 (en) * | 2015-05-15 | 2016-11-17 | Dialog Semiconductor (Uk) Limited | Bandgap Reference Circuit and Method for Room Temperature Trimming with Replica Elements |
CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维-Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
CN209514446U (zh) * | 2018-11-01 | 2019-10-18 | 西安矽源半导体有限公司 | 一种宽温度范围带隙基准电压电路 |
CN111414034A (zh) * | 2020-05-29 | 2020-07-14 | 苏州大学 | 适用于宽温度范围的低温度系数带隙基准源 |
CN115033047A (zh) * | 2022-06-22 | 2022-09-09 | 福州大学 | 一种具有单点校准的带隙基准电压源 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116232301A (zh) * | 2022-12-06 | 2023-06-06 | 上海迦美信芯通讯技术有限公司 | 一种适用于1.8v和1.2v两种电源的射频开关生成器 |
CN116232301B (zh) * | 2022-12-06 | 2023-11-07 | 上海迦美信芯通讯技术有限公司 | 一种适用于1.8v和1.2v两种电源的射频开关生成器 |
CN117055679A (zh) * | 2023-10-10 | 2023-11-14 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
CN117055679B (zh) * | 2023-10-10 | 2023-12-12 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115291665A (zh) | 带失调消除的带隙基准电路 | |
EP1147601A1 (en) | Level shift circuit | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
JPH0846454A (ja) | 差動入力および出力を有する増幅器 | |
CN112558675B (zh) | 带隙参考电压产生电路 | |
US6104244A (en) | Amplifier having a rail-to-rail output stage | |
US11937005B2 (en) | Regulator-free output stage circuit for providing a stable output voltage signal | |
JP3103154B2 (ja) | サンプル・ホールド回路 | |
CN111682503A (zh) | 欠压保护电路 | |
US4475087A (en) | Voltage follower circuit | |
US4357578A (en) | Complementary differential amplifier | |
US4716381A (en) | High-current operational amplifier | |
JPH0247883B2 (zh) | ||
US5087827A (en) | Variable voltage transition circuit | |
CN112558668A (zh) | 一种基于斩波技术的ldo电路 | |
KR20010074941A (ko) | 전자 회로 | |
US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
US7701303B2 (en) | Oscillator with Darlington nodes | |
JPH08139531A (ja) | 差動アンプ | |
CN117614279A (zh) | 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 | |
US6157255A (en) | High performance operational amplifier | |
US10644699B2 (en) | Lower voltage switching of current mode logic circuits | |
CN116382408A (zh) | 一种纯mos管的低噪声带隙电路 | |
JP3644387B2 (ja) | フィルタ回路 | |
CN115857601A (zh) | 一种高性能带隙基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |