CN117614279A - 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 - Google Patents
一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 Download PDFInfo
- Publication number
- CN117614279A CN117614279A CN202311798435.0A CN202311798435A CN117614279A CN 117614279 A CN117614279 A CN 117614279A CN 202311798435 A CN202311798435 A CN 202311798435A CN 117614279 A CN117614279 A CN 117614279A
- Authority
- CN
- China
- Prior art keywords
- resistor
- voltage
- tube
- bipolar transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102000004207 Neuropilin-1 Human genes 0.000 claims abstract description 29
- 108090000772 Neuropilin-1 Proteins 0.000 claims abstract description 29
- 102000004213 Neuropilin-2 Human genes 0.000 claims abstract description 22
- 108090000770 Neuropilin-2 Proteins 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明属于集成电路技术领域，尤其涉及一种应用于宽输入范围DC‑DC芯片的低功耗预降压电路，包括高压开关管NMOS1、高压开关管NMOS2、高压功率管NMOS3、高压电流偏置管PMOS1、高压电流偏置管PMOS2、双极型晶体管NPN1、双极型晶体管NPN2、齐纳稳压二极管Z1、电容C1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6；与现有技术相比，本发明通过设置于电路中的齐纳稳压二极管和双极型晶体管，可实现对输出电压的钳位锁定，在极低的功耗下，即可实现预降压功能。
Description
技术领域
本发明涉及集成电路技术领域，更具体地说，它涉及一种应用于宽输入范围DC-DC芯片的低功耗预降压电路。
背景技术
宽输入范围的DC-DC转换器的输入电压一般从几伏到几百伏，这种宽范围的输入电压是不能直接拿来做DC-DC芯片内部各模块的供电电源的，需要通过预降压电路对输入电压进行初步处理，得到一个与输入电压关联性大幅度降低的相对稳定的电压（以下统称VDD）。
然而，VDD一般同时作为片外功率开关管栅极驱动模块的电源偏置，一般被设置为7v或者更高，以提高片外功率开关管的栅源过驱动电压来降低片外功率开关管的导通内阻。由于工艺、温度等因素的影响，当输入电压变化时，VDD仍然会发生一小范围的波动，但通常需要对VDD进行二次降压到5V以下，作为DC-DC芯片内部各模块供电电源，因此，VDD的小幅波动对DC-DC片内各模块影响不大。
现有技术中，在DC-DC芯片中引入的预降压模块一般有几十微安，功耗相对较大。有鉴于此，本发明提供了一种预降压电路，通过简单的结构实现功耗的大幅度降低。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种解决上述技术问题的应用于宽输入范围DC-DC芯片的低功耗预降压电路。
为实现上述目的，本发明提供了如下技术方案：
一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，包括高压开关管NMOS1、高压开关管NMOS2、高压功率管NMOS3、高压电流偏置管PMOS1、高压电流偏置管PMOS2、双极型晶体管NPN1、双极型晶体管NPN2、齐纳稳压二极管Z1、电容C1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6；
电阻R1一端接地，电阻R1另一端接高压开关管NMOS1的源极；
高压开关管NMOS1的栅极接预降压使能信号EN，高压开关管NMOS1的漏极接PMOS1的漏极；
高压电流偏置管PMOS1的漏极和栅极接在一起，且高压电流偏置管PMOS1的漏极与高压开关管NMOS1的漏极和高压电流偏置管PMOS2的栅极相连，高压电流偏置管PMOS1的源极接在输入端VIN；
高压电流偏置管PMOS2的源极接VIN，高压电流偏置管PMOS2的漏极、双极型晶体管NPN1的集电极、双极型晶体管NPN2的集电极、高压功率管NMOS3的栅极及高压开关管NMOS2的漏极相连；
双极型晶体管NPN1的发射极与齐纳稳压二极管Z1的阴极连接，齐纳稳压二极管Z1的阳极接地；
双极型晶体管NPN1的基极与电容C1的一端和电阻R6的一端相连，
高压开关管NMOS2的栅极接取反后的预降压使能信号-EN，高压开关管NMOS2的源极接地；
双极型晶体管NPN2的基极与高压功率管NMOS3的源极和电阻R5的一端相连，双极型晶体管NPN2的发射极与电阻R2的一端相连；
电阻R2的另一端、电阻R5的另一端、电容C1的另一端、电阻R3的一端及输出端VDD相连；
电阻R6的另外一端与电阻R3的一端及电阻R4的一端相连，电阻R4的另一端接GND。
进一步的，当预压降使能信号EN为高电平时，高压开关管NMOS1沟道开启，输入端VIN将在高压电流偏置管PMOS1的漏极和源极之间、高压开关管NMOS1的漏极和源极之间、以及电阻R1上产生分压，并在该支路产生电流。
进一步的，通过设置高压电流偏置管PMOS2上2倍的宽长比，使高压电流偏置管PMOS2镜像得到对应的漏极和源极电流，并为双极型晶体管NPN1提供偏置电流。
进一步的，双极型晶体管NPN1的发射极处的电压被齐纳稳压二极管Z1稳压，双极型晶体管NPN1的基极电压通过电阻R3与电阻R4的分压。
进一步的，双极型晶体管NPN2、电阻R5和电阻R2实现过流保护功能，且当输出端VDD输出电流增大时，会在电阻R5两端产生一个增大的电压差。
进一步的，通过设置相应阻值的电阻R1，调节支路电流大小。
进一步的，通过设置相应阻值的电阻R3和电阻R4，调节电流高压功率管NMOS3处支路电流的大小。
通过采用上述技术方案，本发明的有益效果为：
通过设置于电路中的齐纳稳压二极管和双极型晶体管，可实现对输出电压的钳位锁定，在极低的功耗下，即可实现预降压功能。
附图说明
图1为本发明实施例电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1所示，低功耗预降压电路包括高压开关管NMOS1、高压开关管NMOS2、高压功率管NMOS3、高压电流偏置管PMOS1、高压电流偏置管PMOS2、双极型晶体管NPN1、双极型晶体管NPN2、齐纳稳压二极管Z1、电容C1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6。
该预降压电路中各个元件的具体连接关系如下：
电阻R1的一端接地电位GND、另一端接高压开关管NMOS1的源极；
高压开关管NMOS1的源极接电阻R1的一端、栅极接预降压使能信号EN、漏极接高压电流偏置管PMOS1的漏极；
高压电流偏置管PMOS1的漏极和栅极接在一起，并与高压开关管NMOS1的漏极相连，同时与高压电流偏置管PMOS2的栅极相连；高压电流偏置管PMOS1的源极接在输入端VIN上；
高压电流偏置管PMOS2的栅极与高压电流偏置管PMOS1的栅极相连、源极接输入端VIN、漏极接双极型晶体管NPN1的集电极、同时接双极型晶体管NPN2的集电极、同时接高压功率管NMOS3的栅极、同时接高压开关管NMOS2的漏极；
双极型晶体管NPN1的集电极与双极型晶体管NPN2的集电极相连、同时与高压电流偏置管PMOS2的漏极接相连、同时接高压功率管NMOS3的栅极、同时接高压开关管NMOS2的漏极；双极型晶体管NPN1的基极与电容C1的一端相连、同时与电阻R6的一端相连；双极型晶体管NPN1的发射极与齐纳稳压二极管Z1的阴极相连；
齐纳稳压二极管Z1的阳极与GND相连、阴极与双极型晶体管NPN1的发射极相连；
高压开关管NMOS2的栅极接取反后的预降压使能信号-EN、源极接GND；高压开关管NMOS2的漏极与双极型晶体管NPN1的集电极相连、同时与双极型晶体管NPN2的集电极相连、同时与高压电流偏置管PMOS2的漏极接相连、同时接高压功率管NMOS3的栅极；
双极型晶体管NPN2的集电极与双极型晶体管NPN1的集电极相连、同时与高压电流偏置管PMOS2的漏极接相连、同时与高压功率管NMOS3的栅极相连、同时与高压电流偏置管NMOS2的漏极相连；双极型晶体管NPN2的基极与高压功率管NMOS3的源极相连、同时与电阻R5的一端相连；双极型晶体管NPN2的发射极与电阻R2的一端相连；
电阻R2的一端与双极型晶体管NPN2的发射极相连；电阻R2的另一端与电阻R5的一端相连、同时与电容C1的一端相连、同时与电阻R3的一端相连、同时接预降压电路的输出端VDD；
电阻R6的一端与电容C1的一端相连、同时与双极型晶体管NPN1的基极相连；电阻R6的另外一端与电阻R3的一端相连、同时与电阻R4的一端相连；
电阻R4的一端与电阻R3相连、同时与R6的一端相连；电阻R4的另一端接GND；
电容C1的一端与双极型晶体管NPN1的基极相连、同时与电阻R6的一端相连；电容C1的另一端与电阻R2的一端相连、同时与电阻R3的一端相连、电阻R5的一端相连、同时接输出端VDD；
电阻R5的一端与双极型晶体管NPN1的基极相连、同时与高压功率管NMOS3的源极相连；电阻R5的另一端与电阻R2的一端相连、同时与电阻R3的一端相连、同时与电容C1的一端相连、同时接输出端VDD；
电阻R3的一端与电阻R2的一端相连、同时与电阻R4的一端相连、同时与电阻R5的一端相连、同时与电阻R6的一端相连、同时与电容C1的一端相连、同时接输出端VDD。
该电路的工作原理如下：
当预降压使能信号EN为高电平时，高压开关管NMOS1沟道开启，输入端VIN将在高压电流偏置管PMOS1的漏极和源极之间、高压开关管NMOS1的漏极和源极之间、以及电阻R1上面产生分压，并在这一支路产生电流；在此可以将R1设置尽量大，使此支路电流在1uA左右。
通过设置高压电流偏置管PMOS2上2倍的宽长比，使高压电流偏置管PMOS2镜像得到2uA的漏极和源极电流，为双极型晶体管NPN1提供偏置电流。
双极型晶体管NPN1的发射极被齐纳稳压二极管Z1稳压至约6v左右，此时，双极型晶体管NPN1的基极电压通过电阻R3与电阻R4的分压，将输出端VDD的电压钳位至7V左右，此时可以将电阻R3和电阻R4设置尽量大，使高压功率管NMOS3处支路的电流尽可能小。
电容C1对环路进行频率补偿，使相位裕度在40度以上。
双极型晶体管NPN2、电阻R5和电阻R2实现过流保护功能，当输出端VDD输出电流增大时，会在电阻R5两端产生一个增大的电压差，当该压差超过双极型晶体管NPN2的基极、发射极开启电压时，双极型晶体管NPN2导通，将电阻R5两端的电压锁定，进而使高压功率管NMOS3的输出电流不再增加，实现过流保护。
综上所述，该电路电流消耗可以在5uA以内。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，本领域的技术人员在本发明技术方案范围内进行通常的变化和替换都应包含在本发明的保护范围内。
Claims (7)
1.一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，包括高压开关管NMOS1、高压开关管NMOS2、高压功率管NMOS3、高压电流偏置管PMOS1、高压电流偏置管PMOS2、双极型晶体管NPN1、双极型晶体管NPN2、齐纳稳压二极管Z1、电容C1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6；
所述电阻R1一端接地，电阻R1另一端接高压开关管NMOS1的源极；
所述高压开关管NMOS1的栅极接预降压使能信号EN，高压开关管NMOS1的漏极接PMOS1的漏极；
所述高压电流偏置管PMOS1的漏极和栅极接在一起，且高压电流偏置管PMOS1的漏极与高压开关管NMOS1的漏极和高压电流偏置管PMOS2的栅极相连，高压电流偏置管PMOS1的源极接在输入端VIN；
所述高压电流偏置管PMOS2的源极接VIN，高压电流偏置管PMOS2的漏极、双极型晶体管NPN1的集电极、双极型晶体管NPN2的集电极、高压功率管NMOS3的栅极及高压开关管NMOS2的漏极相连；
所述双极型晶体管NPN1的发射极与齐纳稳压二极管Z1的阴极连接，齐纳稳压二极管Z1的阳极接地；
所述双极型晶体管NPN1的基极与电容C1的一端和电阻R6的一端相连，
所述高压开关管NMOS2的栅极接取反后的预降压使能信号-EN，高压开关管NMOS2的源极接地；
所述双极型晶体管NPN2的基极与高压功率管NMOS3的源极和电阻R5的一端相连，双极型晶体管NPN2的发射极与电阻R2的一端相连；
所述电阻R2的另一端、电阻R5的另一端、电容C1的另一端、电阻R3的一端及输出端VDD相连；
所述电阻R6的另外一端与电阻R3的一端及电阻R4的一端相连，电阻R4的另一端接GND。
2.根据权利要求1所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，当预压降使能信号EN为高电平时，高压开关管NMOS1沟道开启，输入端VIN将在高压电流偏置管PMOS1的漏极和源极之间、高压开关管NMOS1的漏极和源极之间、以及电阻R1上产生分压，并在该支路产生电流。
3.根据权利要求1所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，通过设置高压电流偏置管PMOS2上的宽长比，使高压电流偏置管PMOS2镜像得到对应的漏极和源极电流，并为双极型晶体管NPN1提供偏置电流。
4.根据权利要求1所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，双极型晶体管NPN1的发射极处的电压被齐纳稳压二极管Z1稳压，双极型晶体管NPN1的基极电压通过电阻R3与电阻R4的分压。
5.根据权利要求1所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，双极型晶体管NPN2、电阻R5和电阻R2实现过流保护功能，且当输出端VDD输出电流增大时，会在电阻R5两端产生一个增大的电压差。
6.根据权利要求2所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，通过设置相应阻值的电阻R1，调节支路电流大小。
7.根据权利要求4所述的一种应用于宽输入范围DC-DC芯片的低功耗预降压电路，其特征在于，通过设置相应阻值的电阻R3和电阻R4，调节电流高压功率管NMOS3处支路电流的大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311798435.0A CN117614279A (zh) | 2023-12-26 | 2023-12-26 | 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311798435.0A CN117614279A (zh) | 2023-12-26 | 2023-12-26 | 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117614279A true CN117614279A (zh) | 2024-02-27 |
Family
ID=89956322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311798435.0A Pending CN117614279A (zh) | 2023-12-26 | 2023-12-26 | 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117614279A (zh) |
-
2023
- 2023-12-26 CN CN202311798435.0A patent/CN117614279A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190207B2 (en) | One way conductor | |
| US10707863B2 (en) | Power-on reset circuit | |
| CN115291665A (zh) | 带失调消除的带隙基准电路 | |
| US6710584B2 (en) | Series regulator | |
| US4833344A (en) | Low voltage bias circuit | |
| CN112099559B (zh) | 一种内部电源产生电路 | |
| JP2013255002A (ja) | 低電圧ロックアウト回路 | |
| CN112511155A (zh) | 电源电压自适应晶振驱动电路和振荡器 | |
| CN117614279A (zh) | 一种应用于宽输入范围dc-dc芯片的低功耗预降压电路 | |
| CN115268546B (zh) | 带瞬态增强的带隙基准电路 | |
| CN115903987A (zh) | 一种新型Zener基准电路 | |
| CN114784927B (zh) | 一种用于节约芯片版图面积的供电电路 | |
| US6903610B2 (en) | Operational amplifying circuit and push-pull circuit | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| CN115113682B (zh) | 输入参考电压调整电路 | |
| KR900008002B1 (ko) | 저 오프셑을 갖는 위상 검출기 회로 | |
| US11994887B2 (en) | Low dropout linear regulator with high power supply rejection ratio | |
| US6320452B1 (en) | Floating power supply using dual npn transistor | |
| CN114661084B (zh) | 一种极简高可靠性基准产生和内部电源产生电路 | |
| US20220382306A1 (en) | Low dropout linear regulator with high power supply rejection ratio | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| CN117008676B (zh) | 一种用于带隙基准电路的自启动电路 | |
| CN117492509B (zh) | 一种低电压比较电路 | |
| CN220795713U (zh) | 一种基准电路及驱动芯片 | |
| CN116436275B (zh) | 电压转换电路和电压转换芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |