CN112511155A - 电源电压自适应晶振驱动电路和振荡器 - Google Patents

Abstract

本发明适用于晶振技术领域，尤其涉及一种电源电压自适应晶振驱动电路和振荡器，其中，电源电压自适应晶振驱动电路包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路，电源电压控制电路对供电电压进行电压比较和判断，并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启，以使对应个数的驱动电路启动，进而组合驱动晶振单元，以使晶振单元输出对应大小的时钟信号至后端，多个驱动电路根据供电电压的大小对应开启，并提供匹配的偏置电流，兼容性高，且避免出现过压驱动和欠压驱动问题。

Description

电源电压自适应晶振驱动电路和振荡器

技术领域

本发明属于晶振技术领域，尤其涉及一种电源电压自适应晶振驱动电路和振荡器。

背景技术

目前，晶振驱动电路被广泛的应用于有时序要求的系统中，为这些系统提供低噪稳定的参考时钟源。

晶体振荡电路一般由片外的晶体单元和片内的驱动电路组成，当驱动电路提供了足够大的驱动能力时，晶振就能够起振并产生振荡信号。驱动能力越大，晶振越容易起振；当驱动能力过小时，晶振则不会起振；当驱动能力过大时，晶振的功耗会很高，波形不稳定并变差。

如图1所示，常见的晶振驱动电路由晶体元件Crystal、信号放大器INV、反馈电阻RF和负载电容C1/C2组成。信号放大器INV为晶体元件Crystal提供足够大的驱动能力以驱动晶体起振。

但是，常规的晶振驱动电路通常只能在一定电压区间内工作，在不同的供电电压下，例如过压或者欠压，晶振驱动电路存在工作异常的问题，兼容性差。

发明内容

本发明的目的在于提供一种电源电压自适应晶振驱动电路，旨在解决传统的晶振驱动电路存在的供电电压兼容性差的问题。

本发明实施例的第一方面提了一种电源电压自适应晶振驱动电路，电源电压自适应晶振驱动电路包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路；

各所述驱动电路的第一端和所述反馈电阻的第一端共接构成所述电源电压自适应晶振驱动电路的第一输入端，各所述驱动电路的第二端和所述反馈电阻的第二端共接构成所述电源电压自适应晶振驱动电路的第二输入端，所述第一输入端和所述第二输入端用于连接晶振单元并分别通过一电容接地；

所述滤波转换电路的多个电源输出端分别与所述多个驱动电路的电源端一一连接，所述参考电压电路与所述电源电压控制电路连接，所述电源电压控制电路的多个信号输出端分别与所述多个驱动电路的受控端一一连接；

所述滤波转换电路，用于接收供电电压，并将所述供电电压滤波电压转换为多个偏置电压分别输出至所述多个驱动电路的电源端；

所述参考电压电路，用于输出第一电平信号和多个电压不等的参考电压信号至所述电源电压控制电路；

所述电源电压控制电路，用于将所述供电电压与所述多个参考电压信号的电压分别进行比较以确定所述供电电压的电压大小，并根据所述供电电压的电压大小输出若干个所述第一电平信号至若干个所述驱动电路的受控端；

若干个所述驱动电路，用于分别接收到对应的所述偏置电压且在接收到所述第一电平信号时分别输出对应偏置电流至所述晶振单元，以驱动所述晶振单元产生时钟信号并通过所述第一输入端或者所述第二输入端输出，若干个所述驱动电路的偏置电流的总和使得所述晶振单元的振幅在预设振幅阈值内。

在一个实施例中，所述参考电压电路还与所述多个驱动电路中的其中一个驱动电路的受控端连接；

所述参考电压电路，还用于输出所述第一电平信号控制所述多个驱动电路中的其中一个驱动电路输出偏置电流至所述晶振单元。

在一个实施例中，所述参考电压电路包括参考电压源、稳压器和多个分压电阻，所述稳压器和所述多个分压电阻依次串联；

所述参考电压源，用于输出第一参考电压信号，并经所述稳压器和多个分压电阻电压转换后输出所述第一电平信号和多个电压不等的所述参考电压信号。

在一个实施例中，所述电源电压控制电路包括多个电源电压控制单元，每一所述电源电压控制单元的信号输出端与每一所述驱动电路的受控端连接；

每一所述电源电压控制单元，用于：

接收所述供电电压、多个所述参考电压信号中的其中一个电压参考信号以及所述第一电平信号；

将所述供电电压与接收到的所述电压参考信号进行比较，并对应输出所述第一电平信号或者截止输出所述第一电平信号。

在一个实施例中，每一所述电源电压控制单元包括电阻分压电路、比较器和D触发器；

所述电阻分压电路的分压节点与所述比较器的正相输入端连接，所述比较器的反相输入端用于接收多个所述参考电压信号中的其中一个电压参考信号，所述比较器的输出端与所述D触发器的时钟信号端连接，所述D触发器的输入端用于接收所述第一电平信号，所述D触发器的输出端为所述电源电压控制单元的信号输出端。

在一个实施例中，每一所述驱动电路包括PMOS管、第一NMOS管和第二NMOS管；

所述PMOS管的源极为所述驱动电路的电源端，所述PMOS管的漏极与所述第一NMOS管的漏极共接构成所述驱动电路的第二端，所述PMOS管的栅极与所述第一NMOS管的栅极共接构成所述驱动电路的第一端，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第二NMOS管的栅极为所述驱动电路的受控端，所述第二NMOS管的源极接地。

在一个实施例中，所述电源电压自适应晶振驱动电路还包括整形电路，所述整形电路与所述电源电压自适应晶振驱动电路的第一输入端或者第二输入端连接；

所述整形电路，用于对所述电源电压自适应晶振驱动电路的第一输入端或者第二输入端输出的所述时钟信号或者所述电源电压自适应晶振驱动电路的第一输入端接入的外部时钟信号进行方波信号整形，并输出方波时钟信号。

在一个实施例中，所述电源电压自适应晶振驱动电路还包括降压电路，所述降压电路与所述整形电路连接；

所述降压电路，用于将所述方波时钟信号进行降压转换并输出低压方波时钟信号。

在一个实施例中，所述电源电压自适应晶振驱动电路还包括分频电路，所述分频电路与所述降压电路连接；

所述分频电路，用于对接收到的低压方波时钟信号进行分频处理并输出。

本发明实施例的第二方面提了一种振荡器，振荡器包括如上所述的电源电压自适应晶振驱动电路。

本发明实施例通过采用滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路组成电源电压自适应晶振驱动电路，电源电压控制电路对供电电压进行电压比较和判断，并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启，以使对应个数的驱动电路启动，进而组合驱动晶振单元，以使晶振单元输出对应大小的时钟信号至后端，多个驱动电路根据供电电压的大小对应开启，并提供匹配的偏置电流，使得晶振单元在预设振幅阈值内振动，兼容性高，且避免出现过压驱动和欠压驱动问题。

附图说明

图1为传统的电源电压自适应晶振驱动电路结构示意图；

图2为本发明实施例提供的电源电压自适应晶振驱动电路的第一种结构示意图；

图3为图2所示的电源电压自适应晶振驱动电路电路中参考电压电路的示例电路原理图；

图4为图2所示的电源电压自适应晶振驱动电路中电源电压控制电路的示例电路原理图；

图5为图4所示的电源电压控制电路中电源电压控制单元的示例电路原理图；

图6为图2所示的电源电压自适应晶振驱动电路中驱动电路的示例电路原理图；

图7为本发明实施例提供的电源电压自适应晶振驱动电路的第二种结构示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本发明实施例的第一方面提了一种电源电压自适应晶振驱动电路。

如图2所示，图2为本发明实施例提供的电源电压自适应晶振驱动电路的第一种结构示意图，本实施例中，电源电压自适应晶振驱动电路包括滤波转换电路10、参考电压电路20、电源电压控制电路30、反馈电阻RF和多个驱动电路；

各驱动电路的第一端和反馈电阻RF的第一端共接构成电源电压自适应晶振驱动电路的第一输入端X1，各驱动电路的第二端和反馈电阻RF的第二端共接构成电源电压自适应晶振驱动电路的第二输入端X2，第一输入端X1和第二输入端X2用于连接晶振单元Crystal并分别通过一电容接地；

滤波转换电路10的多个电源输出端分别与多个驱动电路的电源端一一连接，参考电压电路20与电源电压控制电路30连接，电源电压控制电路30的多个信号输出端分别与多个驱动电路的受控端一一连接；

滤波转换电路10，用于接收供电电压VDD，并将供电电压VDD滤波电压转换为多个偏置电压分别输出至多个驱动电路的电源端；

参考电压电路20，用于输出第一电平信号Ctr1和多个电压不等的参考电压信号至电源电压控制电路30；

电源电压控制电路30，用于将供电电压VDD与多个参考电压信号的电压分别进行比较以确定供电电压VDD的电压大小，并根据供电电压VDD的电压大小输出若干个第一电平信号Ctr1至若干个驱动电路的受控端；

若干个驱动电路，用于分别接收偏置电压且在接收到第一电平信号Ctr1时输出偏置电流至晶振单元Crystal，以驱动晶振单元Crystal产生时钟信号并通过电源电压自适应晶振驱动电路的第一输入端X1或者第二输入端X2输出，若干个所述驱动电路的偏置电流的总和使得所述晶振单元Crystal的振幅在预设振幅阈值内。

本实施例中，滤波转换电路10将供电电压VDD进行转换，并输出多个偏置电压(例如VCC1、VCC2、VCC3等)至对应连接的驱动电路，滤波转换电路10还用于滤波以降低噪声，偏置电压的电压值可相等或者不等，同时，电源电压控制电路30根据接收到的多个参考电压信号对供电电压VDD进行比较判断，以确定供电电压VDD的大小，并根据供电电压VDD的大小输出对应若干个第一电平信号Ctr2、Ctr3、Ctr4等，从而开启对应位置的驱动电路，形成组合驱动电路同时驱动晶振单元Crystal，若干个驱动电路的总偏置电流对晶振单元Crystal进行驱动，使得晶振单元Crystal的振幅在预设振幅阈值内。

举例说明，假设驱动电路包括第一驱动电路41、第二驱动电路42和第三驱动电路43，各驱动电路结构相同，多个参考电压信号的电压分别为12V、10V、8V，当供电电压VDD为6V，滤波转换电路10假设转换输出三个电压值为5V的偏置电压，电源电压控制电路30将6V电压分别与12V、10V、8V进行比较，6V电压均小于12V、10V和8V，此时，电源电压控制电路30输出三路第一电平信号Ctr2/Ctr3/Ctr4至三个驱动电路的受控端，三个驱动电路同时工作并驱动晶振单元Crystal，此时晶振会叠加三个驱动电路的驱动能力，防止因电源电压过小导致晶振无法正确起振的问题；当供电电压VDD为9V时，滤波转换电路10转换输出三个电压值为6V的偏置电压，此时，电源电压控制电路30将9V电压分别与12V、10V、8V进行比较，9V电压小于12V、10V且大于8V，此时，电源电压控制电路30输出两路第一电平信号至两个驱动电路的受控端，两个驱动电路同时工作并驱动晶振单元Crystal，此时可满足晶振对驱动能力的要求，又不会过度驱动晶振，即晶振单元Crystal产生的振幅在预设振幅阈值内；当供电电压VDD为14V时，滤波转换电路10转换输出三个电压值为7V的偏置电压，此时，电源电压控制电路30将14V电压分别与12V、10V、8V进行比较，14V电压小于12V且大于10V和8V，此时，电源电压控制电路30输出一路第一电平信号至一个驱动电路的受控端，此时仅一个驱动电路工作并驱动晶振单元Crystal，晶振可正确起振工作，且不会过驱驱动，即晶振单元Crystal产生的振幅在预设振幅阈值内，从而跟随供电电压VDD的大小开启对应个数的驱动电路，以实现电源电压自适应晶振驱动电路的电压宽范围输入，提高了兼容性，避免全部开启出现过压驱动或者单个驱动电路导致的欠压驱动甚至不起振。

其中，参考电压信号的个数、驱动电路的个数、滤波转换电路10输出的偏置电压的个数对应设置，参考电压信号的电压大小、滤波转换电路10输出的偏置电压大小跟随晶振单元Crystal的偏置电流以及预设振幅阈值以及供电电压VDD的区间对应设置，通过从中选择组合成不同的总偏置电流共同驱动晶振单元Crystal。

本发明实施例通过采用滤波转换电路10、参考电压电路20、电源电压控制电路30、反馈电阻RF和多个驱动电路组成电源电压自适应晶振驱动电路，电源电压控制电路30对供电电压VDD进行电压比较和判断，并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启，以使对应个数的驱动电路启动，进而组合驱动晶振单元Crystal，以使晶振单元Crystal输出对应大小的时钟信号至后端，多个驱动电路根据供电电压VDD的大小对应开启，并提供匹配的偏置电流，兼容性高，且避免出现过压驱动和欠压驱动问题。

为了保证晶振单元Crystal始终处于工作状态，在一个实施例中，参考电压电路20还与多个驱动电路中的其中一个驱动电路的受控端连接；

参考电压电路20，还用于输出第一电平信号控制多个驱动电路中的其中一个驱动电路输出偏置电流至晶振单元Crystal。

本实施例中，参考电压电路20控制其中一个驱动电路工作，该驱动电路输出一偏置电流以保证晶振单元Crystal工作，其余的驱动电路由电源电压控制电路30控制开启或者截止，在该驱动电路的基础上对应组合其余驱动电路进行组合输出。

如图3所示，在一个实施例中，参考电压电路20包括参考电压源(图未示出)、稳压器U1和多个分压电阻(例如RF1、RF2等)，稳压器U1和多个分压电阻依次串联；

参考电压源，用于输出第一参考电压信号Vref，并经稳压器U1和多个分压电阻电压转换后输出第一电平信号Ctr1和多个电压不等的参考电压信号(Vref1/Vref2/Vref3等)。

本实施例中，参考电压源可为独立的电源模块或者为接收供电电压VDD并进行钳位转换的电压钳位模块，具体方式不限，多个分压电阻的电阻值根据所需的各参考电压信号对应设置，第一电平信号Ctr1可由稳压器U1输出，或者为任一参考电压信号的电平，具体方式不限。

如图4所示，在一个实施例中，电源电压控制电路30包括多个电源电压控制单元，每一电源电压控制单元的信号输出端与每一驱动电路的受控端连接；

每一电源电压控制单元，用于：

接收供电电压VDD、多个参考电压信号中的其中一个电压参考信号以及第一电平信号Ctr1；

将供电电压VDD与接收到的电压参考信号进行比较，并对应输出第一电平信号或者截止输出第一电平信号。

本实施例中，每一驱动电路由一电源电压控制电路30控制开启或者截止，各电源电压控制单元接收到不同的参考电压信号，并分别与供电电压VDD进行比较，从而输出对应个数的第一电平信号至后端连接的各驱动电路。

举例说明，假设驱动电路包括第一驱动电路41、第二驱动电路42和第三驱动电路43，各驱动电路结构相同，输出至第一电源电压控制单元31、第二电源电压控制单元32和第三电源电压控制单元33的各参考电压信号的电压分别为12V、10V、8V，当供电电压VDD为6V，滤波转换电路10假设转换输出三个电压值为5V的偏置电压，第一电源电压控制单元31、第二电源电压控制单元32和第三电源电压控制单元33分别将6V电压分别与12V、10V、8V进行比较，6V电压均小于12V、10V和8V，此时，第一电源电压控制单元31、第二电源电压控制单元32和第三电源电压控制单元33分别输出第一电平信号Ctr2/Ctr3/Ctr4至三个驱动电路的受控端，三个驱动电路同时工作并驱动晶振单元Crystal，此时晶振会叠加三个驱动电路的驱动能力，防止因电源电压过小导致晶振无法正确起振的问题；当供电电压VDD为9V时，滤波转换电路10转换输出三个电压值为6V的偏置电压，此时，第一电源电压控制单元31、第二电源电压控制单元32和第三电源电压控制单元33将9V电压分别与12V、10V、8V进行比较，9V电压小于12V、10V且大于8V，此时，第一电源电压控制单元31和第二电源电压控制单元32输出两路第一电平信号Ctr2和Ctr3至第一驱动电路41和第二驱动电路42的受控端，两个驱动电路同时工作并驱动晶振单元Crystal，此时可满足晶振对驱动能力的要求，又不会过度驱动晶振，即晶振单元Crystal产生的振幅在预设振幅阈值内；当供电电压VDD为14V时，滤波转换电路10转换输出三个电压值为7V的偏置电压，此时，第一电源电压控制单元31、第二电源电压控制单元32和第三电源电压控制单元33将14V电压分别与12V、10V、8V进行比较，14V电压小于12V且大于10V和8V，此时，第一电源电压控制单元31输出一路第一电平信号Ctr2至第一驱动电路41的受控端，此时仅一个驱动电路工作并驱动晶振单元Crystal，晶振可正确起振工作，且不会过驱驱动，即晶振单元Crystal产生的振幅在预设振幅阈值内，从而跟随供电电压VDD的大小开启对应个数的驱动电路，以实现电源电压自适应晶振驱动电路的电压宽范围输入，提高了兼容性，避免全部开启出现过压驱动或者单个驱动电路导致的欠压驱动甚至不起振。

电源电压控制单元的结构可采用比较电路、信号转换电路等结构，具体结构根据需求进行设定，如图5所示，在一个实施例中，每一电源电压控制单元包括电阻分压电路(包括第一分压电阻R1和第二分压电阻R2)、比较器U2和D触发器U3；

电阻分压电路的分压节点与比较器U2的正相输入端连接，比较器U2的反相输入端用于接收多个参考电压信号中的其中一个电压参考信号，比较器U2的输出端与D触发器U3的时钟信号端连接，D触发器U3的输入端用于接收第一电平信号Ctr1，D触发器U3的输出端为电源电压控制单元的信号输出端。

本实施例中，供电电压VDD经电阻分压电路分压并与对应的参考电压信号进行电压比较，当分压后的供电电压VDD大于参考电压信号的电压时，比较器U2输出高电平，D触发器U3截止输出第一电平信号Ctr1，当分压后的供电电压VDD小于参考电压信号的电压时，比较器U2输出低电平，D触发器U3输出第一电平信号Ctr1至对应的驱动电路，以控制对应的驱动电路开启。

如图6所示，在一个实施例中，每一驱动电路包括PMOS管Q1、第一NMOS管Q2和第二NMOS管Q3；

PMOS管Q1的源极为驱动电路的电源端，PMOS管Q1的漏极与第一NMOS管Q2的漏极共接构成驱动电路的第二端，PMOS管Q1的栅极与第一NMOS管Q2的栅极共接构成驱动电路的第一端，第一NMOS管Q2的源极与第二NMOS管Q3的漏极连接，第二NMOS管Q3的栅极为驱动电路的受控端，第二NMOS管Q3的源极接地。

本实施例中，PMOS管Q1和第一NMOS管Q2组成反相放大器，第二NMOS管Q3起到开关控制作用，并在接收到第一电平信号时连通偏置电压、PMOS管Q1和第一NMOS管Q2及地端，以使PMOS管Q1和第一NMOS管Q2驱动晶振单元Crystal产生时钟信号。

进一步地，为了提高输出的时钟信号的波形，如图7所示，在一个实施例中，电源电压自适应晶振驱动电路还包括整形电路50，整形电路50与电源电压自适应晶振驱动电路的第一输入端X1或者第二输入端X2连接；

整形电路50，用于对电源电压自适应晶振驱动电路的第一输入端X1或者第二输入端X2输出的时钟信号或者电源电压自适应晶振驱动电路的第一输入端X1接入的外部时钟信号进行方波信号整形，并输出方波时钟信号，其中，整形电路50可采用整形芯片、方波转换电路等结构，在此不做具体限制。

本实施例中，电源电压自适应晶振驱动电路还可支持外部时钟信号替代晶振单元Crystal作为输入源，此时X1为输入端，X2悬空。

请继续参阅图7，为了输出满足后端所需的电压等级的时钟信号，在一个实施例中，电源电压自适应晶振驱动电路还包括降压电路60，降压电路60与整形电路50连接；

降压电路60，用于将方波时钟信号进行降压转换并输出低压方波时钟信号，其中，降压电路60可采取电阻降压电路60、稳压器U1等降压模块，具体结构不限。

请继续参阅图7，进一步地，在一个实施例中，电源电压自适应晶振驱动电路还包括分频电路70，分频电路70与降压电路60连接；

分频电路70，用于对接收到的低压方波时钟信号进行分频处理并输出。

本实施例中，分频电路70可以单独控制对输出的时钟信号进行分频或不分频，分频电路70可采用分频器。

本发明还提出一种振荡器，该振荡器包括电源电压自适应晶振驱动电路，该电源电压自适应晶振驱动电路的具体结构参照上述实施例，由于本振荡器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电源电压自适应晶振驱动电路，其特征在于，包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路；

各所述驱动电路的第一端和所述反馈电阻的第一端共接构成所述电源电压自适应晶振驱动电路的第一输入端，各所述驱动电路的第二端和所述反馈电阻的第二端共接构成所述电源电压自适应晶振驱动电路的第二输入端，所述第一输入端和所述第二输入端用于连接晶振单元并分别通过一电容接地；

所述滤波转换电路的多个电源输出端分别与所述多个驱动电路的电源端一一连接，所述参考电压电路与所述电源电压控制电路连接，所述电源电压控制电路的多个信号输出端分别与所述多个驱动电路的受控端一一连接；

所述滤波转换电路，用于接收供电电压，并将所述供电电压滤波电压转换为多个偏置电压分别输出至所述多个驱动电路的电源端；

所述参考电压电路，用于输出第一电平信号和多个电压不等的参考电压信号至所述电源电压控制电路；

所述电源电压控制电路，用于将所述供电电压与所述多个参考电压信号的电压分别进行比较以确定所述供电电压的电压大小，并根据所述供电电压的电压大小输出若干个所述第一电平信号至若干个所述驱动电路的受控端；

若干个所述驱动电路，用于分别接收到对应的所述偏置电压且在接收到所述第一电平信号时分别输出对应偏置电流至所述晶振单元，以驱动所述晶振单元产生时钟信号并通过所述第一输入端或者所述第二输入端输出，若干个所述驱动电路的偏置电流的总和使得所述晶振单元的振幅在预设振幅阈值内。

2.如权利要求1所述的电源电压自适应晶振驱动电路，其特征在于，所述参考电压电路还与所述多个驱动电路中的其中一个驱动电路的受控端连接；

所述参考电压电路，还用于输出所述第一电平信号控制所述多个驱动电路中的其中一个驱动电路输出偏置电流至所述晶振单元。

3.如权利要求1所述的电源电压自适应晶振驱动电路，其特征在于，所述参考电压电路包括参考电压源、稳压器和多个分压电阻，所述稳压器和所述多个分压电阻依次串联；

所述参考电压源，用于输出第一参考电压信号，并经所述稳压器和多个分压电阻电压转换后输出所述第一电平信号和多个电压不等的所述参考电压信号。

4.如权利要求1所述的电源电压自适应晶振驱动电路，其特征在于，所述电源电压控制电路包括多个电源电压控制单元，每一所述电源电压控制单元的信号输出端与每一所述驱动电路的受控端连接；

每一所述电源电压控制单元，用于：

接收所述供电电压、多个所述参考电压信号中的其中一个电压参考信号以及所述第一电平信号；

将所述供电电压与接收到的所述电压参考信号进行比较，并对应输出所述第一电平信号或者截止输出所述第一电平信号。

5.如权利要求4所述的电源电压自适应晶振驱动电路，其特征在于，每一所述电源电压控制单元包括电阻分压电路、比较器和D触发器；

所述电阻分压电路的分压节点与所述比较器的正相输入端连接，所述比较器的反相输入端用于接收多个所述参考电压信号中的其中一个电压参考信号，所述比较器的输出端与所述D触发器的时钟信号端连接，所述D触发器的输入端用于接收所述第一电平信号，所述D触发器的输出端为所述电源电压控制单元的信号输出端。

6.如权利要求4所述的电源电压自适应晶振驱动电路，其特征在于，每一所述驱动电路包括PMOS管、第一NMOS管和第二NMOS管；

所述PMOS管的源极为所述驱动电路的电源端，所述PMOS管的漏极与所述第一NMOS管的漏极共接构成所述驱动电路的第二端，所述PMOS管的栅极与所述第一NMOS管的栅极共接构成所述驱动电路的第一端，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第二NMOS管的栅极为所述驱动电路的受控端，所述第二NMOS管的源极接地。

7.如权利要求1～6任一项所述的电源电压自适应晶振驱动电路，其特征在于，所述电源电压自适应晶振驱动电路还包括整形电路，所述整形电路与所述电源电压自适应晶振驱动电路的第一输入端或者第二输入端连接；

所述整形电路，用于对所述电源电压自适应晶振驱动电路的第一输入端或者第二输入端输出的所述时钟信号或者所述电源电压自适应晶振驱动电路的第一输入端接入的外部时钟信号进行方波信号整形，并输出方波时钟信号。

8.如权利要求7所述的电源电压自适应晶振驱动电路，其特征在于，所述电源电压自适应晶振驱动电路还包括降压电路，所述降压电路与所述整形电路连接；

所述降压电路，用于将所述方波时钟信号进行降压转换并输出低压方波时钟信号。

9.如权利要求8所述的电源电压自适应晶振驱动电路，其特征在于，所述电源电压自适应晶振驱动电路还包括分频电路，所述分频电路与所述降压电路连接；

所述分频电路，用于对接收到的低压方波时钟信号进行分频处理并输出。

10.一种振荡器，其特征在于，包括如权利要求1～9任一项所述的电源电压自适应晶振驱动电路。

Images