CN104993823A - 一种全集成高精度晶振频率产生电路 - Google Patents

Abstract

本发明涉及一种射频通信芯片中的全集成高精度晶振频率产生电路，包括射频接收电路模块、射频发射电路模块，数模/模数转换器，锁相环，数字基带以及高集成度片内双模晶振频率产生器。其中高集成度片内双模晶振频率产生器由前后依次连接的内部模式电路和外部模式电路组成，俩种模式共用输入输出端口，采用开关控制进行内部模式和外部模式输出的切换。在上述方案中，射频收发机集成了除晶体之外的其余频率产生电路，包括后级数字分频器，减少了片外器件的数量，提高了集成度。若采用外部晶振频率产生电路，接入到芯片端口以及芯片内部连线都会很长，导致振荡频率不高。本发明在芯片内部集成了晶振频率产生电路，可以有效提高振荡频率的精度。

Description

一种全集成高精度晶振频率产生电路

技术领域

本发明涉及晶体振荡器领域，具体涉及一种射频通信芯片中的全集成高精度晶振频率产生电路。

背景技术

晶体振荡器作为稳定的频率基准源，广泛应用在需要频率控制和管理的现代电子系统和需要精密实频计量等领域中。而且晶振在其中有着非常重要的地位，其性能直接影响到整个系统的指标好坏，甚至正常工作与否。卫星通讯，全球卫星定位系统等都将晶振作为高性能基准频率源。晶振还可以为电器时钟脉冲源，近代物理实验等电子设备提供精密频标和时基。这些晶振对功耗，相位噪声，频率稳定性等指标都有十分苛刻的要求。用于射频收发系统的大部分晶体振荡器都是外接在芯片之外，接入到芯片端口以及芯片内部连线都会很长，导致振荡频率不高，这很大程度上影响了晶体振荡器的精度和噪声指标等。随着CMOS工艺的不断发展，片上系统(SOC)的集成度也越来越高，在CMOS工艺上可以实现数字基带，模拟基带甚至射频电路。为了降低体积、用料与成本，使射频收发系统高度集成化，把晶体振荡器除晶体外的所有器件集成到片内就成了大势所趋。

发明内容

本发明的目的就是提供一种射频通信芯片中的全集成高精度晶振频率产生电路，其可有效解决上述问题，减少了片外器件的数量，提高了集成度。在芯片内部集成了晶振频率产生电路，有效的提高振荡频率的精度。

为实现上述目的，本发明采用以下技术方案进行实施：

包含全集成高精度晶振频率产生电路的射频通信芯片中包括射频接收电路模块、射频发射链路模块，数模/模数转换器，锁相环，数字基带以及高集成度片内双模晶振频率产生器。其中高集成度片内双模晶振频率产生器由前后依次连接的内部模式电路和外部模式电路组成。俩种模式采用开关控制进行模式之间的切换以满足不同的需要。全集成高精度晶振频率产生电路的输出分成三路，分别为模数转换器，数模转换器和锁相环提供时钟频率以实现射频接收模块和射频发射模块的功能。射频收发机集成了除晶体之外的其余频率产生电路，包括后级数字分频器。减少了片外器件的数量，提高了集成度。若采用外部晶振频率产生电路，接入到芯片端口以及芯片内部连线都会很长，导致振荡频率不高。本发明在芯片内部集成了晶振频率产生电路，可以有效提高振荡频率的精度。

附图说明

图1为包含本发明的射频收发芯片结构原理图；

图2为高集成度片内双模晶振频率产生器内部模式电路结构原理图；

图3为高集成度片内双模晶振频率产生器外部模式电路结构原理图；

图4为开关控制模式切换原理图；

图5为外部模式电路结构原理图中的开关图；

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

本发明采取的技术方案如图1所示，包含全集成高精度晶振频率产生电路的射频通信芯片，包括射频接收电路模块、射频发射链路模块，数模/模数转换器，锁相环，数字基带以及高集成度片内双模晶振频率产生器。其中高集成度片内双模晶振频率产生器由前后依次连接的内部模式电路和外部模式电路组成。内部模式更为简便，不需要外接电流源，外部模式需要外接电流源但是更为精确，精度更高。俩种模式共用输入和输出端口。采用开关控制进行模式之间的切换以满足不同的需要。全集成高精度晶振频率产生电路的输出分成三路，分别为模数转换器，数模转换器和锁相环提供时钟频率以实现射频接收模块和射频发射模块的功能。射频收发机集成了除晶体之外的其余频率产生电路，包括后级数字分频器。减少了片外器件的数量，提高了集成度。若采用外部晶振频率产生电路，接入到芯片端口以及芯片内部连线都会很长，导致振荡频率不高。本发明在芯片内部集成了晶振频率产生电路，可以有效提高振荡频率的精度。

以下通过具体实施来对本发明进行具体说明：

射频收发机集成了除晶体之外的其余频率产生电路，端口包括射频输入Rf_input，射频输出Rf_output，外接晶体与晶振频率产生电路连接点Q1，Q2；高集成度片内双模晶振频率产生器通过Q1，Q2外接晶体，输出信号分成三路分别为模数转换器，数模转换器和锁相环提供时钟频率；射频输入信号Rf_input进入射频接收电路模块，射频接收电路模块对信号进行过滤，放大，解调后输出到模数转换器中，将模拟信号转换为数字信号并输入到数字基带完成射频接收机的功能；数字基带模块输出信号通过输出端进入模数转换器，将数字信号转换为模拟信号后进入射频发射链路，射频发射链路对信号进行调制，变频，放大，滤波后将信号通过Rf_out发射出去，完成射频发射机功能；锁相环的输出分成俩路，分别进入射频发射链路和射频接收链路。高集成度片内双模晶振频率产生器由前后依次连接的内部模式电路和外部模式电路组成。内部模式电路用皮尔斯三点式结构作为主结构设计的晶振频率产生电路，外部模式电路用桑托斯结构作为主结构设计的晶振频率产生电路，俩种模式电路采用开关控制进行模式之间的切换以满足不同的需要；

图2为高集成度片内双模晶振频率产生器内部模式电路结构原理图，内部模式电路用皮尔斯三点式结构作为主结构设计的晶振频率产生电路，实现16MHz时钟频率的输出。晶体管M6为主振荡管，晶体管M3是偏置管。端口Q1和Q2分别连接片外外接晶体的两端；电源电压VDD分三路分别连接晶体管M1、M2和M3的源极；晶体管M1的栅极与漏极短接，并连接晶体管M2的栅极、晶体管M3的栅极、晶体管M0的源极、晶体管M4的漏极；晶体管M2的漏极与M5的漏极相连；晶体管M3的漏极连接晶体管M6的漏极，连接点上引出了外接晶体的端口Q2；晶体管M0的栅极连接电阻R5，漏极与电阻R5的另一端分别接地GND；晶体管M4的源极连接电阻R0，栅极连接电容C0，电阻R0的另一端和电容C0的另一端分别接地GND；电阻R1为dummy电阻，自身短路；晶体管M5的漏极连接晶体管M2的漏极，源极接地GND，电容C1连接在晶体管M5的源极和漏极之间，电阻R3连接在晶体管M5的漏极和栅极之间，电容C2连接在晶体管M5的栅极和地GND之间；电阻R2连接在晶体管M4的栅极和晶体管M5漏极之间；晶体管M6的漏极和栅极之间连接电阻R4，同时晶体管M6的栅极的连接点引出端口Q1与外接晶体连接，源极接地GND；电容C3连接在电容C2和晶体管M6的栅极之间；

图3为高集成度片内双模晶振频率产生器外部模式电路结构原理图，外部模式电路用桑托斯结构作为主结构设计的晶振频率产生电路，实现16MHz时钟频率的输出。晶体管M15为主振荡管，晶体管M13是偏置管。Rf_input为从bandgap过来的为输入信号，接入晶体管M7的漏极；output为输出信号，输出到数字基带；电源电压VDD分成九路分别晶体管M10、M25、M11、M13、M14、M19、M20、M21、M23的源极；晶体管M7的漏极与栅极短接，并且连接晶体管M8的栅极，晶体管M7的源极接地GND；晶体管M8的漏极连接晶体管M10的漏极，源极接地GND；晶体管M10的栅极与晶体管M11、晶体管M25、晶体管M19的栅极连接；晶体管M25的源极和漏极短接后接入电源电压VDD，作为一个电容来用；晶体管M11的漏极与晶体管M9的漏极相连；晶体管M9的栅极与晶体管M16、晶体管M12的栅极连接；晶体管M12的源极和漏极短接后接入电源电压VDD，作为一个电容来用；晶体管M11的栅极和晶体管M13的栅极之间连接电阻R7；电阻R6连接在晶体管M12的栅极、晶体管M16的栅极与晶体管M15的栅极之间；电容C4、C5与电容C6、C7分别并联后串联，连接在晶体管M13和晶体管M15的栅极之间，其串联节点接入Q1开关S5；开关S5的另一端接入端口Q1；晶体管M13的漏极与晶体管M15的漏极、晶体管M14的栅极、晶体管M17的栅极相连，晶体管M15源极接地GND；晶体管M14的漏极与晶体管M16的漏极、晶体管M20的栅极连接，晶体管M16的源极接地GND；晶体管M19的漏极与晶体管M17的漏极、晶体管M18的栅极连接，晶体管M17的源极接地GND；晶体管M21和晶体管M22的栅极相接之后与晶体管M20的漏极、晶体管M18的漏极相接，晶体管M21和M22漏极相连之后与开关S4连接，晶体管M22的源极接地；晶体管M23和晶体管M24的栅极相连之后与开关S4、开关S2连接，晶体管M23和M24的漏极相连，并且从它们的漏极连出输出Rf_out；开关S1和S2分别与开关S3一端连接，S3的另一端接地GND；端口Q1与开关S1一端相连；

图4为外部晶体、内、外部模式电路、开关控制之间的连接原理框图。高集成度片内双模晶振频率产生器的控制电路由开关S1、S2、S3、S4、S5组成，它们的关断和闭合控制振荡器工作在内部模式和外部模式。内部模式的输出是从主震荡管栅极输出的。当振荡器工作在内部模式时，开关S1、S2闭合将内部模式的输出Q1接到总的输出路径上来。开关S3、S4、S5关断以隔离外部模式电路。当电路工作在外部模式时，开关S1、S3闭合，这样将外接晶体通过Q1接入了外部模式电路。开关S2断开这样隔离了内部模式的输出。开关S4闭合将外部模式的输出接入输出通路。开关S5闭合将晶体的另一端接入电路。通过以上原来完成了内外模式的转换。如图所示，外接晶体俩端分别接在内部模式和外部模式的俩个输入端口Q1，Q2。内部模式的输出Q1与开关S1一端相连，开关S1的另一端分别与开关S2和S3的一端相接，S2的另一端接到缓冲器，通过缓冲期输出output。开关S3的另一端接入外部模式的输入，内部模式的端口Q2与开关S5一端相连，开关S5的另一端接到外部模式的输入端。外部模式的输出与开关S4一端相连，另一端接到缓冲期，通过缓冲期输出output。

图5为控制原理图中的开关图；开关总共有5个，开关S1、S2、S3、S4、S5，其中开关S1、S2、S4、S5所用的开关结构相同，都是晶体管M26和晶体管M27组成的结构。晶体管M26与晶体管M27的源极相接，相接的节点引出端口D3，晶体管M26和晶体管M27的漏端相连，相接的节点引出端口D1.栅极通过加不同的电位来控制开关的通断。当端口D0接低电位，端口D2接高电位时，开关打；端口D0接高电位，端口D2接低电位时，开关关断。开关S3由一个NMOS晶体管M28组成，通过控制栅极的电位控制NMOS的导通和断开，栅极为端口D6，当端口D6接高电位时，开关导通，端口D6接低电位时，开关关断；开关S1的端口D3与连接外接晶体的端口Q1相连，开关S1的D1端口与开关S2的D3端口相连，开关S3的D4端口分别与开关S1的D1端口，开关S2的D3端口相连。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。

Claims (5)

1.一种射频通信芯片中的全集成高精度晶振频率产生电路，其特征在于：包括射频接收电路模块、射频发射链路模块，数模/模数转换器，锁相环，数字基带以及高集成度片内双模晶振频率产生器。其中高集成度片内双模晶振频率产生器由前后依次连接的内部模式电路和外部模式电路组成。俩种模式共用输入输出端口，输出都通过外部模式电路中的output输出。采用开关控制进行内部模式和外部模式输出的切换以满足不同的需要。内部模式和外部模式的主要区别在于内部模式不用外部电流镜提供偏置，电路简单，面积小。外部模式由外部电路源提供偏置，比起内部模式精度更高一点。全集成高精度晶振频率产生电路的输出分成三路，分别为模数转换器，数模转换器和锁相环提供时钟频率以实现射频接收模块和射频发射模块的功能。射频收发机集成了除晶体之外的其余频率产生电路，包括后级数字分频器。减少了片外器件的数量，提高了集成度。若采用外部晶振频率产生电路，接入到芯片端口以及芯片内部连线都会很长，导致振荡频率不高。本发明在芯片内部集成了晶振频率产生电路，可以有效提高振荡频率的精度。

2.根据权利要求1所述的射频通信芯片中的全集成高精度晶振频率产生电路，其特征在于：射频收发机集成了除晶体之外的其余频率产生电路，端口包括射频输入Rf_input，射频输出Rf_output，外接晶体与晶振频率产生电路连接点Q1，Q2；高集成度片内双模晶振频率产生器通过Q1，Q2外接晶体，输出信号分成三路分别为模数转换器，数模转换器和锁相环提供时钟频率；射频输入信号Rf_input进入射频接收电路模块，射频接收电路模块对信号进行过滤，放大，解调后输出到模数转换器中，将模拟信号转换为数字信号并输入到数字基带完成射频接收机的功能；数字基带模块输出信号通过输出端进 入模数转换器，将数字信号转换为模拟信号后进入射频发射链路，射频发射链路对信号进行调制，变频，放大，滤波后将信号发射出去，完成射频发射机功能；锁相环的输出分成俩路，分别进入射频发射链路和射频接收链路。

3.根据权利要求1和2所述的射频通信芯片中的全集成高精度晶振频率产生电路，其特征在于：高集成度片内双模晶振频率产生器的内部模式电路是以皮尔斯三点式结构作为主结构设计的晶振频率产生电路，内部模式电路包括晶体管M0、M1、M2、M3、M4、M5、M6，电阻R0、R2、R3、R4、R5和电容C0、C1、C2、C3、C4、C5、C6；由于内部模式和外部模式共用输出通路，因此内部模式还包括外部模式中的晶体管M23和M24，开关S1、S2、S3.内部模式电路包括主振荡电路、自动幅度控制电路和输出电路。主振荡电路由晶体管M6，M3，电容C3组成，晶体管M6为放大管，晶体管M3是偏置管，为M6提供偏置，外接晶体通过端口Q1和端口Q2分别连接在晶体管M6的栅端和漏端，电阻R4是负载电阻，为晶体管M6提供直流偏置；晶体管M6的宽长比尺寸较大，以增加跨导，降低噪声；自动幅度控制电路包括晶体管M2、M4、M5、电容C0、C1、C2、电阻R0、R2，其中电阻R2、电容C0、C1构成π型滤波器对晶体管M5的漏极电压进行滤波，得到稳定的直流量以作为M4的栅极控制电压；刚起振时，晶体管M5偏置于阈值电压附近并不导通，晶体管M2的漏电流对电容C1进行充电，晶体管M2漏端电压升高，通过π型滤波器后晶体管M4的栅压升高，从而使流过晶体管M1，M4，电阻R0支路的电路增加，晶体管M1的栅电压降低，晶体管M1和M3构成电流镜，所以流过晶体管M3的电流较大，使电路快速起振；随着端口Q1振幅的增大，通过电容C3、C2分压后耦合到晶体管M5的栅极，晶体管M5在一个周期的导通时间变长，如果晶体管M5的放电电流大于晶体管M2的充电电流，则通过滤波器后晶体管M4的栅压降低，流过的电流减小，使晶体管M3的 栅压增大，放大器的增益减小，于是振荡器的幅度增幅减小，当电流减小到使环路增益为1时，电路稳定。输出电路由外部模式电路中的M23和M24，开关S1、S2、S3组成，当振荡器工作在内部模式时S5断开以隔离外部模式，S1和S2开关闭合，S3、S4关断，信号由output输出，输出端接到模数转换器，数模转换器，锁相环，为它们提供时钟输入。

4.根据权利要求1和2所述的射频通信芯片中的全集成高精度晶振频率产生电路，其特征在于：高集成度片内双模晶振频率产生器的外部模式电路是以桑托斯结构作为主结构设计的晶振频率产生电路，外部模式电路包括晶体管M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M22、M23、M24、M25，电容C4、C5、C6、C7，开关S1、S2、S3、S4、S5；外部模式电路主要由输入信号，电流镜、主振荡电路、自动幅度控制电路、晶振输出缓冲级电路，输出信号构成；从bandgap基准电流源的输出进入到电流镜的输入input，为晶体振荡器提供稳定的偏置；全集成高精度晶振频率产生电路的输出output连接到锁相环，数模转换器，模数转换器，为它们提供时钟输入；主振荡电路由晶体管M15、M13、电容和偏置电路组成，晶体管M15是主振荡管，起振过程中为振荡电路提供足够大的正反馈环路增益或者足够的有源负阻抗，之后为晶体谐振器周期性的提供能量，维持振荡；晶体管M13为M15的偏置电流源，为晶体管M15提供偏置；电流镜由晶体管M7、M8、M10、M11组成，这个结构复制了bandgap参考电流源的电流，为晶体振荡器提供稳定的偏置；开关S1、S2、S3、S4、S5用来控制双模晶振频率产生器俩种模式(内部模式和外部模式)的切换选择以满足不同的要求，当振荡器工作在外部模式时，开关S2断开，S1、S3、S4、S5闭合。晶振的输出端缓冲级为反相器链结构以得到全摆幅的方波输出，并且增大负载驱动能力，晶体管M21、M22和晶体管M23、M24分别组成俩个反 相器构成反相器链来作为输出缓冲级；其余器件组成自动幅度控制电路。

5.根据权利要求1和2所述的射频通信芯片中的全集成高精度晶振频率产生电路，其特征在于：高集成度片内双模晶振频率产生器的控制电路由开关S1、S2、S3、S4、S5组成，它们的关断和闭合控制振荡器工作在内部模式和外部模式。由于本次设计内部模式和外部模式共用输出和输入端口，因此开关必须控制俩种模式的输出分别接到振荡器的输出。振荡器的输出是从其栅极输出的。当振荡器工作在内部模式时，开关S1、S2闭合将内部模式的输出Q1接到总的输出路径上来。开关S3、S4、S5关断以隔离外部模式电路。当电路工作在外部模式时，开关S1、S3闭合，这样将外接晶体通过Q1接入了外部模式电路。开关S2断开这样隔离了内部模式的输出。开关S4闭合将外部模式的输出接入输出通路。开关S5闭合将晶体的另一端接入电路。通过以上原来完成了内外模式的转换。