CN101969317B - 一种非对称的高速低功耗收发装置 - Google Patents

Abstract

本发明公开了一种非对称的高速低功耗收发装置，包括双工器(10)、包络检波器(11)、解调器(12)、数字处理器(13)、功率放大器(14)、锁相环频率综合器(15)和存储器(16)。本发明在满足一定灵敏度的前提下，实现了极低功耗的无线接收功能；而同时发射机能够实现高速且低功耗的调制发射，使其能够适用于医学无线植入、医学无线成像和无线传感器网络等超低功耗应用的场合中。

Description

一种非对称的高速低功耗收发装置

技术领域

本发明涉及无线射频收发机技术领域，特别是对接收性能要求不很苛刻，发射数据率较高，并且功耗极低的一种非对称的高速低功耗收发装置。

背景技术

在医学无线植入、医学无线成像和无线传感器网络等应用领域中，无线收发机无疑扮演着极为重要的角色。此类无线收发机的设计关键是功耗必须非常低以延长电池的使用寿命。此外，此类无线收发机还具有其他一些特殊的设计要求，例如此类系统一般只接收简单的指令，对接收机的性能要求不是很高；而对于发射机，则要求数据率很高，以便将人体内的生理信息或者环境信息实时地以图像格式发送给体外基站或者服务器；并且要求射频收发机可以和其他模拟传感器，数字处理器集成在同一块CMOS芯片上，以增加稳定性和减低成本。因而在CMOS工艺上集成高速低功耗的射频收发机是一项关键技术。

传统的射频接收机大多基于频率转换结构，通过与本振信号混频，将输入射频信号转换为中低频模拟信号，再对该中低频模拟信号进行处理。该类接收机的灵敏度较高，但关键需要高精度的本振源，从而使得接收系统的功耗较大。因此基于频率转换结构的接收机不适合极低功耗的应用场合。而对于发射机，传统的基于上变频的调制结构可以实现高数据率，但一般需要较大功耗；基于锁相环调制结构，可以减小功耗，但是数据率较低，原因是数据率受限于锁相环的环路带宽。因而传统的发射机结构无法满足高速低功耗的要求。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种高速低功耗的射频收发机，在满足一定灵敏度的前提下，实现极低功耗的无线接收功能；而同时发射机能够实现高速且低功耗的调制发射，使其能够适用于医学无线植入、医学无线成像和无线传感器网络等超低功耗应用的场合中。

(二)技术方案

为达到上述目的，本发明提供了一种非对称的高速低功耗收发装置，该收发装置包括：

双工器10，用于接收和发射的选通和隔离，其一端与天线连接，另一端与包络检波器11的输入端连接，再一端与功率放大器14的输出端连接；

包络检波器11，用于检测输入射频能量，其可将射频信号转化为直流信号，其输入端分别与双工器10的一端和数字处理器13的输出端连接，输出端与解调器12的输入端连接；

解调器12，用于对包络检波器11的输出信号进行解调，其输入端与包络检波器11的输出端连接，输出即为解调后的数字基带信号；

数字处理器13，用于对整个收发装置进行数字编程控制，并完成对锁相环频率综合器15的自动频率校准功能，其输入端分别与锁相环频率综合器15和存储器16的输出端接连，并接收外部输入的编程数据、基带数据，输出端与包络检波器11、解调器12、功率放大器14，锁相环频率综合器15和存储器16的输入端连接；

功率放大器14，用于将锁相环频率综合器15输出的射频调制信号进行功率放大，并驱动天线50欧姆负载，其输入端分别与数字处理器13和锁相环频率综合器15的输出端连接，输出端与双工器10的一端连接；

锁相环频率综合器15，用于产生射频振荡信号，并将数字基带信号调制到高频载波上去，产生射频调制信号，其输入端与数字处理器13的输出端连接，输出端与功率放大器14的输入端连接；

非易失存储器16，用于存储数字处理器13自动频率校准后产生的数字频率控制字，并对该存储器16进行读、写操作，其输入端、输出端均与数字处理器13的输入、输出端连接。

上述方案中，所述包络检波器11由N级串联的检波单元110和动态偏置电路111构成。

上述方案中，所述检波单元110中的NMOS和PMOS整流管基于标准CMOS工艺，避免肖特基二极管或者零阈值晶体管的使用，降低芯片成本。

上述方案中，所述动态偏置电路111将NMOS和PMOS整流管偏置在亚阈值区，保持其单向导通的整流特性，同时也消除晶体管阈值电压对整流效率的影响。

上述方案中，所述解调器12通过电压/电流转换电路将包络检波器11所产生的直流电压信号转换成电流信号，将此电流信号与一个基准电流相比较，产生解调后的数字基带信号。

上述方案中，所述数字处理器13由分频比产生器130、数字频率采样器131、线性插值模块132、数字频率控制字产生器133和功耗管理单元134构成。

上述方案中，所述数字处理器13为锁相环频率综合器15产生分频比控制信号，对锁相环频率综合器15所产生的高频载波信号进行数字采样，计算其振荡频率；并根据在不同频率控制字下采样得到的载波频率，通过线性插值的方法产生其他所需载波频率的频率控制字，并将这些频率控制字存入存储器16；并根据不同的调制信号，为锁相环频率综合器15产生相应的数字频率控制字；能够接收外部的数字编程信号，对整个收发装置进行全数字编程，以适应不同的应用需求；同时还能对包络检波器11、解调器12、功率放大器14、锁相环频率综合器15和存储器16进行电源管理，控制其处于工作或是休眠状态。

上述方案中，所述功率放大器14由缓冲器和B类互补推挽式放大器组成；其中，缓冲器用来增加锁相环频率综合器15与B类互补推挽式放大器之间的隔离，减小B类互补推挽式放大器对锁相环频率综合器15的频率牵引效应；B类互补推挽式放大器将输入射频信号进行放大，以驱动天线的50欧姆负载；该B类互补推挽式放大器可直接被基带数字信号所调制。

上述方案中，所述锁相环频率综合器15由鉴频鉴相器150、电荷泵151、低通滤波器152、混合信号频率设定模块153、LC压控振荡器154和可编程分频器155构成。

上述方案中，所述锁相环频率综合器15接收由数字处理器13输出的数字频率控制字和由低通滤波器152输出的模拟电压信号，通过混合信号频率设定模块153，输出一个LC压控振荡器154的模拟电压控制信号，从而可对LC压控振荡器154的输出信号频率进行快速的数字预置，以及进行精确的频率控制。

上述方案中，所述LC压控振荡器154直接被基带数字信号所调制，可实现数字幅度或数字频率调制。

上述方案中，所述锁存储器16是基于标准CMOS工艺的极低功耗的非易失性存储器，用于在掉电情况下保存数字处理器13自动频率校准后产生的数字频率控制字。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的射频收发机，所有电路可单芯片集成，并且可以用标准CMOS工艺实现，系统结构简单，接收机部分功耗极低，发射机也以较低的功耗实现高数据率通信，解决了相关应用中的超低功耗问题。

2、本发明提供的射频收发机，在接收链路上，包络检波器将输入射频信号直接转化为直流信号，避免了传统频率转换结构接收机中的高精度本振源的使用，很大程度上降低了系统的功耗。

3、本发明提供的射频收发机，发射机支持高能量效率的OOK/FSK双模调制方式，并用基带数字信号直接调制LC压控振荡器，避免了锁相环路的使用，降低了系统功耗。为了获得更好的发射性能，当然锁相环路也可以闭环调制，但功耗相应增加。

4、本发明提供的射频收发机，数字处理器可以对LC压控振荡器的输出信号进行数字化采样，对其信号频率进行自动校准，并利用线性插值的方法自动计算出特定频率所对应的数字频率控制字，以补偿LC压控振荡器的输出频率由于工艺误差、电压变化、温度飘移所带来的偏差。数字处理器可以接收外部数字编程信号，对射频收发机的参数，例如载波频率，调制方式，数据率等进行编程控制，使得射频收发机灵活多变，可以适应很多不同的应用场合。数字处理器还可以对各个模块进行功耗管理。

5、本发明提供的射频收发机，包含有非易失存储器，该存储器可在掉电的情况下稳定地保持LC压控振荡器所需的数字频率控制字。在系统第一次上电时，锁相环闭环，数字处理器执行对LC压控振荡器的输出频率的校准，将结果写入该存储器。之后系统再上电时，数字处理器只需要将存储器中的数字频率控制字读出即可，避免了每次上电频率校准，节省了功耗，方便使用。

6、本发明提供的非对称高速低功耗射频收发机特别适合医学无线植入，医学无线成像和无线传感器网络等超低功耗无线通讯领域。

附图说明

图1为本发明提供的非对称的高速低功耗收发装置的系统框图；

图2为本发明提供的包络检波器11的子系统框图；

图3为本发明提供的基于图2的包络检波器11的检波单元电路图；

图4为本发明提供的数字处理器13的子系统框图；

图5为本发明提供的锁相环频率综合器15的子系统框图；

图6为本发明提供的功率放大器14的电路图；

图7为本发明提供的存储器16的子系统框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1为本发明提供的非对称高速低功耗收发装置的系统框图，该射频收发机包括：双工器10、包络检波器11、解调器12、数字处理器13、功率放大器14、锁相环频率综合器15和存储器16。

双工器10用于接收和发射的选择和隔离；包络检波器11用于将输入的射频信号直接转化为直流信号，也就是将射频信号的包络信息检测出来；解调器12用于将包络检波器11输出的直流电压信号转化为电流信号，并与一个基准电流信号作比较，输出结果即为解调后的数字基带信号；数字处理器13用于对整个芯片进行数字编程控制，并完成锁相环的自动频率校准，以补偿其振荡频率由于工艺误差，电压变化，温度漂移等所造成的偏差；功率放大器14用于将锁相环频率综合器15输出的射频调制信号进行功率放大，并驱动天线50欧姆负载，同时它也能直接被数字基带信号所调制；锁相环频率综合器15用于产生射频载波信号，同时也将数字基带信号调制到高频载波上去，产生射频调制信号；存储器16用于在掉电的情况下存储锁相环频率综合器15所需的数字频率控制字。

该高速低功耗射频收发机的非对称性在于接收机采用非频率转换结构的包络检测技术，此技术实现的接收机功耗极低，一般只用于接收OOK调制的简单指令；而发射机采用锁相环开环调制技术，数据率不受限于锁相环环路带宽，因此可实现高速通讯，功耗较低，并支持OOK/FSK两种调制方式。该接收机采用了新颖的非对称收/发结构，以很低的功耗满足了应用场合对收/发不同的特殊要求。

基于图1所述的非对称高速低功耗射频收发机的系统框图，图2给出了本发明提供包络检波器11的子系统框图。该包络检波器由N(这里以N＝3为例说明)级检波单元110和动态偏置电路111构成。三级检波单元110相互堆叠而成，以确保在输入射频信号较小时，仍然能够保证有较高的输出直流信号，因而确保一定的接收灵敏度。每级检波单元110均接收外部输入的射频信号RFin，并且检波单元的整流输入端口Vn接前一级检波单元的整流输出端口Vp。第一级检波单元的整流输入端口Vn接地，而第三级检波单元的整流输出端口Vp的输出信号就是检测出来的直流信号。动态偏置电路111为每级检波单元提供2个偏置信号Vbias1和Vbias2，用来消除CMOS晶体管的阈值电压，提高整流效率。

基于图2所述的包络检波器11的子系统框图，图3给出了本发明提供检波单元110的电路图。它包括NMOS整流管NM1、PMOS整流管PM1、偏置管NMb和PMb、滤波电容C2和C3、输入电容C1以及输出电容C4。当输入射频信号RFin为负半周时，NM1导通，PM1截止，电流I1通过NM1给电容C1充电；而当输入射频信号为正半周时，NM1截止，PM1导通，电流I2通过PM1给电容C4充电。Vp就是本级输出的直流电压信号。为了消除CMOS晶体管阈值电压，提高整流效率，动态偏置Vbias1和Vbias2用来将NM1和PM1偏置在亚阈值区，这样既不会破坏整流管单向导通的整流特性，同时也能够提高整流效率。

基于图1所述的非对称高速低功耗射频收发机的系统框图，图3给出了本发明提供数字处理器13的子系统框图。它由分频比产生器130、数字频率采样器131、线性插值模块132、数字频率控制字产生器133和功耗管理单元134组成。分频比产生器130为锁相环频率综合器15中的可编程分频器155产生分频比控制信号N[j:0]；数字频率采样器131可以对锁相环频率综合器15所产生的高频振荡信号进行数字采样，计算其振荡频率；线性插值模块132它可以根据在不同频率控制字下采样得到的载波频率，通过线性插值功能产生其他所需载波频率的频率控制字，并将这些频率控制字存入存储器16；数字频率控制字产生器133可以将所需要的频率控制字从存储器16读出，并根据不同的调制方式，将频率控制字A[m:0]，B[n:0]直接赋给锁相环频率综合器；功耗管理单元134能够接收外部的数字编程信号，对收发装置进行全数字编程，以适应不同的应用需求；同时它还能对包络检波器11、解调器12、功率方法器14、锁相环频率综合器15和存储器16进行电源管理，控制其处于工作或是休眠状态。

基于图1所述的非对称高速低功耗射频收发机的系统框图，图4给出了本发明提供锁相环频率综合器15的子系统框图。由鉴频鉴相器150、电荷泵151、低通滤波器152、混合信号频率设定模块153、LC压控振荡器154和可编程分频器155组成。鉴频鉴相器150用于完成参考信号f_REF和可编程分频器155的输出信号f’_VCO的频率和相位比较功能。电荷泵151用于接收鉴频鉴相器的输出结果，将电压脉冲信号转化成电流脉冲信号；低通滤波器152用于提供混合信号频率设定模块153的输入模拟电压信号；混合信号频率设定模块153接收来自数字处理器13的数字频率控制字A[m:0]，B[n:0]和由低通滤波器152输出的模拟电压信号Va，输出一个LC压控振荡器154的模拟电压控制信号Vc，从而即可对LC压控振荡器154的输出信号频率进行快速数字预置，也可进行精确控制。LC压控振荡器154接收来自混合信号频率设定模块153的输出控制电压Vc，产生高频振荡信号，而且它可直接被来自数字处理器13的控制信号V_sw所调制。

锁相环频率综合器15有两种工作模式：校准模式和调制发射模式。在校准模式下，混合信号频率设定模块153的输入模拟电压Va通过开关S与VDD/2相连接，锁相环路处于开环状态。我们将所需要的频率信息输入数字处理器13，数字处理器13会通过频率采样，线性插值等方法计算出相应的数字频率控制字A[m:0]，B[n:0]，并将数字频率控制字存入存储器16中。待将所有需要的数字频率控制字计算完毕并存入存储器16，校准模式就结束了。调制发射模式下，锁相环路一般也处于开环状态。首先数字处理器13根据当前工作的频段从存储器16中读取相应的数字频率控制字A[m:0]，B[n:0]。然后根据不同的调制方式输出不同的控制信号。当选择OOK调制时，数字处理器13输出给混合信号频率设定模块153的数字频率控制字A[m:0]，B[n:0]固定不变，而用基带信号去控制LC压控振荡器154和功率放大器14的打开和关断，从而实现幅度调制；当选择FSK调制时，LC压控振荡器154和功率放大器14处于常开状态，根据基带信号去切换输出给混合信号频率设定模块153的数字频率控制字A[m:0]，B[n:0]，从而达到频率调制的目的。由于是开环状态，LC压控振荡器154的频率会随时间发生飘移，发射机可根据接收到的指令，重新开启校准模式。

基于图1所述的非对称高速低功耗射频收发机的系统框图，图5给出了本发明提供功率放大器14的电路图。由缓冲器和B类互补推挽式放大器组成。缓冲器由晶体管M3，M4，M5，M6，电阻R3构成；B类互补推挽式放大器由晶体管M1，M2构成，它们通过电阻R1，R2被偏置在亚阈值区，以提高效率；电容C1，C2，C3为隔直电容，C4为阻抗匹配所需电容；电感L1为级间匹配电感；受基带信号V_sw控制的互补开关M5，M6，M7，M8被用来减小该功率放大器的启动和关闭时间；由于是B类互补推挽式放大器，其直流功耗几乎为零。

基于图1所述的非对称高速低功耗射频收发机的系统框图，图6给出了本发明提供存储器16的子系统图。它由高压电荷泵160，列控制器161，控制逻辑162，位线控制器163，灵敏放大器164，存储单元阵列165组成。控制逻辑162对其他各个子模块进行逻辑控制。位线控制器163控制对存储单元阵列165的写操作。列控制器161用于选中当前操作列。灵敏放大器164在读操作中，检测当前操作列的存储结果，并输出相应结果。高压电荷泵160用来产生写操作所需要的高压。存储单元阵列165用来存储相应信息。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种非对称的高速低功耗收发装置，其特性在于，该收发装置包括：

双工器(10)，用于接收和发射的选通和隔离，其一端与天线连接，另一端与包络检波器(11)的输入端连接，再一端与功率放大器(14)的输出端连接；

包络检波器(11)，用于检测输入射频能量，其可将射频信号转化为直流信号，其输入端分别与双工器(10)的一端和数字处理器(13)的输出端连接，输出端与解调器(12)的输入端连接；

解调器(12)，用于对包络检波器(11)的输出信号进行解调，其输入端与包络检波器(11)的输出端连接，输出即为解调后的数字基带信号；

数字处理器(13)，用于对整个收发装置进行数字编程控制，并完成对锁相环频率综合器(15)的自动频率校准功能，其输入端分别与锁相环频率综合器(15)和非易失存储器(16)的输出端接连，并接收外部输入的编程数据、基带数据，输出端与包络检波器(11)、解调器(12)、功率放大器(14)，锁相环频率综合器(15)和非易失存储器(16)的输入端连接；

功率放大器(14)，用于将锁相环频率综合器(15)输出的射频调制信号进行功率放大，并驱动天线(50)欧姆负载，其输入端分别与数字处理器(13)和锁相环频率综合器(15)的输出端连接，输出端与双工器(10)的一端连接；

锁相环频率综合器(15)，用于产生射频振荡信号，并将数字基带信号调制到高频载波上去，产生射频调制信号，其输入端与数字处理器(13)的输出端连接，输出端与功率放大器(14)的输入端连接；

非易失存储器(16)，用于存储数字处理器(13)自动频率校准后产生的数字频率控制字，并对该非易失存储器(16)进行读、写操作，其输入端、输出端均与数字处理器(13)的输入、输出端连接。

2.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述包络检波器(11)由N级串联的检波单元(110)和动态偏置电路(111)构成。

3.根据权利要求2所述的非对称的高速低功耗收发装置，其特征在于，所述检波单元(110)中的NMOS和PMOS整流管基于标准CMOS工艺，避免肖特基二极管或者零阈值晶体管的使用，降低芯片成本。

4.根据权利要求2所述的非对称的高速低功耗收发装置，其特征在于，所述动态偏置电路(111)将NMOS和PMOS整流管偏置在亚阈值区，保持其单向导通的整流特性，同时也消除晶体管阈值电压对整流效率的影响。

5.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述解调器(12)通过电压/电流转换电路将包络检波器(11)所产生的直流电压信号转换成电流信号，将此电流信号与一个基准电流相比较，产生解调后的数字基带信号。

6.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述数字处理器(13)由分频比产生器(130)、数字频率采样器(131)、线性插值模块(132)、数字频率控制字产生器(133)和功耗管理单元(134)构成。

7.根据权利要求6所述的非对称的高速低功耗收发装置，其特征在于，所述数字处理器(13)为锁相环频率综合器(15)产生分频比控制信号，对锁相环频率综合器(15)所产生的高频载波信号进行数字采样，计算其振荡频率；并根据在不同频率控制字下采样得到的载波频率，通过线性插值的方法产生其他所需载波频率的频率控制字，并将这些频率控制字存入非易失存储器(16)；并根据不同的调制信号，为锁相环频率综合器(15)产生相应的数字频率控制字；能够接收外部的数字编程信号，对整个收发装置进行全数字编程，以适应不同的应用需求；同时还能对包络检波器(11)、解调器(12)、功率放大器(14)、锁相环频率综合器(15)和非易失存储器(16)进行电源管理，控制其处于工作或是休眠状态。

8.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述功率放大器(14)由缓冲器和B类互补推挽式放大器组成；其中，缓冲器用来增加锁相环频率综合器(15)与B类互补推挽式放大器之间的隔离，减小B类互补推挽式放大器对锁相环频率综合器(15)的频率牵引效应；B类互补推挽式放大器将输入射频信号进行放大，以驱动天线的(50)欧姆负载；该B类互补推挽式放大器可直接被基带数字信号所调制。

9.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述锁相环频率综合器(15)由鉴频鉴相器(150)、电荷泵(151)、低通滤波器(152)、混合信号频率设定模块(153)、LC压控振荡器(154)和可编程分频器(155)构成。

10.根据权利要求9所述的非对称的高速低功耗收发装置，其特征在于，所述锁相环频率综合器(15)接收由数字处理器(13)输出的数字频率控制字和由低通滤波器(152)输出的模拟电压信号，通过混合信号频率设定模块(153)，输出一个LC压控振荡器(154)的模拟电压控制信号，从而可对LC压控振荡器(154)的输出信号频率进行快速的数字预置，以及进行精确的频率控制。

11.根据权利要求10所述的非对称的高速低功耗收发装置，其特征在于，所述LC压控振荡器(154)直接被基带数字信号所调制，可实现数字幅度或数字频率调制。

12.根据权利要求1所述的非对称的高速低功耗收发装置，其特征在于，所述非易失存储器(16)是基于标准CMOS工艺的极低功耗的非易失性存储器，用于在掉电情况下保存数字处理器(13)自动频率校准后产生的数字频率控制字。

Images