CN110488911B - 数字频率生成器及其状态切换方法 - Google Patents

数字频率生成器及其状态切换方法 Download PDF

Info

Publication number
CN110488911B
CN110488911B CN201910647530.8A CN201910647530A CN110488911B CN 110488911 B CN110488911 B CN 110488911B CN 201910647530 A CN201910647530 A CN 201910647530A CN 110488911 B CN110488911 B CN 110488911B
Authority
CN
China
Prior art keywords
error compensation
clock signals
phase error
compensation module
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910647530.8A
Other languages
English (en)
Other versions
CN110488911A (zh
Inventor
邹韦华
石铭
王岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201910647530.8A priority Critical patent/CN110488911B/zh
Publication of CN110488911A publication Critical patent/CN110488911A/zh
Priority to PCT/CN2020/099548 priority patent/WO2021008362A1/zh
Application granted granted Critical
Publication of CN110488911B publication Critical patent/CN110488911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了数字频率生成器及其状态切换方法，属于电子测试领域。本发明根据频率控制字生成控制信号，采用控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，根据调制器发送的相位选择信号计算休眠时段，生成状态控制信号，根据该控制信号控制相位误差补偿模块的工作状态和休眠状态，以使相位误差补偿模块处于工作状态时在一组时钟信号中选择一对时钟信号进行误差补偿生成一时钟信号，在休眠状态时降低功耗，从而达到降低数字频率生成器总功耗的目的。

Description

数字频率生成器及其状态切换方法
技术领域
本发明涉及电子测试领域，尤其涉及数字频率生成器及其状态切换方法。
背景技术
数字频率生成器可以将输入的高频信号转换为单稳态信号输出，相对于传统PLL(锁相回路或锁相环)，数字频率生成器的面积及功耗更小。可以灵活应用于较低频率，对模块功耗要求较低的领域，比如各种串口命令接口、摄像头等。数字频率生成器通常主要包括：分频器、调制器和相位误差补偿模块。其中，相位误差补偿模块在系统开始工作后就一直持续工作，属于持续耗电模块，从功耗角度来看，该部分占用的总功耗的较高。
发明内容
针对现有相位误差补偿模块功耗大的问题，现提供一种旨在可降低相位误差补偿模块功耗的数字频率生成器及其状态切换方法。
一种数字频率生成器，包括：分频器、调制器和相位误差补偿模块；
所述调制器，与所述分频器连接，用于根据频率控制字生成控制信号，并将所述控制信号发送至所述分频器；
所述分频器，与所述相位误差补偿模块连接，用于根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，并发送至所述相位误差补偿模块；
所述相位误差补偿模块，用于选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
还包括，
睡眠控制单元，分别连接所述调制器和所述相位误差补偿模块，用于根据所述调制器发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块控制所述相位误差补偿模块的工作状态和休眠状态。
优选的，所述睡眠控制单元根据所述调制器发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器的除法值；fracitonal为小数值；E为相位误差值；fixed_t为额外补充长度。
优选的，所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块处于工作状态。
优选的，所述相位误差补偿模块选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
所述相位误差补偿模块用于根据所述相位选择信号在所述分频器发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
优选的，所述相位误差补偿模块采用相位差值器。
本发明还提供了一种数字频率生成器状态切换方法，包括：分频器、调制器和相位误差补偿模块；
将频率控制字发送至调制器，根据频率控制字生成控制信号；
将所述控制信号发送至分频器，根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号；
将所述一组时钟信号发送至相位误差补偿模块，选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
还包括，
根据所述调制器发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块控制所述相位误差补偿模块的工作状态和休眠状态。
优选的，所述根据所述调制器发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器的除法值；fracitonal为小数值；E为相位误差值；fixed_t为额外补充长度。
优选的，所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块处于工作状态。
优选的，所述选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
根据所述相位选择信号在所述分频器发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
优选的，所述相位误差补偿模块采用相位差值器。
上述技术方案的有益效果：
本技术方案中，根据频率控制字生成控制信号，采用控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，根据调制器发送的相位选择信号计算休眠时段，生成状态控制信号，根据该控制信号控制相位误差补偿模块的工作状态和休眠状态，以使相位误差补偿模块处于工作状态时在一组时钟信号中选择一对时钟信号进行误差补偿生成一时钟信号，在休眠状态时降低功耗，从而达到降低数字频率生成器总功耗的目的。
附图说明
图1为本发明所述的数字频率生成器的一种实施例的模块图；
图2为本发明所述的数字频率生成器的一种实施例的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种数字频率生成器，包括：分频器1、调制器3和相位误差补偿模块2；
所述调制器3，与所述分频器1连接，用于根据频率控制字生成控制信号，并将所述控制信号发送至所述分频器1；
所述分频器1，与所述相位误差补偿模块2连接，用于根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，并发送至所述相位误差补偿模块2；
所述相位误差补偿模块2，用于选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
分频器1接收输入时钟信号的频率Fin和除法控制位N，输出的时钟信号为为Fin/N；调制器3接收输入(INT+fracitonal)，输出控制包含相位误差值的除数值N给分频器1，同时调制器3输出需要补偿的相位误差值给相位误差补偿模块2；相位误差补偿模块2接收Fin/N和每个周期需要补偿的相位误差值，计算输出经过相位补偿后的Fin/(INT+fracitonal)时钟信号。
需要说明的是，INT为整数值，fracitonal为小数值。
数字频率生成器还包括，
睡眠控制单元4，分别连接所述调制器3和所述相位误差补偿模块2，用于根据所述调制器3发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块2控制所述相位误差补偿模块2的工作状态和休眠状态。
进一步地，所述睡眠控制单元4根据所述调制器3发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器1的除法值；fracitonal为小数值(0～1)；E为相位误差值(0～1)；fixed_t为预先设定的固定的额外补充长度(0～0.9999×N)。
需要说明的是，分频器1输出的一组时钟信号中，时钟信号的时钟周期均相同。根据调制器3发送的相位选择信号在分频器1输出的一组时钟信号中选择相应的一对时钟信号，对该对时钟信号进行相位误差处理。
作为举例而非限定，如图2所示，对相位误差补偿模块2而言，为了控制相位误差补偿模块2输出预设的时钟频率，睡眠控制单元4获取不同相位差的时钟信号(CLK0-4)，同时输入各组时钟信号对需要的控制开关信号和复位信号，计算输出信号的“1”、“0”时间长度之比＝(1-E+fixed_t)/(N+fractional)。
因此，相位误差补偿模块2理论上输出为“0”的部分为可以划进休眠区段的时间，其理论休眠时段的时间最大值如下面公式：
Tsleep_max＝Tinput*(N+fracitonal-1+E-fixed_t)
由此可知：除法值N越大，休眠时段的时间越长，总体时间中休眠时段的时间越长，总体功耗越低。参考图2所示，当一对时钟信号从CLK3、CLK4跳到CLK0、CLK1时，休眠时段为reset0的时间；当一对时钟信号从CLK0、CLK1跳到CLK1、CLK2时，休眠时段为reset1的时间，当前时钟的下降沿到下一时钟的上升沿这段区域为休眠时段，当随着除法值N越大，休眠时段的时间会越来越长。
在本实施例中，根据频率控制字生成控制信号，采用控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，根据调制器3发送的相位选择信号计算休眠时段，生成状态控制信号，根据该控制信号控制相位误差补偿模块2的工作状态和休眠状态，以使相位误差补偿模块2处于工作状态时在一组时钟信号中选择一对时钟信号进行误差补偿生成一时钟信号，在休眠状态时降低功耗，从而达到降低数字频率生成器总功耗的目的。
在优选的实施例中，所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块2处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块2处于工作状态。
作为举例而非限定，所述相位误差补偿模块2可采用相位差值器(phaseinterpolate)，延长锁相环。
在优选的实施例中，所述相位误差补偿模块2选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
所述相位误差补偿模块2用于根据所述相位选择信号在所述分频器1发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
在本实施例中，相位误差补偿模块2主要用于处理小数部分的计算，使输出的时钟信号更加平滑。
本发明提供的一种数字频率生成器状态切换方法，包括：分频器、调制器和相位误差补偿模块；
将频率控制字发送至调制器，根据频率控制字生成控制信号；
将所述控制信号发送至分频器，根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号；
将所述一组时钟信号发送至相位误差补偿模块，选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
还包括，
根据所述调制器发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块控制所述相位误差补偿模块的工作状态和休眠状态。
进一步地，所述根据所述调制器发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器的除法值；fracitonal为小数值；E为相位误差值；fixed_t为额外补充长度。
需要说明的是，分频器输出的一组时钟信号中，时钟信号的时钟周期均相同。根据调制器发送的相位选择信号在分频器输出的一组时钟信号中选择相应的一对时钟信号，对该对时钟信号进行相位误差处理。
在本实施例中，根据频率控制字生成控制信号，采用控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，根据调制器发送的相位选择信号计算休眠时段，生成状态控制信号，根据该控制信号控制相位误差补偿模块的工作状态和休眠状态，以使相位误差补偿模块处于工作状态时在一组时钟信号中选择一对时钟信号进行误差补偿生成一时钟信号，在休眠状态时降低功耗，从而达到降低数字频率生成器总功耗的目的。
在优选的实施例中，所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块处于工作状态。
作为举例而非限定，所述相位误差补偿模块可采用相位差值器，延长锁相环。
在优选的实施例中，所述选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
根据所述相位选择信号在所述分频器发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
在本实施例中，相位误差补偿模块主要用于处理小数部分的计算，使输出的时钟信号更加平滑。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种数字频率生成器，包括：分频器、调制器和相位误差补偿模块；
所述调制器，与所述分频器连接，用于根据频率控制字生成控制信号，并将所述控制信号发送至所述分频器；
所述分频器，与所述相位误差补偿模块连接，用于根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号，并发送至所述相位误差补偿模块；
所述相位误差补偿模块，用于选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
其特征在于：还包括，
睡眠控制单元，分别连接所述调制器和所述相位误差补偿模块，用于根据所述调制器发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块控制所述相位误差补偿模块的工作状态和休眠状态；
所述睡眠控制单元根据所述调制器发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器的除法值；fracitonal为小数值；E为相位误差值；fixed_t为额外补充长度；
所述分频器输出的一组所述时钟信号中，时钟信号的时钟周期均相同。
2.根据权利要求1所述的数字频率生成器，其特征在于：所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块处于工作状态。
3.根据权利要求1所述的数字频率生成器，其特征在于：所述相位误差补偿模块选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
所述相位误差补偿模块用于根据所述相位选择信号在所述分频器发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
4.根据权利要求1所述的数字频率生成器，其特征在于：所述相位误差补偿模块采用相位差值器。
5.一种数字频率生成器状态切换方法，包括：分频器、调制器和相位误差补偿模块；
将频率控制字发送至调制器，根据频率控制字生成控制信号；
将所述控制信号发送至分频器，根据所述控制信号对输入的时钟信号进行分频处理生成多个不同相位的一组时钟信号；
将所述一组时钟信号发送至相位误差补偿模块，选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号；
其特征在于：还包括，
根据所述调制器发送的相位选择信号计算休眠时段，生成状态控制信号，并发送至所述相位误差补偿模块控制所述相位误差补偿模块的工作状态和休眠状态；
所述根据所述调制器发送的相位选择信号计算休眠时段Tsleep_max：
Tsleep_max＝Tinput×(N+fracitonal-1+E-fixed_t)
其中，Tinput为所述一组时钟信号中时钟信号的时钟周期；N为所述分频器的除法值；fracitonal为小数值；E为相位误差值；fixed_t为额外补充长度；
处理生成的一组所述时钟信号中，时钟信号的时钟周期均相同。
6.根据权利要求5所述的数字频率生成器状态切换方法，其特征在于：所述状态控制信号为在所述休眠时段时控制所述相位误差补偿模块处于休眠状态，除所述休眠时段外控制所述相位误差补偿模块处于工作状态。
7.根据权利要求5所述的数字频率生成器状态切换方法，其特征在于：所述选择所述一组时钟信号中一对时钟信号进行误差补偿生成一时钟信号，包括：
根据所述相位选择信号在所述分频器发送的一组时钟信号中选择相应的一对时钟信号，进行误差补偿，生成经相位补偿后的时钟信号。
8.根据权利要求5所述的数字频率生成器状态切换方法，其特征在于：所述相位误差补偿模块采用相位差值器。
CN201910647530.8A 2019-07-17 2019-07-17 数字频率生成器及其状态切换方法 Active CN110488911B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910647530.8A CN110488911B (zh) 2019-07-17 2019-07-17 数字频率生成器及其状态切换方法
PCT/CN2020/099548 WO2021008362A1 (zh) 2019-07-17 2020-06-30 数字频率生成器及其状态切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910647530.8A CN110488911B (zh) 2019-07-17 2019-07-17 数字频率生成器及其状态切换方法

Publications (2)

Publication Number Publication Date
CN110488911A CN110488911A (zh) 2019-11-22
CN110488911B true CN110488911B (zh) 2023-04-28

Family

ID=68547300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910647530.8A Active CN110488911B (zh) 2019-07-17 2019-07-17 数字频率生成器及其状态切换方法

Country Status (2)

Country Link
CN (1) CN110488911B (zh)
WO (1) WO2021008362A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488911B (zh) * 2019-07-17 2023-04-28 晶晨半导体(上海)股份有限公司 数字频率生成器及其状态切换方法
CN111726139B (zh) * 2020-06-17 2022-02-01 广州昂瑞微电子技术有限公司 一种除二分频电路及蓝牙收发机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
US6735454B1 (en) * 1999-11-04 2004-05-11 Qualcomm, Incorporated Method and apparatus for activating a high frequency clock following a sleep mode within a mobile station operating in a slotted paging mode
CN101799704B (zh) * 2010-03-23 2012-04-25 电子科技大学 一种具有精密相位控制功能的多通道dds信号发生器
CN101969317B (zh) * 2010-08-18 2013-06-26 中国科学院半导体研究所 一种非对称的高速低功耗收发装置
CN105959003B (zh) * 2016-04-25 2019-02-26 华为技术有限公司 数字分频锁相环
CN108964660B (zh) * 2018-07-19 2024-02-06 重庆湃芯创智微电子有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN110488911B (zh) * 2019-07-17 2023-04-28 晶晨半导体(上海)股份有限公司 数字频率生成器及其状态切换方法

Also Published As

Publication number Publication date
CN110488911A (zh) 2019-11-22
WO2021008362A1 (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US8305119B2 (en) Clock generation circuit
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
JP4425426B2 (ja) オーバーサンプリング型クロックリカバリ回路
EP0187504A2 (en) Digital phase correlator
CN110488911B (zh) 数字频率生成器及其状态切换方法
US11206027B2 (en) DPLL restart without frequency overshoot
JP2004153637A (ja) クロック生成装置
JP2005323356A (ja) ディジタル位相選択を有する周波数シンセサイザ
CN107222210B (zh) 一种可由spi配置数字域时钟相位的dds系统
JP2003198339A (ja) 半導体装置
JP5500227B2 (ja) クロック生成回路、及びクロック生成方法
CN101018049B (zh) 延迟锁相回路
KR100273238B1 (ko) 클럭버퍼의지연시간보상회로
JPS622742B2 (zh)
EP2983295A1 (en) Delay-locked loop arrangement and method for operating a delay-locked loop circuit
JP2001184210A (ja) 情報処理装置および情報処理システム
EP1404020A1 (en) Phase-locked loop circuit reducing steady state phase error
US20030210758A1 (en) Recovered clock generator with high phase resolution and recovered clock generating method
US20050053180A1 (en) Integrated circuit capable of high speed operations
US20070201594A1 (en) Phase Locked Loop (Pll) Circuit, Its Phasing Method And Operation Analyzing Method
CN210157160U (zh) 数字时钟倍频电路系统
JP3250151B2 (ja) ジッタ抑圧回路
CN112600550A (zh) 一种基于跨时钟域的异步时钟选择电路及其切换方法
JP3786540B2 (ja) タイミング制御回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant