CN113515159A - 一种自适应低功耗高压保持系统及应用 - Google Patents
一种自适应低功耗高压保持系统及应用 Download PDFInfo
- Publication number
- CN113515159A CN113515159A CN202110442609.4A CN202110442609A CN113515159A CN 113515159 A CN113515159 A CN 113515159A CN 202110442609 A CN202110442609 A CN 202110442609A CN 113515159 A CN113515159 A CN 113515159A
- Authority
- CN
- China
- Prior art keywords
- voltage
- power
- module
- consumption
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明涉及半导体电路技术领域,公开了一种自适应低功耗高压保持系统及应用,包括时钟模块、脉冲发生器模块、低功耗稳压模块、正常稳压模块和高压电荷泵模块,其中时钟模块配置为向脉冲发生器模块提供两路预设频率的时钟信号,低功耗稳压模块和正常稳压模块均配置为在脉冲信号下选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块,高压电荷泵模块配置为根据接收的使能信号执行启动动作以维持其高压输出端电压在预设范围内。本发明避免了芯片待机时,高压电荷泵无意义的频繁启动,降低了功耗,保证芯片电路单元在漏电相对较大时,各节点电压始终维持在一个预设范围内即时工作的高电压,实现了低功耗的高压保持功能。
Description
技术领域
本发明涉及半导体电路技术领域,具体涉及一种自适应低功耗高压保持系统及应用。
背景技术
随着各种手持设备的开发及应用,为了延长电池寿命以及节省系统成本,低功耗芯片受到广大厂商的欢迎,而众所周知,高性能和低功耗在芯片设计中通常不可兼得,需要做出折中。
例如在存储芯片工作时的动态功耗主要分为两个部分,产生各种电压电流的模拟电路和逻辑控制电路,而模拟电路中又以高压电荷泵为主要功耗来源。为了保持低的静态待机功耗,高压电荷泵只有在芯片使能之后才会工作,而全四线输入输出工作模式的引入对高压电荷泵的充电速度提出了很高的要求。
现有常见的一种方法是改进高压电荷泵的结构,使其电荷传输效率提高,但随着存储芯片容量变大,负载也随之增加,匹配相应读出频率必须要成倍增加高压电荷泵的面积。而芯片面积是影响芯片成本的最重要因素,不可能无限制增加高压电荷泵的面积;
另一种方法就是使高压电荷泵在待机模式一直工作,各个节点一直保持充满电的状态,这样芯片使能后即可快速读出数据。但这个方法不可避免会带来待机功耗问题,电荷泵工作时的典型功耗大概为1mA,这是众多手持设备厂商所不能接受的;
所以,以上几种方法都不能完全解决功耗面积和高性能之间的矛盾。
发明内容
针对现有技术的不足,本发明提供一种自适应低功耗高压保持系统及应用,可以避免芯片系统待机情况下高压电荷泵无意义的频繁启动,同时又可保证其输出电压始终维持在一个可以保证即时工作的高电压,用以解决背景技术中的问题。
本发明解决技术问题采用如下技术方案:
一种自适应低功耗高压保持系统,包括时钟模块、脉冲发生器模块、低功耗稳压模块、正常稳压模块和高压电荷泵模块,其中,
所述时钟模块配置为向脉冲发生器模块提供两路预设频率的时钟信号;
所述脉冲发生器模块包括第一脉冲发生器和第二脉冲发生器,第一脉冲发生器配置为根据一路时钟信号或者低功耗稳压模块输出的使能信号产生预设宽度的脉冲信号送入正常稳压模块,第二脉冲发生器配置为根据另一路时钟信号产生预设宽度的脉冲信号送入低功耗稳压模块;
所述低功耗稳压模块和正常稳压模块均配置为:在脉冲信号下,实时检测的高压电荷泵模块的高压输出端电压,并依此选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块;
所述高压电荷泵模块配置为根据接收的使能信号执行启动动作以维持其高压输出端电压在预设范围内。
优选地,所述计时钟模块包括时钟电路和第一、第二分频器,所述第一、第二分频器分频后输出的时钟信号频率比为1:2i,其中i∈{1,2,…n}。
优选地,所述第一脉冲发生器发出的第一脉冲信号和第二脉冲发生器产生的第二脉冲信号均为高电平脉冲,其宽度比为j:1,其中j>1。
优选地,所述第一脉冲信号和第二脉信号宽度比为10:1。
优选地,所述依此选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块,具体包括:
在第二脉冲信号下,若低功耗稳压模块检测到高压输出端电压低于预设值V3,则产生使能信号送入第一脉冲发生器触发生成第一脉冲信号送入正常稳压模块;
在第一脉冲信号下,若正常稳压模块检测到高压输出端电压低于预设值V2,则产生使能信号送入高压电荷泵模块,触发高压电荷泵模块启动,若检测到高压输出端电压高于预设值V2,则停止输出使能信号从而关闭高压电荷泵模块;
其中,电压值V3低于V2。
优选地,所述低功耗稳压模块包括第一高压转换电路、第一高压PMOS管、第一比较器和若干个二极管连接的NMOS管;
所述第一高压转换电路接入第一高压PMOS管的栅极控制其关闭,所述第一高压PMOS管与若干个NMOS管依次串联后接入高压输出端和接地公共端,所述第一比较器两输入端分别接入参考电压和NMOS管的输出电压,并将比较结果作为使能信号输出。
优选地,所述正常稳压模块包括第二高压转换电路、第二高压PMOS管、第二比较器和若干个纯电阻负载;
所述第二高压转换电路接入第二高压PMOS管的栅极控制其关闭,所述第二高压PMOS管与若干个纯电阻负载依次串联后接入高压输出端和接地公共端,所述第二比较器两输入端分别接入参考电压和纯电阻负载的输出电压,并将比较结果作为使能信号输出。
优选地,所述时钟电路为环震时钟电路,其初始产生的时钟频率为100~200kHz,第一分频器的输出时钟信号周期为1-8ms,第二分频器的输出时钟信号周期为100-500μs;
所述第一脉冲信号宽度为0.5μs,所述第二脉冲信号宽度为0.05μs。
优选地,所述NMOS管的宽长比为倒比。
本发明还提供一种芯片电路,所述芯片电路中包括如前述的自适应低功耗高压保持系统。
与现有技术相比,本发明具有如下的有益效果:
本发明提出的一种自适应低功耗高压保持系统将实时启动的高压电荷泵系统与计时控制系统创造性的结合在一起,采用低功耗稳压模块和正常稳压模块配合控制,其中利用更频繁的低功耗电压监测,既避免了高压电荷泵无意义的频繁启动、降低了功耗,又可以保证在漏电相对较大时,各节点电压始终维持在一个预设范围内的即时工作的高电压,实现了低功耗的高压保持功能;
本发明应用在芯片电路中,有效利用了上电后的待机时间,给芯片使能至数据读出前的高压电荷泵提供了一个较高的起点,将芯片各节点维持在一个相对较高的电压,无需增加太多面积,即可应付更大的负载;
在本发明提供的技术方案中,高压电荷泵不再是固定间隔启动,而是根据低功耗稳压系统的侦测结果动态调整,只在高压电荷泵输出电压低于预设值才会启动,在不显著增加静态待机功耗的情况下,可动态适应各种芯片工作环境,并对芯片制造工艺偏差提供了更大的包容度,特别的高压电荷泵的面积可以无需根据芯片容量增加而相应同比例增加,并且大大减小了电源电压对高压电荷泵的性能限制,此外由于待机时大部分时间只有一个低频时钟在工作,而时钟和分频器系统消耗的功耗也极其有限,仅为3-5微安,相较市场上的闪存芯片待机功耗,有较强的竞争力,尤其适用于1.8V大容量低功耗闪存芯片。
关于本发明相对于现有技术,其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是本发明的自适应低功耗高压保持系统原理图;
图2是本发明的自适应低功耗高压保持系统细化原理图;
图3是本发明的自适应低功耗高压保持系统中低功耗稳压模块电路结构图;
图4是本发明的自适应低功耗高压保持系统中正常稳压模块电路结构图;
图5是本发明的自适应低功耗高压保持系统时序示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在说明书及权利要求书当中使用了某些名称来指称特定组件。应当理解,本领域普通技术人员可能会用不同名称来指称同一个组件。本申请说明书及权利要求书并不以名称的差异作为区分组件的方式,而是以组件在功能上的实质性差异作为区分组件的准则。如在本申请说明书和权利要求书中所使用的“包含”或“包括”为一开放式用语,其应解释为“包含但不限定于”或“包括但不限定于”。具体实施方式部分所描述的实施例为本发明的较佳实施例,并非用以限定本发明的范围。
此外,所属技术领域的技术人员知道,本发明的各个方面可以实现为系统、方法或计算机程序产品。因此,本发明的各个方面可以具体实现为软硬件结合的形式,这里可以统称为“电路”、“模块”或“系统”。此外,在一些实施例中,本发明的各个方面还可以实现为在一个或多个微控制器可读介质中的计算机程序产品的形式,该微控制器可读介质中包含微控制器可读的程序代码。
实施例1
请参照图1-5,本实施例提供的一种自适应低功耗高压保持系统,包括时钟模块、脉冲发生器模块、低功耗稳压模块、正常稳压模块和高压电荷泵模块;
其中时钟模块配置为向脉冲发生器模块提供两路预设频率的时钟信号,具体的在本实施例中时钟模块包括时钟电路和第一分频器、第二分频器,第一分频器和第二分频器分频后输出的时钟信号频率比为1:2i,其中i∈{1,2,…n},在这里时钟电路采用环震时钟电路,其初始产生的时钟频率为100~200kHz,第一分频器的输出时钟信号周期为1-8ms,第二分频器的输出时钟信号周期为100-500μs,在本实施例中我们设置时钟电路产生一个100KHz的时钟信号CLK,分别输送至两个分频器;第一分频器对时钟CLK进行分频,产生一个约为1KHz的时钟信号CLK1,则第二分频器对时钟CLK进行分频,产生一个约为8KHz的时钟信号CLK2;
脉冲发生器模块包括第一脉冲发生器和第二脉冲发生器,第一脉冲发生器配置为根据一路时钟信号或者低功耗稳压模块输出的使能信号产生预设宽度的脉冲信号送入正常稳压模块,第二脉冲发生器配置为根据另一路时钟信号产生预设宽度的脉冲信号送入低功耗稳压模块,本实施例中第一脉冲发生器发出的第一脉冲信号和第二脉冲发生器产生的第二脉冲信号均为高电平脉冲,其宽度比为j:1,其中j>1,比较优选的方案为10:1,为了达到设计的精准要求,在本实施例中第一脉冲发生器根据时钟信号CLK1的上升沿(或使能信号2的上升沿,见后述)产生一个0.5μs的脉冲信号PU1,第二脉冲发生器根据时钟信号CLK2的上升沿产生一个约为0.05μs的脉冲信号PU2;
低功耗稳压模块和正常稳压模块均配置为在脉冲信号下,实时检测的高压电荷泵模块的高压输出端电压,并依此选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块;
高压电荷泵模块配置为根据接收的使能信号执行启动动作以维持其高压输出端电压在预设范围内;
具体的在第二脉冲信号PU2下,若低功耗稳压模块检测到高压输出端电压低于预设值V3,则产生使能信号送入第一脉冲发生器触发生成第一脉冲信号送入正常稳压模块;
在第一脉冲信号PU1下,若正常稳压模块检测到高压输出端电压低于预设值V2,则产生使能信号送入高压电荷泵模块,触发高压电荷泵模块启动,若检测到高压输出端电压高于预设值V2,则停止输出使能信号从而关闭高压电荷泵模块;其中,电压值V3低于V2;
第一脉冲信号PU1直接作用于正常稳压模块,用于高压电荷泵模块初始启动,上电后自动进入每n毫秒(n取1/2/4/8,由CLK1频率决定)重启一次电荷泵的过程,以将芯片各高压节点充电至工作电压并保持;
第二脉冲信号PU2直接作用于低功耗稳压模块,每m微秒(m取125/250/500,由CLK2频率决定)对高压输出端的现状进行探测,并在必要时产生使能信号2,使第一脉冲发生器产生第一脉冲信号PU1,进而控制高压电荷泵模块正常工作;
正常稳压模块工作时,可实时监测高压电荷泵模块的高压输出端电压,其工作电流约为100uA,可以保证快速响应,以免高压电荷泵模块输出电压过高对电路造成不利影响,如果高压电荷泵模块输出端电压大于等于设定值V2,即在数纳秒内停止高压电荷泵模块的工作;
低功耗稳压模块工作时,可实时监测高压电荷泵模块的高压输出端电压,其工作电流小于1uA,响应速度约为数十纳秒,如果高压电荷泵输出端电压小于等于设定值V3,则产生使能信号2,激活正常稳压模块,使高压输出端电压回到设定值V2。
参照图3,在本实施例中低功耗稳压模块包括第一高压转换电路EC1、第一高压PMOS管P1、第一比较器CP1和若干个二极管连接的NMOS管,在这里NMOS管的宽长比为倒比,即宽长比应该小于1,比较优选的宽长比为0.5:10,这里二极管连接的NMOS管的个数可以根据需要进行设置,这里第一比较器CP1连接的NMOS管输出电压可以采用最低一级的NMOS管N1漏极输出电压,根据第一比较器CP1的参考电压确定NMOS管N1的输出电压,再根据该输出电压与高压输出端电压VHV的比例关系结合预设的低功耗稳压模块预设的监测触控电压V3确定NMOS管个数即可;
第一高压转换电路EC1接入第一高压PMOS管P1的栅极控制其关闭,所述第一高压PMOS管P1与若干个NMOS管依次串联后接入高压输出端VHV和接地公共端,所述第一比较器CP1两输入端分别接入参考电压和NMOS管N1的输出电压,并将比较结果作为使能信号2输出;
具体的:
第二脉冲发生器接收来自第二分频器的时钟CLK2信号,并根据CLK2的上升沿生成一个50纳秒的高电平脉冲信号,此脉冲相当于低功耗稳压模块的使能信号,通过高压转换电路EC1,由一个摆幅为VCC的信号变成一个摆幅为VHV的高压使能信号,接收到第二脉冲信号PU2后,低功耗稳压模块会产生一个0.1微安的从高压输出端对地电流,并为第一比较器CP1的比较端输出电压,从而实现对高压输出端电压进行检测,当高压输出端电压小于V3时,即产生使能信号2,启动正常稳压模块,由于低功耗稳压模块隔一段时间才会开启,导致高压输出端实际最低电压比V3要略低(如下图5所示V4),V4是芯片电路能接受的最低高压输出电压,为了达到此要求,需要适应性的调整CLK2的频率;
参照图4,正常稳压模块包括第二高压转换电路EC2、第二高压PMOS管P2、第二比较器CP2和若干个纯电阻负载Rn……R1;
同低功耗稳压模块类似,其纯电阻负载的数量可以按照相同的方式进行确定,在这里不做进一步的赘述;
第二高压转换电路EC2接入第二高压PMOS管P2的栅极控制其关闭,第二高压PMOS管P2与若干个纯电阻负载依次串联后接入高压输出端VHV和接地公共端,第二比较器CP2两输入端分别接入参考电压和纯电阻负载的输出电压,并将比较结果作为使能信号1输出;
具体的:
第一脉冲发生器接收来自第一分频器的时钟CLK1信号或者来自低功耗稳压模块的使能信号2,并根据其上升沿生成一个约0.5微秒的高电平脉冲,此脉冲相当于正常稳压模块的使能信号,通过第二高压转换电路EC2,由一个摆幅为VCC的信号变成一个摆幅为VHV的高压使能信号,接收到第一脉冲信号PU1后正常稳压模块会产生一个约为100微安的对地电流,并为第二比较器CP2的比较端输出电压,从而实现对高压输出端电压进行一个比较准确的监测,当高压输出端电压小于V2时,即产生使能信号1,启动高压电荷泵模块,当高压输出端电压大于等于V2时,即关闭高压电荷泵模块,但由于第二比较器CP2的反应需要几个纳秒,所以高压电荷泵输出端电压会稍微高于V2,被稳定在V1到V2之间,其中V1-V2≤100mV。
为进一步说明本实施例系统的工作过程,请参照图5:
t0-t2时刻为初始上电阶段,第一脉冲信号PU1对高压电荷泵模块进行控制,正常稳压模块工作,t1时刻高压输出端从VCC升至工作电压值V2,正常稳压模块将会停止输出使能信号1,高压电荷泵模块关断,正常稳压模块继续工作,实时监测高压输出端电压,并保持其最低工作电压值在V2以上,第二脉冲信号PU2功能被屏蔽,低功耗稳压模块不工作,减少电源功耗;
t3-t4阶段,第二脉冲信号PU2使能低功耗稳压模块,在数十纳秒时间内对高压输出端电压进行检测,侦测到高压输出端电压仍然高于最低保持电压V3,电路无动作,仍然靠电容保持高压;
t4-t6阶段,虽然高压输出端电压已经低于低功耗稳压系统设定电压值V3(时刻t5),但由于没有第二脉冲信号PU2,低功耗稳压模块不会工作,电路没有动作,高压输出端电压随着时间仍然在逐渐下降;
t6-t7阶段,第二脉冲信号PU2使能低功耗稳压模块,在数十纳秒时间内对高压输出端电压进行检测,侦测到高压输出端电压低于最低保持电压V3,低功耗稳压系统产生使能信号2,使第一脉冲发生器产生第一脉冲信号PU1,进而使能正常稳压模块和高压电荷泵模块,使整个高压输出端的电压重新回到V1-V2范围。
进一步的对整个系统的功耗进行分析计算方法如下:
时钟产生电路静态功耗为I1,两个分频器和两个脉冲发生器仅有翻转时的0.1ns会产生功耗I2;
正常稳压模块功耗为I4,低功耗稳压模块功耗为I7,高压电荷泵模块工作时的功耗为I5;
假设芯片电路各高压节点的漏电功耗为Ileak,高压输出端总电容负载为C;
假设CLK周期为T,CLK1为时钟CLK的M分频,CLK2为时钟的N分频,第一脉冲信号宽度为t1,第二脉冲信号宽度为t2,则有:
其中k是一个与漏电有关的系数,具体由以下关系决定:
当系统漏电Ileak较大时,t较小,当t≤2N×T时,相当于每次低功耗稳压模块工作时,都要重启高压电荷泵模块,则k=2N-1
于是系统功耗最大为
最小为
实施例2
本实施例提供一种芯片电路,该芯片电路中包括如前述实施例中的一种自适应低功耗高压保持系统的具体电路结构。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方。或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种自适应低功耗高压保持系统,其特征在于,包括时钟模块、脉冲发生器模块、低功耗稳压模块、正常稳压模块和高压电荷泵模块,其中,
所述时钟模块配置为向脉冲发生器模块提供两路预设频率的时钟信号;
所述脉冲发生器模块包括第一脉冲发生器和第二脉冲发生器,第一脉冲发生器配置为根据一路时钟信号或者低功耗稳压模块输出的使能信号产生预设宽度的脉冲信号送入正常稳压模块,第二脉冲发生器配置为根据另一路时钟信号产生预设宽度的脉冲信号送入低功耗稳压模块;
所述低功耗稳压模块和正常稳压模块均配置为:在脉冲信号下,实时检测的高压电荷泵模块的高压输出端电压,并依此选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块;
所述高压电荷泵模块配置为根据接收的使能信号执行启动动作以维持其高压输出端电压在预设范围内。
2.根据权利要求1所述的一种自适应低功耗高压保持系统,其特征在于,所述时钟模块包括时钟电路和第一、第二分频器,所述第一、第二分频器分频后输出的时钟信号频率比为1:2i,其中i∈{1,2,…n}。
3.根据权利要求1所述的一种自适应低功耗高压保持系统,其特征在于,所述第一脉冲发生器发出的第一脉冲信号和第二脉冲发生器产生的第二脉冲信号均为高电平脉冲,其宽度比为j:1,其中j>1。
4.根据权利要求3所述的一种自适应低功耗高压保持系统,其特征在于,所述第一脉冲信号和第二脉信号宽度比为10:1。
5.根据权利要求3所述的一种自适应低功耗高压保持系统,其特征在于,所述依此选择触发产生使能信号送入第一脉冲发生器或高压电荷泵模块,具体包括:
在第二脉冲信号下,若低功耗稳压模块检测到高压输出端电压低于预设值V3,则产生使能信号送入第一脉冲发生器触发生成第一脉冲信号送入正常稳压模块;
在第一脉冲信号下,若正常稳压模块检测到高压输出端电压低于预设值V2,则产生使能信号送入高压电荷泵模块,触发高压电荷泵模块启动,若检测到高压输出端电压高于预设值V2,则停止输出使能信号从而关闭高压电荷泵模块;
其中,电压值V3低于V2。
6.根据权利要求5所述的一种自适应低功耗高压保持系统,其特征在于,所述低功耗稳压模块包括第一高压转换电路、第一高压PMOS管、第一比较器和若干个二极管连接的NMOS管;
所述第一高压转换电路接入第一高压PMOS管的栅极控制其关闭,所述第一高压PMOS管与若干个NMOS管依次串联后接入高压输出端和接地公共端,所述第一比较器两输入端分别接入参考电压和NMOS管的输出电压,并将比较结果作为使能信号输出。
7.根据权利要求5所述的一种自适应低功耗高压保持系统,其特征在于,所述正常稳压模块包括第二高压转换电路、第二高压PMOS管、第二比较器和若干个纯电阻负载;
所述第二高压转换电路接入第二高压PMOS管的栅极控制其关闭,所述第二高压PMOS管与若干个纯电阻负载依次串联后接入高压输出端和接地公共端,所述第二比较器两输入端分别接入参考电压和纯电阻负载的输出电压,并将比较结果作为使能信号输出。
8.根据权利要求2所述的一种自适应低功耗高压保持系统,其特征在于,所述时钟电路为环震时钟电路,其初始产生的时钟频率为100~200kHz,第一分频器的输出时钟信号周期为1-8ms,第二分频器的输出时钟信号周期为100-500μs;
所述第一脉冲信号宽度为0.5μs,所述第二脉冲信号宽度为0.05μs。
9.根据权利要求6所述的一种自适应低功耗高压保持系统,其特征在于,所述NMOS管的宽长比为倒比。
10.一种芯片电路,其特征在于,所述芯片电路中包括如权利要求1-9任意一项所述的自适应低功耗高压保持系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110442609.4A CN113515159B (zh) | 2021-04-23 | 2021-04-23 | 一种自适应低功耗高压保持系统及应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110442609.4A CN113515159B (zh) | 2021-04-23 | 2021-04-23 | 一种自适应低功耗高压保持系统及应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113515159A true CN113515159A (zh) | 2021-10-19 |
CN113515159B CN113515159B (zh) | 2022-11-01 |
Family
ID=78061202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110442609.4A Active CN113515159B (zh) | 2021-04-23 | 2021-04-23 | 一种自适应低功耗高压保持系统及应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113515159B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115903976A (zh) * | 2022-11-01 | 2023-04-04 | 广州鸿博微电子技术有限公司 | 数字集成电路功耗控制方法、装置、设备及存储介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002302A (en) * | 1997-04-28 | 1999-12-14 | Lg Semicon Co., Ltd. | Frequency generator |
US6259612B1 (en) * | 1999-09-20 | 2001-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN1520014A (zh) * | 2003-01-30 | 2004-08-11 | 株式会社瑞萨科技 | 半导体装置 |
US20060132998A1 (en) * | 2004-12-07 | 2006-06-22 | Hideki Agari | Power supply circuit |
US20100148840A1 (en) * | 2008-12-16 | 2010-06-17 | Siyou Weng | Pulse modulated charge pump circuit |
US20120268179A1 (en) * | 2011-04-21 | 2012-10-25 | Hynix Semiconductor Inc. | Voltage generator and method of generating voltage |
CN209401313U (zh) * | 2018-12-17 | 2019-09-17 | 北京兆易创新科技股份有限公司 | 一种控制电压纹波的电路 |
US20190318768A1 (en) * | 2018-04-12 | 2019-10-17 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Charge pump drive circuit |
CN111781980A (zh) * | 2020-06-15 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 电压控制电路及其控制方法 |
-
2021
- 2021-04-23 CN CN202110442609.4A patent/CN113515159B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002302A (en) * | 1997-04-28 | 1999-12-14 | Lg Semicon Co., Ltd. | Frequency generator |
US6259612B1 (en) * | 1999-09-20 | 2001-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN1520014A (zh) * | 2003-01-30 | 2004-08-11 | 株式会社瑞萨科技 | 半导体装置 |
US20060132998A1 (en) * | 2004-12-07 | 2006-06-22 | Hideki Agari | Power supply circuit |
US20100148840A1 (en) * | 2008-12-16 | 2010-06-17 | Siyou Weng | Pulse modulated charge pump circuit |
US20120268179A1 (en) * | 2011-04-21 | 2012-10-25 | Hynix Semiconductor Inc. | Voltage generator and method of generating voltage |
US20190318768A1 (en) * | 2018-04-12 | 2019-10-17 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Charge pump drive circuit |
CN209401313U (zh) * | 2018-12-17 | 2019-09-17 | 北京兆易创新科技股份有限公司 | 一种控制电压纹波的电路 |
CN111781980A (zh) * | 2020-06-15 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 电压控制电路及其控制方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115903976A (zh) * | 2022-11-01 | 2023-04-04 | 广州鸿博微电子技术有限公司 | 数字集成电路功耗控制方法、装置、设备及存储介质 |
CN115903976B (zh) * | 2022-11-01 | 2023-10-27 | 广州鸿博微电子技术有限公司 | 数字集成电路功耗控制方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113515159B (zh) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9811062B2 (en) | Power supply switching circuit, electronic device, and control method of power supply switching circuit | |
US7643368B2 (en) | Power control circuit for semiconductor IC | |
US7427889B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
JPH09288897A (ja) | 電圧供給回路 | |
KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
US20110032027A1 (en) | Switched bandgap reference circuit for retention mode | |
JP2002150250A (ja) | 非接触icカード用icチップ | |
US20030058029A1 (en) | Voltage boosting circuit with two main charge pumps | |
US10439486B2 (en) | Ripple compensator, data driving circuit including the ripple compensator, and semiconductor device including the ripple compensator | |
KR100586545B1 (ko) | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 | |
CN113515159B (zh) | 一种自适应低功耗高压保持系统及应用 | |
US5278798A (en) | Semiconductor memory device | |
US20130307504A1 (en) | Voltage generation circuit | |
JP4485720B2 (ja) | 集積回路装置用昇圧回路 | |
CN101154440B (zh) | 半导体器件的高电压发生器件 | |
US9515503B2 (en) | Battery monitoring device and battery monitoring system | |
CN115622548B (zh) | 一种高边nmos浮地驱动电路 | |
CN112511155A (zh) | 电源电压自适应晶振驱动电路和振荡器 | |
US8416013B1 (en) | Core circuit leakage control | |
CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电系统 | |
US10250129B2 (en) | Charge pump circuit and internal voltage generation circuit including the same | |
CN206148142U (zh) | 铁电随机存取存储器的电源时序控制电路 | |
US20240160235A1 (en) | Semiconductor device | |
US11830557B2 (en) | Memory apparatus | |
US11606023B2 (en) | Discharge device for discharging internal power of electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |