CN115622548B - 一种高边nmos浮地驱动电路 - Google Patents

Abstract

本发明公开一种高边NMOS浮地驱动电路，属于电子电路领域。浮地产生电路、高压浮地时钟产生电路和自适应三级电荷泵产生VIN+12V的电源VDD_chg，VDD_gate产生电路和GATE驱动电源产生电路产生自适应驱动电压GATE，GATE电压跟随输出OUT变化，避免在启动过程中栅源电压Vgs突变而产生很大的瞬态电流。本发明采用自举电荷泵原理，在不采用外部BOOST电容下，可轻松驱动高端NMOS功率管；功率管NMOS的栅极电压自适应跟随源端电压，从而避免了启动/工作过程中由于栅极/源极电压不同步造成的输出电流跳变。

Description

一种高边NMOS浮地驱动电路

技术领域

本发明涉及电子电路技术领域，特别涉及一种高边NMOS浮地驱动电路。

背景技术

目前电子保险丝应用电路如图1所示，应用于电源前端通路，当检测到输入过流或过压异常情况，会通过自发减小高端NMOS管栅源电压，增大导通阻抗，触发过温保护从而关断高端NMOS管，以保护连接设备不受损坏。

正常工作时，NMOS管常通，为了降低导通损耗，要求NMOS管导通阻抗足够小。高端NMOS管导通时要达到足够小的导通阻抗，要求栅源电压Vgs电压足够大（大于通常的NMOS的阈值电压Vth，通常2.5V）以及Vds（外置NMOS的漏源电压）以使NMOS管工作在线性区（满足Vgs>Vth，Vds<Vgs-Vth）。为了使NMOS管GATE电压大于电源VIN，需要设计内部charge-pump（电荷泵）电路，同时由于out端是动态的，所以亟需chargeup（充电）是自适应chargepump电路。

发明内容

本发明的目的在于提供一种高边NMOS浮地驱动电路，以解决背景技术中的问题。

为解决上述技术问题，本发明提供了一种高边NMOS浮地驱动电路，包括依次相连的浮地产生电路、高压浮地时钟产生电路、自适应三级电荷泵、VDD_gate产生电路以及GATE驱动电源产生电路；

其中所述浮地产生电路、所述高压浮地时钟产生电路和所述自适应三级电荷泵产生VIN+12V的电源VDD_chg，所述VDD_gate产生电路和所述GATE驱动电源产生电路产生自适应驱动电压GATE，GATE电压跟随输出OUT变化，避免在启动过程中栅源电压Vgs突变而产生很大的瞬态电流。

在一种实施方式中，所述浮地产生电路包括电阻（R31）、电阻（R32）、PMOS管（MP30）、PMOS管（MP31）、PMOS管（MP32）、PMOS管（MP33）和电流源（I31）、电流源（I32）、电流源（I33）、电流源（I34）；

电阻（R31）的第一端、电流源（I32）的输入端、电阻（R32）的第一端、电流源（I34）的输入端均连接电源VIN；电阻（R31）的第二端和电流源（I31）的输入端相连，电流源（I31）的输出端接地；PMOS管（MP31）的栅端连接在电阻（R31）的第二端和电流源（I31）的输入端之间，源端连接电流源（I32）的输出端，漏端接地；PMOS管（MP32）的源端连接电流源（I32）的输出端，栅端与自身漏端共同连接PMOS管（MP33）的源端；电阻（R32）的第二端连接电流源（I33）的输入端，电流源（I33）的输出端接地；PMOS管（MP33）的栅端和自身漏端、PMOS管（MP30）的栅端共同连接在电阻（R32）的第二端和电流源（I33）的输入端之间，PMOS管（MP30）的源端连接电流源（I34）的输出端，漏端接地。

在一种实施方式中，所述电流源（I32）>电流源（I33），所述PMOS管（MP31）、PMOS管（MP32）、PMOS管（MP33）、PMOS管（MP30）均为同类型的高压PMOS管。

在一种实施方式中，所述高压浮地时钟产生电路包括电流源（I41）、电流源（I42）、PMOS管（MP41）、NMOS管（MN41）、施密特非门电路（NOT41）、非门（NOT42）、非门（NOT43）、缓冲器（INV41）、缓冲器（INV42）和电容（C41）；

电流源（I41）的输入端连接电源VIN，输出端连接PMOS管（MP41）的源端；PMOS管（MP41）的漏端和NMOS管（MN41）的漏端共同连接施密特非门电路（NOT41）的输入端，PMOS管（MP41）的栅端和NMOS管（MN41）的栅端共同连接非门（NOT42）的输出端和非门（NOT43）的输入端；电容（C41）的第一端连接施密特非门电路（NOT41）的输入端，第二端连接电流源（I42）的输出端，电流源（I42）的输入端连接NMOS管（MN41）的源端；

施密特非门电路（NOT41）的输出端连接非门（NOT42）的输入端；非门（NOT42）的输出端连接缓冲器（INV41）的输入端，缓冲器（INV41）的输出端输出时钟（CLKP）；非门（NOT43）的输出端连接缓冲器（INV42）的输入端，缓冲器（INV42）的输出端输出时钟（CLKN）。

在一种实施方式中，所述高压浮地时钟产生电路的所有器件均置于VIN-4V的高压阱里面。

在一种实施方式中，所述自适应三级电荷泵采用三级驱动结构，每一级结构相同，分别包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容；

第一NMOS管和第二NMOS管的源端相连接，第一PMOS管和第二PMOS管的源端相连接，第一NMOS管的栅端、第一PMOS管的栅端、第二NMOS管的漏端和第二PMOS管的漏端共同通过第二电容连接时钟CLKP，第二NMOS管的栅端、第二PMOS管的栅端、第一NMOS管的漏端和第一PMOS管的漏端共同通过第一电容连接时钟CLKN。

在一种实施方式中，所述自适应三级电荷泵的输出端和VIN之间挂有电容。

在一种实施方式中，所述GATE驱动电源产生电路包括电流源（I70）、NMOS管（MN70）、NMOS管（MN71）、二极管（D70）、二极管（D71）、二极管（D72）、电阻（R70）、电容（C70）；

电流源（I70）的输入端连接电源VDD_chg，输出端连接和NMOS管（MN71）的漏端和栅端，NMOS管（MN71）的源端同时连接电容（C70）的第一端、电阻（R70）的第一端和二极管（D70）的负极，电容（C70）的第二端、电阻（R70）的第二端和二极管（D70）的正极均连接二极管（D71）的正极，二极管（D71）的负极连接二极管（D72）的正极和NMOS管（MN70）的源端；NMOS管（MN70）的漏端连接电源VDD_chg，栅端与二极管（D72）的负极共同连接电流源（I70）的输出端。

在一种实施方式中，所述NMOS管（MN71）和所述NMOS管（MN70）为同种类型的高压管，且其栅源电压不超过5V。

在本发明提供的一种高边NMOS浮地驱动电路中，采用自举电荷泵原理，在不采用外部BOOST电容下，可轻松驱动高边NMOS功率管。功率管NMOS的栅极电压自适应跟随源端电压，从而避免了启动/工作过程中由于栅极/源极电压不同步造成的输出电流跳变。本发明基于电子保险丝的高边NMOS驱动电路设计来做说明，可应用于其它高边NMOS驱动电路应用，如副边快充高端NMOS驱动、多路电源选择NMOS驱动、电源线端保护电路NMOS驱动等等。

附图说明

图1是电子保险丝应用电路结构示意图。

图2是发明提出的一种高边NMOS浮地驱动电路结构示意图。

图3是浮地产生电路结构示意图。

图4是高压浮地时钟产生电路结构示意图。

图5是高压浮地时钟波形示意图。

图6是自适应三级电荷泵结构示意图。

图7是GATE驱动电源产生电路结构示意图。

实施方式

以下结合附图和具体实施例对本发明提出的一种高边NMOS浮地驱动电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供了一种高边NMOS浮地驱动电路，其结构如图2所示，包括依次相连的浮地产生电路、高压浮地时钟产生电路、自适应三级电荷泵、VDD_gate产生电路以及GATE驱动电源产生电路；其中所述浮地产生电路、所述高压浮地时钟产生电路和所述自适应三级电荷泵为了产生VIN+12V的电源VDD_chg，所述VDD_gate产生电路和所述GATE驱动电源产生电路为了产生自适应驱动电压GATE，GATE电压跟随输出OUT变化，避免在启动过程中栅源电压Vgs突变而产生很大的瞬态电流。

所述浮地产生电路主要是产生VIN-4V的浮地，并要求浮地具有足够的SINK电流（灌电流）能力。产生浮地的目的是因为普通的薄栅氧工艺晶体管栅源电压Vgs以及漏极电压Vds不能承受高压，所述浮地产生电路采用独特的模拟设计，不同于传统的Zener和PMOS结合的方式，本发明采用四个PMOS的方式来做，规避了工艺的偏差，得到的输出电压更加稳定。所述浮地产生电路如图3所示，包括电阻R31~R32、PMOS管MP30~MP33和电流源I31~I34。电阻R31的第一端、电流源I32的输入端、电阻R32的第一端、电流源I34的输入端均连接电源VIN；电阻R31的第二端和电流源I31的输入端相连，电流源I31的输出端接地；PMOS管MP31的栅端连接在电阻R31的第二端和电流源I31的输入端之间，源端连接电流源I32的输出端，漏端接地；PMOS管MP32的源端连接电流源I32的输出端，栅端与自身漏端共同连接PMOS管MP33的源端；电阻R32的第二端连接电流源I33的输入端，电流源I33的输出端接地；PMOS管MP33的栅端和自身漏端、PMOS管MP30的栅端共同连接在电阻R32的第二端和电流源I33的输入端之间，PMOS管MP30的源端连接电流源I34的输出端，漏端接地。

请继续参阅图3，VA点的电压为：

VA=VIN-I31*R31(1)

I31*R31=4V，VB点电压为：

VB=VA+Vsg31-Vsg32-Vsg33 (2)

其中，Vsg31，Vsg32，Vsg33分别为PMOS管MP31，MP32，MP33的源栅电压；要求偏置电流I32>I33，因此输出VIN_MIN4V电压为：

VIN_MIN4V=VB+Vsg30=VIN-I31*R31+Vsg31-Vsg32-Vsg33+Vsg30(3)

其中，Vsg30为为PMOS管MP30的源栅电压；因为MP31、MP32、MP33、MP30均为同类型的高压PMOS管，因此Vsg31、Vsg32、Vsg33、Vsg30受温度以及工艺偏差的影响可以相互抵消，VIN_MIN4V可近似为：

VIN_MIN4V=VIN-I31*R31=VIN-4  (4)

高压电荷泵电路需要时钟给内部电容充放电。本发明的时钟是基于电源VIN和浮地VIN-4V的高低电平时钟。为了确保电荷泵有一定的驱动能力（即带载能力200uA），在尽可能减小内部电容的情况下，要求尽可能高的时钟频率，通常要求时钟频率达到10M以上，占空比50%，I41=I42。所述高压浮地时钟产生电路如图4所示，包括电流源I41~I42、PMOS管MP41、NMOS管MN41、施密特非门电路NOT41、缓冲器NOT42~NOT43、缓冲器INV41~INV42和电容C41。电流源I41的输入端连接电源VIN，输出端连接PMOS管MP41的源端；PMOS管MP41的漏端和NMOS管MN41的漏端共同连接施密特非门电路NOT41的输入端，PMOS管MP41的栅端和NMOS管MN41的栅端共同连接非门NOT42的输出端和非门NOT43的输入端；电容C41的第一端连接施密特非门电路NOT41的输入端，第二端连接电流源I42的输出端，电流源I42的输入端连接NMOS管MN41的源端。施密特非门电路NOT41的输出端连接非门NOT42的输入端；非门NOT42的输出端连接缓冲器INV41的输入端，缓冲器INV41的输出端输出时钟CLKP；非门NOT43的输出端连接缓冲器INV42的输入端，缓冲器INV42的输出端输出时钟CLKN。所述高压浮地时钟产生电路的所有器件均置于VIN-4V的高压阱里面，从而避免器件晶体管薄栅氧工艺因为栅氧不耐压而损坏；输出CLKP、CLKN的波形如图5所示。

为了达到12V以上的电荷泵驱动电压，电荷泵采用三级驱动，自适应三级电荷泵的架构如图6所示，包括NMOS管MN61~MN66、PMOS管MP61~MP66和电容C61~C67。每一级结构相同，分别包含两个NMOS管、两个PMOS管和两个电容。以第一级电荷泵为例，由NMOS管MN61和MN62、PMOS管MP61和MP62、和电容C61和C62构成；NMOS管MN61和MN62的源端相连接，PMOS管MP61和MP62的源端相连接，NMOS管MN61的栅端、PMOS管MP61的栅端、NMOS管MN62的漏端和PMOS管MP62的漏端共同通过电容C62连接时钟CLKP，NMOS管MN62的栅端、PMOS管MP62的栅端、NMOS管MN61的漏端和PMOS管MP61的漏端共同通过电容C61连接时钟CLKN。

工作原理为：时钟CLKP，CLKN为互为反相的10M以上的高频始终信号，信号的低电平为VIN-4V，高电平为VIN。当时钟CLKN为低电平，CLKP为高电平时，VM1电压由VIN变为VIN+4V（电容两端电压不能突变），NMOS管MN61导通，NMOS管MN62关断，VM2电压为VIN，第一级电荷泵下电容C62两极板电压为4V，PMOS管MP62导通，PMOS管MP61关断，第一级电荷泵输出VA电压等于VM1=VIN+4V；同理第二级电荷泵输出VB电压等于VN1=VIN+8V，第三级电荷泵输出VDD_chg电压等于VP1=VIN+12V。

当时钟CLKN由低电平变为高电平，CLKP由高电平变为低电平时，VM2电压由VIN变为VIN+4V，NMOS管MN61关断，NMOS管MN62导通，VM1电压为VIN，第一级电荷泵上电容C61两端压降为4V，PMOS管MP61导通，PMOS管MP62关断，第一级电荷泵输出电压VA等于VM2=VIN+4V，同理第二级电荷泵输出电压VB等于VN2=VIN+8V，第三级电荷泵输出电压VDD_chg等于VP2=VIN+12V。为了确保电荷泵输出稳定，需要在输出和VIN之间挂几十PF电容，即电容C67。考虑到电容的耐压，可选用能耐高压的MIM电容，也可用串联的NMOS电容；由于串联NMOS电容中间点点位不确定，可用分压电阻来确定点位。所述电荷泵采用多级结构，每一级采用PMOS互锁技术，逐级提高电压到Vin+12V。

为了确保输出能够软启动而不受输入电压变化的影响，功率管NMOS的驱动电压要求跟随输出电压。所述GATE驱动电源产生电路如7所示，包括电流源I70、NMOS管MN70~MN71、二极管D70~D72、电阻R70、电容C70。电流源I70的输入端连接电源VDD_chg，输出端连接和NMOS管MN71的漏端和栅端，NMOS管MN71的源端同时连接电容C70的第一端、电阻R70的第一端和二极管D70的负极，电容C70的第二端、电阻R70的第二端和二极管D70的正极均连接二极管D71的正极，二极管D71的负极连接二极管D72的正极和NMOS管MN70的源端；NMOS管MN70的漏端连接电源VDD_chg，栅端与二极管D72的负极共同连接电流源I70的输出端。

因为芯片采用薄栅氧工艺，高压功率管NMOS栅源电压Vgs不能超过5V。如图7所示，GATE电源电压：

VDD_chg_gate=Vout+I70*R70+Vgs71-Vgs70 (5)

其中Vgs71和Vgs70分别为NMOS管MN71和MN71的栅源电压；NMOS管MN71、MN70为同种类型的高压管，因此Vgs71，Vgs70可以几乎抵消，消除了工艺偏差导致的电压不稳定。

VDD_chg_gate=Vout+I70*R70  (6)

I70*R70=5V  (7)

要求产生I70的电阻和R70是同种类型，并且版图布局摆放在一起，这样可以避免电阻温度变化以及工艺偏差的影响。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种高边NMOS浮地驱动电路，其特征在于，包括依次相连的浮地产生电路、高压浮地时钟产生电路、自适应三级电荷泵、VDD_gate产生电路以及GATE驱动电源产生电路，VDD_gate为栅电压；

其中所述浮地产生电路、所述高压浮地时钟产生电路和所述自适应三级电荷泵产生VIN+12V的电源VDD_chg，其中VIN为输入电源；所述VDD_gate产生电路和所述GATE驱动电源产生电路产生自适应驱动电压GATE，GATE电压跟随输出OUT变化，避免在启动过程中栅源电压Vgs突变而产生很大的瞬态电流；

所述浮地产生电路包括电阻（R31）、电阻（R32）、PMOS管（MP30）、PMOS管（MP31）、PMOS管（MP32）、PMOS管（MP33）和电流源（I31）、电流源（I32）、电流源（I33）、电流源（I34）；

电阻（R31）的第一端、电流源（I32）的输入端、电阻（R32）的第一端、电流源（I34）的输入端均连接电源VIN；电阻（R31）的第二端和电流源（I31）的输入端相连，电流源（I31）的输出端接地；PMOS管（MP31）的栅端连接在电阻（R31）的第二端和电流源（I31）的输入端之间，源端连接电流源（I32）的输出端，漏端接地；PMOS管（MP32）的源端连接电流源（I32）的输出端，栅端与自身漏端共同连接PMOS管（MP33）的源端；电阻（R32）的第二端连接电流源（I33）的输入端，电流源（I33）的输出端接地；PMOS管（MP33）的栅端和自身漏端、PMOS管（MP30）的栅端共同连接在电阻（R32）的第二端和电流源（I33）的输入端之间，PMOS管（MP30）的源端连接电流源（I34）的输出端，漏端接地。

2.如权利要求1所述的高边NMOS浮地驱动电路，其特征在于，所述电流源（I32）>电流源（I33），所述PMOS管（MP31）、PMOS管（MP32）、PMOS管（MP33）、PMOS管（MP30）均为同类型的高压PMOS管。

3.如权利要求1所述的高边NMOS浮地驱动电路，其特征在于，所述高压浮地时钟产生电路包括电流源（I41）、电流源（I42）、PMOS管（MP41）、NMOS管（MN41）、施密特非门电路（NOT41）、非门（NOT42）、非门（NOT43）、缓冲器（INV41）、缓冲器（INV42）和电容（C41）；

电流源（I41）的输入端连接电源VIN，输出端连接PMOS管（MP41）的源端；PMOS管（MP41）的漏端和NMOS管（MN41）的漏端共同连接施密特非门电路（NOT41）的输入端，PMOS管（MP41）的栅端和NMOS管（MN41）的栅端共同连接非门（NOT42）的输出端和非门（NOT43）的输入端；电容（C41）的第一端连接施密特非门电路（NOT41）的输入端，第二端连接电流源（I42）的输出端，电流源（I42）的输入端连接NMOS管（MN41）的源端；

施密特非门电路（NOT41）的输出端连接非门（NOT42）的输入端；非门（NOT42）的输出端连接缓冲器（INV41）的输入端，缓冲器（INV41）的输出端输出时钟（CLKP）；非门（NOT43）的输出端连接缓冲器（INV42）的输入端，缓冲器（INV42）的输出端输出时钟（CLKN）。

4.如权利要求3所述的高边NMOS浮地驱动电路，其特征在于，所述高压浮地时钟产生电路的所有器件均置于VIN-4V的高压阱里面，其中VIN为输入电压。

5.如权利要求1所述的高边NMOS浮地驱动电路，其特征在于，所述自适应三级电荷泵采用三级驱动结构，每一级结构相同，分别包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容；

第一NMOS管和第二NMOS管的源端相连接，第一PMOS管和第二PMOS管的源端相连接，第一NMOS管的栅端、第一PMOS管的栅端、第二NMOS管的漏端和第二PMOS管的漏端共同通过第二电容连接时钟CLKP，第二NMOS管的栅端、第二PMOS管的栅端、第一NMOS管的漏端和第一PMOS管的漏端共同通过第一电容连接时钟CLKN。

6.如权利要求5所述的高边NMOS浮地驱动电路，其特征在于，所述自适应三级电荷泵的输出端和输入电源VIN之间挂有电容。

7.如权利要求1所述的高边NMOS浮地驱动电路，其特征在于，所述GATE驱动电源产生电路包括电流源（I70）、NMOS管（MN70）、NMOS管（MN71）、二极管（D70）、二极管（D71）、二极管（D72）、电阻（R70）、电容（C70）；

电流源（I70）的输入端连接电源VDD_chg，输出端连接和NMOS管（MN71）的漏端和栅端，NMOS管（MN71）的源端同时连接电容（C70）的第一端、电阻（R70）的第一端和二极管（D70）的负极，电容（C70）的第二端、电阻（R70）的第二端和二极管（D70）的正极均连接二极管（D71）的正极，二极管（D71）的负极连接二极管（D72）的正极和NMOS管（MN70）的源端；NMOS管（MN70）的漏端连接电源VDD_chg，栅端与二极管（D72）的负极共同连接电流源（I70）的输出端。

8.如权利要求7所述的高边NMOS浮地驱动电路，其特征在于，所述NMOS管（MN71）和所述NMOS管（MN70）为同种类型的高压管，且其栅源电压不超过5V。

Images