CN209401313U - 一种控制电压纹波的电路 - Google Patents

Abstract

本实用新型一种控制电压纹波的电路，所述电路包括：时钟触发电荷泵模块、第一NMOS管、第二NMOS管、比较电压模块、稳定栅压模块、控制开关信号模块以及负载模块，所述时钟触发电荷泵模块输出端分别与所述第一NMOS管栅极、所述第一NMOS管漏极、所述第二NMOS管漏极、所述稳定栅压模块输入端以及所述负载模块连接，所述第一NMOS管源极与所述比较电压模块连接，所述比较电压模块与所述时钟触发电荷泵模块输入端连接，所述第二NMOS管栅极与所述稳定栅压模块输出端连接，所述控制开关信号模块分别与所述时钟触发电荷泵模块以及所述稳定栅压模块连接。本实用新型提供的电路，栅极电容器为第二NMOS管栅极提供稳定栅极电压，从而得到抑制了电压纹波的稳定工作电压。

Description

一种控制电压纹波的电路

技术领域

本实用新型涉及非易失存储器领域，特别是一种控制电压纹波的电路。

背景技术

目前非易失存储器内基本由电荷泵为非易失存储器提供满足操作需要的工作电压，电荷泵为开关电容式电压变换器，是一种利用所谓的“快速”或“泵送”电容，而非电感或变压器来储能的直流变换器，能使输入的电源电压升高或降低，也可以用于产生负电压，其内部的MOS开关阵列以一定的方式控制快速电容器的充电和放电，从而使输入电压以一定因数(1/2,2或3)倍增或降低，从而得到所需要的输出电压，但使用电荷泵为非易失存储器提供电压，容易产生大量的电压纹波。

现有的非易失存储器的电荷泵电路如说明书附图中的图1，其工作原理是：电压比较器(12)的两个输入端中“+”端电压为预置的参考电压VREF，“-”端的电压为电荷泵10输出电压经电阻R1(13)分压后产生的比较电压，电阻R2(14)与电阻R1(13)串联用于为电压比较器“-”端提供比较电压，当电荷泵电路开始工作时，比较电压值小于VREF电压值，根据电压比较器(12)的功能，其输出端输出高电平信号，该高电平信号给至时钟电路(11)，触发时钟电路(11)输出方波信号给电荷泵(10)，电荷泵(10)开始工作，产生输出电压VOUT，并逐渐升高，VOUT经过滤波稳压电容C1(16)提供给负载(15)使用，根据电荷泵(10)的特性，其产生的电压可能会高于负载(15)工作所需的电压，当VOUT电压升高至负载(15)工作所需电压时，或者比工作所需电压高时，此时经过电阻R1(13)分压产生的比较电压高于VREF电压值，则电压比较器(12)输出端输出低电平信号，该低电平信号给至时钟电路(11)，时钟电路(11)停止电路，输出低电平至电荷泵(10)，电荷泵(10)停止工作，VOUT电压开始下降，当VOUT电压下降使得经过电阻R1(13)分压产生的比较电压低于VREF电压值，则电压比较器(12)输出端再次输出高电平信号，该高电平信号给至时钟电路(11)，作为时钟电路(11)的触发信号，触发时钟电路(11)输出方波信号给电荷泵(10)，电荷泵(10)再次开始工作，由此周期性反复，此即为现有非易失存储器电荷泵电路的工作原理，如图2所示为现有电荷泵工作时VOUT的波形，其中理想的所需VOUT应为vtarget所示的黑实线形态，而实际VOUT为虚线所示的状态，具有比较大的纹波(ripple)。

即便是最好的基准电压源器件，其输出电压也是有波纹的，电压纹波降低了电源的效率，较强的纹波会造成浪涌电压或电流的产生，导致烧毁用电设备，还会干扰数字电路的逻辑关系，影响数字电路正常工作。现有的抑制电压纹波的方法一般为尽可能加大滤波电路中电容容量，或者使用效果好的稳压电路，对纹波抑制要求很高的地方使用模拟稳压电源而不使用开关电源，但上述方法应用于非易失存储器内时，会造成比较高的成本，并且采用上述方法需要电气元件比较多，占用体积比较大，并不符合非易失存储器体积小型化的趋势。

实用新型内容

鉴于上述问题，本实用新型提供一种控制电压纹波的电路，抑制了现有技术中非易失存储器电荷泵产生的电压纹波，为非易失存储器提供了相比于现有技术更加稳定的工作电压。

本实用新型实施例提供了一种控制电压纹波的电路，所述电路包括：

时钟触发电荷泵模块、第一NMOS管、第二NMOS管、比较电压模块、稳定栅压模块、控制开关信号模块以及负载模块；

所述时钟触发电荷泵模块输出端分别与所述第一NMOS管栅极、所述第一NMOS管漏极，所述第二NMOS管漏极、所述稳定栅压模块输入端以及所述负载模块连接，用于为负载提供工作电压；

所述第一NMOS管源极与所述比较电压模块连接；

所述比较电压模块与所述时钟触发电荷泵模块输入端连接，用于产生比较电压；

所述第二NMOS管栅极与所述稳定栅压模块输出端连接，所述稳定栅压模块用于为所述第二NMOS管的栅极产生稳定的栅极电压；

所述第二NMOS管源极与所述负载模块连接，所述第二NMOS管的源极电压为稳定的负载工作电压；

所述控制开关信号模块分别与所述时钟触发电荷泵模块以及所述稳定栅压模块连接，用于产生控制所述稳定栅压模块中PMOS管的电平信号。

可选地，所述时钟触发电荷泵模块包括：电压比较器、时钟电路以及电荷泵；

所述电压比较器包括参考电压连接端、比较电压连接端和输出端；

所述参考电压连接端连接参考电压，所述比较电压连接端连接所述比较电压模块，所述电压比较器输出端分别与所述时钟电路输入端以及所述控制开关信号模块输入端连接，用于为所述时钟电路以及所述控制开关信号模块提供触发信号；

所述时钟电路输出端连接所述电荷泵输入端，用于为所述电荷泵提供时钟信号；

所述电荷泵输出端即为所述时钟触发电荷泵模块输出端。

可选地，所述比较电压模块包括多个串联电阻；

所述多个串联电阻中的第一电阻的一端，与所述第一NMOS管源极连接，另一端分别与所述电压比较器的比较电压连接端，以及第二电阻连接，第二电阻的另一端与所述多个串联电阻中，除第一、第二电阻以外的任意电阻的一端连接。

可选地，所述稳定栅压模块包括：PMOS管以及栅极电容器；

所述PMOS管源极与所述时钟触发电荷泵模块输出端连接；

所述PMOS管栅极与所述控制开关信号模块输出端连接；

所述PMOS管漏极分别与所述栅极电容器的一端以及所述第二NMOS管栅极连接，用于当PMOS管导通时，接通电路，对所述栅极电容器充电；

所述栅极电容器的另一端接地，用于当所述PMOS管关断时，为所述第二NMOS管栅极提供稳定栅极电压。

可选地，所述控制电压纹波的电路应用于存储器中，所述存储器还包括控制模块；

所述控制模块与所述控制开关信号模块连接，所述控制模块用于，向所述控制开关信号模块发送使能信号，所述使能信号用于控制所述控制开关信号模块产生控制所述稳定栅压模块中PMOS管的电平信号。

可选地，所述控制开关信号模块包括：第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、第七与非门、第一反相器以及第二反相器；

所述第一与非门的两个输入信号分别为所述使能信号以及所述电压比较器输出信号，所述电压比较器输出信号还为所述第二反相器的输入信号；

所述第一与非门的输出端与所述第二与非门中一个输入端连接；

所述第二与非门的输出端与所述第三与非门中一个输入端连接；

所述第三与非门的输出端分别与所述第一反相器输入端以及所述第二与非门中另一个输入端连接；

所述第一反相器的输出端分别与所述第七与非门中一个输入端，以及所述第四与非门中一个输入端连接；

所述第二反相器的输出端与所述第四与非门中另一个输入端连接；

所述第四与非门的输出端与所述第五与非门中一个输入端连接；

所述第五与非门的输出端与所述第六与非门中一个输入端连接；

所述第六与非门的输出端分别与所述第七与非门中另一个输入端，以及所述第五与非门中另一个输入端连接；

所述第三与非门中另一个输入端信号为所述使能信号；

所述第六与非门中另一个输入端信号为所述使能信号；

所述第七与非门的输出端与所述PMOS管栅极连接，所述第七与非门的输出端即为所述控制开关信号模块输出端。

可选地，所述负载模块包括：负载以及滤波电容；

所述负载与所述第二NMOS管源极连接，由所述第二NMOS管源极电压为所述负载提供工作电压；

所述滤波电容与所述第二NMOS管漏极连接，用于对工作电压进行滤波，稳定工作电压。

可选地，在所述使能信号高电平的周期内，当所述电压比较器输出端输出第一个高电平信号时，所述第七与非门的输出端输出低电平信号，所述低电平信号保持时间与所述第一个高电平信号持续周期相等；

当所述电压比较器输出端输出第一个低电平信号时，所述第七与非门的输出端输出高电平信号。

可选地，当所述第七与非门的输出端输出低电平信号时，所述PMOS管导通，当所述第七与非门的输出端输出高电平信号时，所述PMOS管关断。

与现有技术相比，本实用新型提供的一种控制电压纹波的电路，在非易失存储器的电荷泵开始建立时，导通PMOS管，为栅极电容器充电，在电压值达到负载所需的工作电压后，关断PMOS管，由栅极电容器为第二NMOS管栅极提供稳定栅极电压，从而得到抑制了电压纹波的稳定工作电压，此电路结构简单，所用电气元件比较少，不会额外增加非易失存储器的体积。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是现有电荷泵电路图；

图2是现有电荷泵输出电压波形图；

图3是本实用新型一种控制电压纹波电路的模块示意图；

图4是本实用新型一种控制电压纹波电路图；

图5是本实用新型其中一个模块的时序图；

图6是本实用新型一种控制电压纹波电路输出电压波形图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，仅仅是本实用新型一部分实施例，而不是全部的实施例，并不用于限定本实用新型。

参照图3，示出了控制电压纹波电路的模块示意图，具体可以包括：

时钟触发电荷泵模块20、第一NMOS管30、第二NMOS管40、比较电压模块50、稳定栅压模块60、控制开关信号模块70以及负载模块80。

时钟触发电荷泵模块20输出端分别与第一NMOS管30栅极、第一NMOS管30漏极、第二NMOS管40漏极、稳定栅压模块60输入端以及负载模块80连接，用于为负载提供工作电压，第一NMOS管30源极与比较电压模块50连接，比较电压模块50与时钟触发电荷泵模块20输入端连接，用于产生比较电压，第二NMOS管40栅极与稳定栅压模块60输出端连接，稳定栅压模块60用于为第二NMOS管40栅极产生稳定的栅极电压，第二NMOS管40源极与负载模块80连接，第二NMOS管40的源极电压为稳定的负载工作电压，控制开关信号模块70分别与时钟触发电荷泵模块20以及稳定栅压模块60连接，用于产生控制稳定栅压模块60中PMOS管的电平信号。

可选地，参照图4，本实用新型电路中时钟触发电荷泵模块20包括：电压比较器201、时钟电路202以及电荷泵203。

电压比较器201包括参考电压连接端、比较电压连接端和输出端，参考电压连接端连接参考电压VREF，比较电压连接端连接比较电压模块50，电压比较器201输出端分别与时钟电路202输入端以及控制开关信号模块70输入端连接，用于为时钟电路202以及控制开关信号模块70提供触发信号，当参考电压VREF大于比较电压时，电压比较器201输出高电平信号，当参考电压VREF小于比较电压时，电压比较器201输出低电平信号。

时钟电路202输出端连接电荷泵203输入端，用于为电荷泵203提供时钟信号。

电荷泵203可以根据时钟电路202的时钟信号，输出电压，电荷泵203的输出端即为时钟触发电荷泵模块20输出端。

可选地，参照图4，本实用新型电路中比较电压模块50包括多个串联电阻，多个串联电阻中的第一电阻的一端，与第一NMOS管30源极连接，另一端分别与电压比较器201的比较电压连接端，以及第二电阻连接，第二电阻的另一端与多个串联电阻连接，比较电压模块50用于提供比较电压给电压比较器201。

可选地，参照图4，本实用新型电路中稳定栅压模块60包括：PMOS管601以及栅极电容器602。

PMOS管601源极与时钟触发电荷泵模块20输出端连接，PMOS管601栅极与控制开关信号模块70输出端连接，PMOS管601漏极分别与栅极电容器602的一端以及第二NMOS管40栅极连接，用于当PMOS管导通时，接通电路，对栅极电容器602充电。

栅极电容器602的另一端接地，用于当PMOS管601关断时，为第二NMOS管40栅极提供稳定栅极电压。

可选地，参照图4，本实用新型电路应用于非易失存储器中，存储器中有控制模块，控制模块与控制开关信号模块70连接，控制模块用于，向控制开关信号模块70发送使能信号，该使能信号用于使得控制开关信号模块70，产生控制PMOS管601导通或者关断的电平信号。

可选地，参照图4，本实用新型电路中控制开关信号模块70包括：第一与非门nand1、第二与非门nand2、第三与非门nand3、第四与非门nand4、第五与非门nand5、第六与非门nand6、第七与非门nand7、第一反相器inv1以及第二反相器inv2。

第一与非门nand1的两个输入信号分别为控制模块发送的使能信号以及电压比较器201输出信号，电压比较器201输出信号同时还发送给第二反相器inv2，第一与非门nand1的输出端为第二与非门nand2的一个输入端；第二与非门nand2的输出端为第三与非门nand3的一个输入端；第三与非门nand3的输出端分别为第一反相器inv1的输入端，以及第二与非门nand2的另一个输入端；第一反相器inv1的输出端分别为第七与非门nand7的一个输入端，以及第四与非门nand4的一个输入端；第二反相器inv2的输出端为第四与非门nand4的另一个输入端；第四与非门nand4的输出端为第五与非门nand5的一个输入端；第五与非门nand5的输出端为第六与非门nand6的一个输入端；第六与非门nand6的输出端分别为第七与非门nand7的另一个输入端，以及第五与非门nand5的另一个输入端；第三与非门nand3的另一个输入端信号为控制模块发送的使能信号；第六与非门nand6的另一个输入端信号为控制模块发送的使能信号；第七与非门nand7的输出端与PMOS管601栅极连接，在第七与非门nand7的输出端输出低电平信号时，PMOS管601导通，在第七与非门nand7的输出端输出高电平信号时，PMOS管601关断，此部分电路使得在电荷泵工作期间，PMOS管601可以随着电压比较器201的第一个高电平信号导通，第一个高电平信号变为低电平信号时关断，电路结构简单实用，且所用电气元件较少，可靠性较高。需要说明的是，该电路还包括有一反相器inv3作为备用，可以产生另一信号，上述实施例中的控制开关信号模块同样也可由其他电气元件构成的电路组成，本实用新型实施例不对其加以限制，任何可以实现上述功能的电路皆落入本实用新型的保护范围内。

综上所述，对比图4与现有技术电路，本实用新型电路的工作原理是：当需要电荷泵203进行工作时，非易失存储器的控制模块发出使能信号，该使能信号为高电平，即EN＝1，电压比较器201的两个输入端中“+”端电压为预置的参考电压VREF，“-”端的电压为电荷泵203输出电压经一个电阻分压后产生的比较电压，此时比较电压值小于VREF电压值，根据电压比较器201的功能，其输出端输出高电平信号，即DISPMP＝1，该高电平信号同时发送给至时钟电路202，第一与非门nand1以及第二反相器inv2，该高电平信号作为时钟电路202的触发信号，触发时钟电路202输出方波信号给电荷泵203，电荷泵203开始工作，产生输出电压VP，与此同时，该高电平信号经过控制开关信号模块70产生低电平信号，即S1W＝0，此时PMOS管601导通，输出电压VP经过PMOS管601向栅极电容器602充电，同时为第二NMOS管40提供栅极电压，根据MOS管特性，输出电压VP是第一NMOS管30源极电压VP1加上第一NMOS管30的阈值，而工作电压VOUT是输出电压VP减去第二NMOS管40的阈值，因为第一NMOS管30的阈值与第二NMOS管40的阈值相等，所以工作电压VOUT与第一NMOS管30源极电压VP1电压相等，即工作电压VOUT的值通过第一NMOS管30源极电压VP1提供给电压比较器201的“-”端。根据电荷泵203的特性，其产生的电压可能会高于负载801工作所需的电压，当VOUT电压升高至负载801工作所需电压时，或者比工作所需电压高时，此时经过电阻分压产生的比较电压高于VREF电压值，则电压比较器201输出端输出低电平信号，即DISPMP＝0，该低电平信号同时发送给至时钟电路202，第一与非门nand1以及第二反相器inv2，该低电平信号给至时钟电路202，时钟电路202输出低电平信号给电荷泵203，电荷泵203停止工作，输出电压VP开始下降，与此同时，该低电平信号经过控制开关信号模块70产生高电平信号，即S1W＝1，此时PMOS管601关断，栅极电容器602由于没有放电通路，所以其产生的电压VPG为一个稳定电压值，且由于电容器的特性，其产生电压损耗基本可以忽略不计，根据MOS管特征，第二NMOS管40的栅极电压稳定，其源极电压稳定，则VOUT电压稳定，负载所需电流由VP提供，当负载持续工作时，VOUT电压开始下降，当VOUT电压下降使得经过电阻分压产生的比较电压低于VREF电压值，则电压比较器201输出端再次输出高电平信号，即DISPMP＝1，该高电平信号给至时钟电路202，触发时钟电路202输出方波信号给电荷泵203，电荷泵203再次开始工作，产生输出电压VP，因为第二NMOS管40的栅极电压一直由栅极电容器602产生的VPG提供，所以VOUT的电压就比较稳定，电压纹波被极大限度抑制，上述过程周期性反复，得到电压纹波被很好抑制住的负载工作电压VOUT。

可选地，参照图5，示出了本实用新型电路控制开关信号模块70工作时的时序图，由时序图可以很直观的看出电荷泵203进行工作时，非易失存储器的控制模块发出使能信号，该使能信号为高电平，即EN＝1，电荷泵开始工作时，比较电压值小于VREF电压值，根据电压比较器201的功能，其输出端输出高电平信号，即DISPMP＝1，该高电平信号经过控制开关信号模块70产生低电平信号，即S1W＝0，此时PMOS管601导通，当VOUT电压升高至负载801工作所需电压时，或者比工作所需电压高时，此时经过电阻分压产生的比较电压高于VREF电压值，则电压比较器201输出端输出低电平信号，即DISPMP＝0，该低电平信号经过控制开关信号模块70产生高电平信号，即S1W＝1，此时PMOS管601关断。

可选地，参照图6，示出了本实用新型电路的波形，其中VP1为电荷泵203输出的带有纹波的电压，VPG为栅极电容器602产生的稳定电压，可以看出得到的VOUT值是基本没有电压纹波的稳定电压。

本实用新型实施例中使用的稳定栅压模块60、控制开关信号模块70，其整体电路结构简单，所用电气元件较少，使得电路的可靠性比较高，同时控制负载工作电压稳定且纹波较少，很好的抑制了电压纹波。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种控制电压纹波的电路，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (9)

1.一种控制电压纹波的电路，其特征在于，所述电路包括：

时钟触发电荷泵模块、第一NMOS管、第二NMOS管、比较电压模块、稳定栅压模块、控制开关信号模块以及负载模块；

所述时钟触发电荷泵模块输出端分别与所述第一NMOS管栅极、所述第一NMOS管漏极、所述第二NMOS管漏极、所述稳定栅压模块输入端以及所述负载模块连接，用于为负载提供工作电压；

所述第一NMOS管源极与所述比较电压模块连接；

所述比较电压模块与所述时钟触发电荷泵模块输入端连接，用于产生比较电压；

所述第二NMOS管栅极与所述稳定栅压模块输出端连接，所述稳定栅压模块用于为所述第二NMOS管的栅极产生稳定的栅极电压；

所述第二NMOS管源极与所述负载模块连接，所述第二NMOS管的源极电压为稳定的负载工作电压；

所述控制开关信号模块分别与所述时钟触发电荷泵模块以及所述稳定栅压模块连接，用于产生控制所述稳定栅压模块中PMOS管的电平信号。

2.根据权利要求1所述的电路，其特征在于，所述时钟触发电荷泵模块包括：电压比较器、时钟电路以及电荷泵；

所述电压比较器包括参考电压连接端、比较电压连接端和输出端；

所述参考电压连接端连接参考电压，所述比较电压连接端连接所述比较电压模块，所述电压比较器输出端分别与所述时钟电路输入端以及所述控制开关信号模块输入端连接，用于为所述时钟电路以及所述控制开关信号模块提供触发信号；

所述时钟电路输出端连接所述电荷泵输入端，用于为所述电荷泵提供时钟信号；

所述电荷泵输出端即为所述时钟触发电荷泵模块输出端。

3.根据权利要求1所述的电路，其特征在于，所述比较电压模块包括多个串联电阻；

所述多个串联电阻中的第一电阻的一端，与所述第一NMOS管源极连接，另一端分别与所述电压比较器的比较电压连接端，以及第二电阻连接，第二电阻的另一端与所述多个串联电阻中，除第一、第二电阻以外的任意电阻的一端连接。

4.根据权利要求1所述的电路，其特征在于，所述稳定栅压模块包括：PMOS管以及栅极电容器；

所述PMOS管源极与所述时钟触发电荷泵模块输出端连接；

所述PMOS管栅极与所述控制开关信号模块输出端连接；

所述PMOS管漏极分别与所述栅极电容器的一端以及所述第二NMOS管栅极连接，用于当PMOS管导通时，接通电路，对所述栅极电容器充电；

所述栅极电容器的另一端接地，用于当所述PMOS管关断时，为所述第二NMOS管栅极提供稳定栅极电压。

5.根据权利要求2所述的电路，其特征在于，所述控制电压纹波的电路应用于存储器中，所述存储器还包括控制模块；

所述控制模块与所述控制开关信号模块连接，所述控制模块用于，向所述控制开关信号模块发送使能信号，所述使能信号用于控制所述控制开关信号模块产生控制所述稳定栅压模块中PMOS管的电平信号。

6.根据权利要求5所述的电路，其特征在于，所述控制开关信号模块包括：第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、第七与非门、第一反相器以及第二反相器；

所述第一与非门的两个输入信号分别为所述使能信号以及所述电压比较器输出信号，所述电压比较器输出信号还为所述第二反相器的输入信号；

所述第一与非门的输出端与所述第二与非门中一个输入端连接；

所述第二与非门的输出端与所述第三与非门中一个输入端连接；

所述第三与非门的输出端分别与所述第一反相器输入端以及所述第二与非门中另一个输入端连接；

所述第一反相器的输出端分别与所述第七与非门中一个输入端，以及所述第四与非门中一个输入端连接；

所述第二反相器的输出端与所述第四与非门中另一个输入端连接；

所述第四与非门的输出端与所述第五与非门中一个输入端连接；

所述第五与非门的输出端与所述第六与非门中一个输入端连接；

所述第六与非门的输出端分别与所述第七与非门中另一个输入端，以及所述第五与非门中另一个输入端连接；

所述第三与非门中另一个输入端信号为所述使能信号；

所述第六与非门中另一个输入端信号为所述使能信号；

所述第七与非门的输出端与所述PMOS管栅极连接，所述第七与非门的输出端即为所述控制开关信号模块输出端。

7.根据权利要求1所述的电路，其特征在于，所述负载模块包括：负载以及滤波电容；

所述负载与所述第二NMOS管源极连接，由所述第二NMOS管源极电压为所述负载提供工作电压；

所述滤波电容与所述第二NMOS管漏极连接，用于对工作电压进行滤波，稳定工作电压。

8.根据权利要求6所述的电路，其特征在于，在所述使能信号高电平的周期内，当所述电压比较器输出端输出第一个高电平信号时，所述第七与非门的输出端输出低电平信号，所述低电平信号保持时间与所述第一个高电平信号持续周期相等；

当所述电压比较器输出端输出第一个低电平信号时，所述第七与非门的输出端输出高电平信号。

9.根据权利要求6所述的电路，其特征在于，当所述第七与非门的输出端输出低电平信号时，所述PMOS管导通，当所述第七与非门的输出端输出高电平信号时，所述PMOS管关断。