CN112187042B

CN112187042B - 一种电荷泵调节电路及其应用

Info

Publication number: CN112187042B
Application number: CN202011040609.3A
Authority: CN
Inventors: 李政达; 任军; 熊力; 吕向东; 盛荣华; 欧阳托日; 丁士鹏
Original assignee: Hengshuo Semiconductor Hefei Co ltd
Current assignee: Hengshuo Semiconductor Hefei Co ltd
Priority date: 2020-09-28
Filing date: 2020-09-28
Publication date: 2021-07-30
Anticipated expiration: 2040-09-28
Also published as: CN112187042A

Abstract

本发明涉及电路设计技术领域，公开了一种电荷泵调节电路及其应用，所述电荷泵调节电路包括时钟产生电路和分压比较电路、控制模块电路和时钟幅度控制电路，其中控制模块电路配置成根据分压比较电路输出的比较结果生成控制信号，并送入所述时钟幅度控制电路，时钟幅度控制电路接入所述时钟产生电路与电荷泵之间，配置成根据控制信号控制时钟幅度大小并传输不同时钟信号至电荷泵；本发明能够有效减少电荷泵在关断和开启时跳变的时钟幅度，减少输出纹波，同时不会影响电荷泵的上升和恢复速度，也不会减少电荷泵的驱动能力，具有较高的实用价值和广泛的应用前景。

Description

一种电荷泵调节电路及其应用

技术领域

本发明涉及电路设计技术领域，具体涉及一种电荷泵调节电路及其应用。

背景技术

目前，半导体存储器被广泛应用于各种场合，半导体存储器可分为易失性存储器和非易失性存储器。非易失性存储器由于在没有电源的情况下仍能保持数据等优点而更受欢迎。在对非易失性存储器进行擦除操作时，通常需要施加一定的擦除电压至存储单元的控制栅上。

在以NOR FLASH结构为基础的存算一体化芯片中，需要内部电路提供远远大于电源电压的电压值来执行编程和擦除操作，这样的高电压往往由电荷泵电路提供。

电荷泵电路需要额外的调节电路将其输出电压稳定在一个固定的电压值。传统的电荷泵调节电路使用基于“开关”机制的调节方式，如图1所示，调节电路通过控制电荷泵关断，在电荷泵输出分压高于参考电压时即关断时钟。在这种调节方式中，由于电荷泵本身在不断开启或关闭中，接受到的时钟幅度存在一个电源电压大小的跳变，大的时钟幅度的跳变导致了电荷泵输出电流的跳变，使得最后调节出来的电压存在一个不小的纹波。纹波大的缺点让其无法适应精密度比较大的编程和擦除操作。

发明内容

针对现有技术的不足，本发明提供一种电荷泵调节电路，主要用于减少传统电荷泵中时钟的幅度变化太大，最后导致输出电压纹波很大的问题。

本发明解决技术问题采用如下技术方案：

一种电荷泵调节电路，包括时钟产生电路和分压比较电路，所述时钟产生电路用于生成控制电荷泵关断的时钟信号，所述分压比较电路用于将电荷泵输出的电压分压处理后与参考电压进行比较并输出，此外还包括控制模块电路和时钟幅度控制电路；

所述控制模块电路配置成根据分压比较电路输出的比较结果生成控制信号，并送入所述时钟幅度控制电路；

所述时钟幅度控制电路接入所述时钟产生电路与电荷泵之间，配置成根据控制信号控制时钟幅度大小并传输不同时钟信号至电荷泵。

优选地，所述时钟幅度控制电路由传输门配置而成，并根据控制信号执行对时钟信号的关断、开启或减幅操作；

所述控制信号为控制所述传输门通断的栅极电压信号。

优选地，所述不同时钟信号包括全电源幅度的时钟信号和固定减幅的弱时钟信号。

优选地，所述控制模块电路包括第一反相器、第二反相器和第三反相器；

所述第一反相器与第二反相器串联，所述第一反相器与第三反相器共输入端并连接所述分压比较电路的比较输出端；

所述第二反相器和第三反相器的输出端分别连接所述传输门的Cp和Cn信号输入端。

优选地，所述第三反相器中的NMOS管的宽长比大于PMOS管的宽长比。

优选地，所述控制模块电路包括第一迟滞反相器、第二迟滞反相器、第四反相器、第一缓冲器和第二缓冲器；

所述第一迟滞反相器与第四反相器和第一缓冲器串联，所述第二迟滞反相器和第二缓冲器串联；

所述第一迟滞反相器和第二迟滞反相器共输入端并连接所述分压比较电路的比较输出端；

所述第一缓冲器和第二缓冲器输出端分别连接所述传输门的Cp和Cn信号输入端；

所述第一迟滞反相器为输出上升沿延迟的迟滞反相器，第二迟滞反相器为输出下降沿延迟的迟滞反相器。

优选地，所述第一迟滞反相器包括PMOS管M2、M3、M4和NMOS管M1，其中PMOS管M2、M3和NMOS管M1共栅极并接第一迟滞反相器输入端，PMOS管M3和M4共漏极并连接M2的源极，PMOS管M2和NMOS管M1共漏极连同M4的栅极共同接第一迟滞反向器输出端，所述PMOS管M3、M4源极接逻辑电源正极， NMOS管M1源极接逻辑电源负极；

所述第二迟滞反相器包括NMOS管M5、M6、M7和PMOS管M8，其中NMOS管M5、M6和PMOS管M8共栅极并接第二迟滞反相器输入端，NMOS管M5和M7共漏极并连接M6的源极，PMOS管M8和NMOS管M6共漏极连同M7的栅极共同接第二迟滞反向器输出端，所述NMOS管M5、M7源极接逻辑电源负极，PMOS管M8源极接逻辑电源正极。

优选地，还包括压控振荡器，所述压控振荡器输入端接所述分压比较电路的比较输出端，用于根据分压比较电路输出的比较结果调节时钟产生电路输出的时钟信号频率。

优选地，所述时钟幅度控制电路包括第五反相器、第六反相器和第一传输门，所述第五反相器与第六反相器串联，所述第五反相器输入端和第六反相器输出端分别作为时钟幅度控制电路的输入节点和输出节点，所述传输门的输入和输出端分别接逻辑电源负极和第六反相器的NMOS管源极，所述传输门PMOS管栅极接逻辑电源负极、NMOS管栅极接所述控制模块电路生成的控制信号。

优选地，所述控制模块电路包括第七反相器和锁存器，所述第七反相器输入端和输出端分别与分压比较电路的比较输出端和锁存器R端连接，所述锁存器输出端为所述控制信号输出节点；

所述锁存器S端外接脉冲信号，所述脉冲信号在电荷泵每次开启时候触发，所述脉冲信号宽度小于所述电荷泵输出电压上升时间。

本发明还提供一种存储器，包括：成阵列设置的存储单元、电荷泵以及权前述的电荷泵调节电路，所述电荷泵通过电荷泵调节电路提供所述存储单元所需的编程或擦除电压。

与现有技术相比，本发明具有如下的有益效果：

本发明设计的控制模块电路和时钟幅度控制电路能够有效减少电荷泵在关断和开启时跳变的时钟幅度，减少输出纹波，特别的创造性采用传输门的传输电路作为时钟幅度控制电路加入到电荷泵的调节电路之中，利用了传输门的传输特性，达到控制时钟幅度的效果，比传统的调节电路更为进步的在于，传输门不仅仅能够关断和开启时钟的幅度，也能在特定的控制下实现时钟幅度的固定减幅，因此可以有效降低电荷泵本身“开启”和“关闭”之间过大的幅度跳变，减少电荷泵输出电流的跳变，并改善输出电压的纹波；匹配设计的控制模块电路输出的控制信号控制时钟幅度控制电路，同时时钟幅度控制电路传输时钟信号给电荷泵电路，通过使得时钟关断、开启和减幅来控制最后的输出电压，更进一步的可以充分的利用传输门的传输特性，从而控制传输门N管和P管的栅极信号来决定时钟能够通过的幅度大小，进一步增加了调节电路使用的便捷和强适用性；

此外本发明的控制模块电路和时钟幅度控制电路的具体电路设计，保证了本发明的调节电路不会影响电荷泵的上升和恢复速度，同时也不会减少电荷泵的驱动能力；

特别的在本发明还创造性提出了将时钟幅度控制电路和频率调节方式结合起来使用的方法，二者相互配合使用可以改善频率调节模式下电荷泵在输出为轻载时候的纹波特性，有效解决频率调节在轻负载时纹波过大的问题，达到综合改善电路的性能的目的。

关于本发明相对于现有技术，其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是传统skip电路结构示意图；

图2是本发明的电荷泵调节电路的电路结构示意图；

图3是本发明的电荷泵调节电路的中分压比较电路结构图；

图4是传统“关断”电荷泵调节和本发明方案调节的对比图；

图5是本发明实施例一中控制模块电路结构示意图；

图6是本发明实施例一中控制模块电路的第三反相器传输特性示意图；

图7是本发明实施例二中第一迟滞反相器电路结构图；

图8是本发明实施例二中第二迟滞反相器电路结构图；

图9是本发明实施例4中采用的电流缓冲器电路的结构图；

图10是本发明实施例二中控制模块电路生成的控制信号随EA（比较器输出）信号的变化示意图；

图11是本发明实施例三中电荷泵调节电路的电路结构示意图；

图12是本发明实施例3中时钟幅度控制电路结构示意图；

图13是本发明实施例3中时钟幅度控制电路传输信号示意图；

图14是本发明实施例3中控制模块电路示意图；

图15是本发明实施例一、二的电路输出电压瞬态仿真图；

图16是本发明实施例三的电路在不同负载情况下纹波大小示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在说明书及权利要求书当中使用了某些名称来指称特定组件。应当理解，本领域普通技术人员可能会用不同名称来指称同一个组件。本申请说明书及权利要求书并不以名称的差异作为区分组件的方式，而是以组件在功能上的实质性差异作为区分组件的准则。如在本申请说明书和权利要求书中所使用的“包含”或“包括”为一开放式用语，其应解释为“包含但不限定于”或“包括但不限定于”。具体实施方式部分所描述的实施例为本发明的较佳实施例，并非用以限定本发明的范围，除此之外本发明的有些方面可以具体实现为软硬件结合的形式，这里可以统称为“电路”、“模块”或“系统”，在此不做一一说明。

传统的“开关”电荷泵调节电路尽管能够输出大致的目标电压，但是电压输出的纹波太大，影响需要精确的闪存编程擦除结果。

本发明为了减少传统电荷泵中时钟的幅度变化太大，最后导致输出电压纹波很大的问题，利用了传输门的传输特性，如图2所示提出一种以传输门为中心的电荷泵调节电路，配合分压比较电路和时钟产生电路共同作用，请参考图2和图3，其中分压比较电路包括比较器和分压模块，比较器连接经过分压模块的电荷泵的输出，用于比较输出的电压和参考电压，并输出比较结果；时钟产生电路，产生用于电荷泵的时钟信号；电荷泵输出的电压经过分压处理后，和电路外部生成的参考信号一起被输入到比较器的输入端，比较器比较两者的大小，输出信号被控制模块电路接收，控制模块电路输出的控制信号控制时钟幅度控制电路，时钟幅度控制电路传输时钟信号给电荷泵电路，通过使得时钟关断、开启和减幅来控制最后的输出电压。

在此我们对本发明的技术方案从总体上进行细致分析，这也是后续实施例共同的基础：

如图2所示为本发明一种电荷泵调节电路，包括时钟产生电路和分压比较电路，其中时钟产生电路用于生成控制电荷泵关断的时钟信号，所述分压比较电路用于将电荷泵输出的电压分压处理后与参考电压进行比较并输出，此外还包括控制模块电路和时钟幅度控制电路；

其中控制模块电路配置成根据分压比较电路输出的比较结果生成控制信号，并送入所述时钟幅度控制电路；

在本实施例中时钟幅度控制电路由传输门配置而成，并根据控制信号执行对时钟信号的关断、开启或减幅操作；其中控制信号为控制所述传输门通断的栅极电压信号；其中时钟幅度控制电路可直接采用常见的传输门电路即可。

在本实施例中不同时钟信号包括全电源幅度的时钟信号和固定减幅的弱时钟信号；

本发明将传输门引入电荷泵的调节电路之中，和传统的调节电路不同的是，利用由传输门配置成的时钟幅度控制电路来控制输入电荷泵的时钟幅度的大小。在时钟的“关”和“断”之间引入了一个中间的时钟幅度，为Vdd-Vth，加入中间状态使得电荷泵调节时，时钟幅度跳变不至于过大，从而改善了电荷泵输出的纹波。

和传统的“关断”模式不同，传输门配置的时钟幅度控制电路不仅仅能够关断和开启时钟，也能在特定的控制下实现时钟幅度的固定减幅。

以Cp信号代表传输门PMOS的栅端控制信号，Cn是Nmos栅端的控制信号，传输门在Cp=1，Cn=0时，Pmos和Nmos都不导通，关断，相当于将时钟降为0；Cp=0，Cn=1时，Pmos和Nmos导通，输出能够跟随输入变化，相当于传输全电源幅度的时钟；Cp=1，Cn=1时，Pmos断而Nmos开，输入也能随输出变化，但是有一个阈值电压的损失，这时候相当于传输一个弱的时钟。Cn和Cp同时为0时，Nmos开而Pmos断，时钟信号同样有一个阈值电压的损失。

传输门的引入给电荷泵的“开启”和“关闭”之间增加了一个新的状态，就是在Cp和Cn都为1的时候，电荷泵的时钟幅度减少了一个阈值电压，可以称为弱时钟。电荷泵在调节的时候经历“关闭”->“弱时钟”->“开启”的状态变化，由此可以改善电荷泵本身“开启”和“关闭”之间过大的时钟跳变，减少电荷泵输出电流的跳变，改善输出电压的纹波。

上升时间与时钟的幅度有关，在电荷泵输出电压上升时间段内，控制Cn信号为1而Cp信号为0，让传输门逻辑可以完全打开，时钟幅度保持在Vdd，这时，电荷泵不会受到弱时钟的影响，所以电荷泵的上升时间不会增大。

请参考图4为传统“关断”电荷泵调节和本发明方案调节的对比图。采用传输门配置的时钟幅度控制电路，原来电荷泵在两个状态跳变增加为在三个状态之间切换，新增的Vdd-Vth的时钟模式相当于在“开”和“断”之间增加了一个跳板，使电压到位了之后减少了充电的强度，从而减少了纹波。时钟幅度控制电路的控制信号和电路时钟大小时钟模式的对应表如表1所示：

表1

Cn	0	0	1	1
					Cp	0	1	0	1
clk幅度	Vdd-Vth	0(关断)	Vdd	Vdd-Vth

为实现上述功能，本发明给出以下四个典型的实施例，以某些模块具体的电路结构进行进一步说明本发明技术方案的完整性、实用性和创造性，对于上述方案中的有些电路结构可以采用本领域常见的结构，在此就不一一赘述了。

实施例1

本实施例中其他电路结构如前述相同，其中本实施例的控制模块电路包括第一反相器、第二反相器和第三反相器；

所述第二反相器和第三反相器的输出端分别连接前述传输门的Cp和Cn信号输入端。在电荷泵输出电压低于预想值时，拉高Cn信号，高于预想电压值时拉底Cn信号；而Cp信号相反。

在本实施例中第三反相器中的NMOS管的宽长比大于PMOS管的宽长比。这使得Cn的翻转电压的值略大于Cp的翻转电压，如图5所示；这样做的目的在于：如图6所示，在Vdd时钟区向0时钟区的相互转化过程中，保证必须先经过Vdd-Vth的时钟区域（这时候Cp=Cn=1），从而减少传输的时钟幅度，减少纹波。

实施例2

请参考图7，本实施例中其他电路结构如前述相同，其中本实施例的控制模块电路包括第一迟滞反相器、第二迟滞反相器、第四反相器、第一缓冲器和第二缓冲器；

请参照图8，本实施例中的第一迟滞反相器包括PMOS管M2、M3、M4和NMOS管M1，其中PMOS管M2、M3和NMOS管M1共栅极并接第一迟滞反相器输入端，PMOS管M3和M4共漏极并连接M2的源极，PMOS管M2和NMOS管M1共漏极连同M4的栅极共同接第一迟滞反向器输出端，所述PMOS管M3、M4源极接逻辑电源正极， NMOS管M1源极接逻辑电源负极；

请参照图9，本实施例中的第二迟滞反相器包括NMOS管M5、M6、M7和PMOS管M8，其中NMOS管M5、M6和PMOS管M8共栅极并接第二迟滞反相器输入端，NMOS管M5和M7共漏极并连接M6的源极，PMOS管M8和NMOS管M6共漏极连同M7的栅极共同接第二迟滞反向器输出端，所述NMOS管M5、M7源极接逻辑电源负极，PMOS管M8源极接逻辑电源正极。

在本实施例中Cp信号由第一迟滞反相器提供，当输入信号从低变高时，该反相器和普通反相器工作没有区别。而输入信号从高变低时，M2、M3、M4结构组成了一个迟滞结构。此时输出暂时为低，M4导通，暂时抬高了 M4漏端电压，从而抑制了M3管的电流抽取，使得输出节点充电速率变低，达到了一个输出上升沿延迟的效果。而Cn则和Cp相反，是由第二迟滞反相器提供的，这样保证了电荷泵在完全打开和完全关断（Cn，Cp信号分别是0，1和1，0）之间，必定会经历一个弱时钟（时钟幅度为Vdd-Vth）的状态，如图10所示，减少电荷泵电流的跳变幅度，达到减少纹波的目的。

实施例3

请参照图11，本实施例在前述基础上增加了压控振荡器，用于提供以传输管为中心的幅度调节方式和其他调节方式（频率调节）结合起来使用，达到改善电路的性能的具体技术方案，本实施例中的压控振荡器输入端接所述分压比较电路的比较输出端，用于根据分压比较电路输出的比较结果调节时钟产生电路输出的时钟信号频率。

请参照图12，在本实施例中时钟幅度控制电路具体为包括第五反相器、第六反相器和第一传输门，所述第五反相器与第六反相器串联，所述第五反相器输入端和第六反相器输出端分别作为时钟幅度控制电路的输入节点和输出节点，所述传输门的输入和输出端分别接逻辑电源负极和第六反相器的NMOS管源极，所述传输门PMOS管P0栅极接逻辑电源负极、NMOS管N0栅极接所述控制模块电路生成的控制信号即NCON信号。

本实施例中的控制模块电路包括第七反相器和锁存器，所述第七反相器输入端和输出端分别与分压比较电路的比较输出端和锁存器R端连接，所述锁存器输出端为所述控制信号输出节点；

在本实施例中时钟幅度控制电路和压控振荡器（VCO）共同调节电荷泵。比较器输出的信号用于实时控制振荡器的频率。同时，比较器输出的信号还用于产生时钟幅度的控制信号，压控振荡器的信号和幅度控制信号同时调节时钟的频率和幅度，从而达到调节电荷泵输出的效果，加入时钟幅度控制电路可以解决频率调节在轻负载时纹波过大的问题。在本实施例中， NCON信号为1时，该电路相当于两个反相器的串联，传输完整的时钟信号，NCON信号为0时，传输管的N1关断，这使得传输管只有P1导通，输出信号的最小值不少于Vdd-Vthp，其传输信号由图13所示。在本实施例中控制模块电路由图14所示，S端只在电荷泵每次开启的时候触发脉冲，在其余时间皆为0，脉冲宽度小于上升时间，在上升时间，比较器输出端信号为高，电荷泵这时将NCON置为1。在轻载的情况下，所需要的时钟频率较低，比较器输出端信号的输出电压降低到翻转电压以下，锁存器的R端触发翻转为1，锁存器的输出被置0，这时候时钟幅度被拉低，改善了电荷泵在轻载时候的纹波。在普通的频率调节的模式下，电路在轻载时受频率调节的影响不大，使得在轻载时输出的纹波较大。引入了时钟调节的模式，让该电路可以改善频率调节模式下，电荷泵在输出为轻载时候的纹波特性。

实施例4

本实施例提供一种存储器，包括：成阵列设置的存储单元、电荷泵以及前述任一实施例中的的电荷泵调节电路，所述电荷泵通过电荷泵调节电路提供所述存储单元所需的编程或擦除电压该芯片电路中。

参考图15是本发明技术方案在实施例一和二情况下的整体电路瞬态仿真图，和传统“关断”模式的电荷泵对比，本技术方案的纹波大大降低，同时也没有牺牲电荷泵的上升速率和驱动能力。

参考图16是在实施例3情况下，整体电路在不同负载情况下纹波特性，和只有频率调节模式的电荷泵对比，本技术方案的纹波在轻载时候的纹波得到了降低。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims

1.一种电荷泵调节电路，包括时钟产生电路和分压比较电路，所述时钟产生电路用于生成控制电荷泵关断的时钟信号，所述分压比较电路用于将电荷泵输出的电压分压处理后与参考电压进行比较并输出，其特征在于，还包括控制模块电路和时钟幅度控制电路；

所述时钟幅度控制电路接入所述时钟产生电路与电荷泵之间，配置成根据控制信号控制时钟幅度大小并传输不同时钟信号至电荷泵；

所述时钟幅度控制电路由传输门配置而成，并根据控制信号执行对时钟信号的关断、开启或减幅操作；

所述控制信号为控制所述传输门通断的栅极电压信号；

所述时钟幅度控制电路包括第五反相器、第六反相器和第一传输门，所述第五反相器与第六反相器串联，所述第五反相器输入端和第六反相器输出端分别作为时钟幅度控制电路的输入节点和输出节点，所述传输门的输入和输出端分别接逻辑电源负极和第六反相器的NMOS管源极，所述传输门PMOS管栅极接逻辑电源负极、NMOS管栅极接所述控制模块电路生成的控制信号。

2.根据权利要求1所述的一种电荷泵调节电路，其特征在于，所述不同时钟信号包括全电源幅度的时钟信号和固定减幅的弱时钟信号。

3.根据权利要求1所述的一种电荷泵调节电路，其特征在于，所述控制模块电路包括第一反相器、第二反相器和第三反相器；

4.根据权利要求3所述的一种电荷泵调节电路，其特征在于，所述第三反相器中的NMOS管的宽长比大于PMOS管的宽长比。

5.根据权利要求1所述的一种电荷泵调节电路，其特征在于，所述控制模块电路包括第一迟滞反相器、第二迟滞反相器、第四反相器、第一缓冲器和第二缓冲器；

6.根据权利要求5所述的一种电荷泵调节电路，其特征在于，所述第一迟滞反相器包括PMOS管M2、M3、M4和NMOS管M1，其中PMOS管M2、M3和NMOS管M1共栅极并接第一迟滞反相器输入端，PMOS管M3和M4共漏极并连接M2的源极，PMOS管M2和NMOS管M1共漏极连同M4的栅极共同接第一迟滞反相器输出端，所述PMOS管M3、M4源极接逻辑电源正极， NMOS管M1源极接逻辑电源负极；

所述第二迟滞反相器包括NMOS管M5、M6、M7和PMOS管M8，其中NMOS管M5、M6和PMOS管M8共栅极并接第二迟滞反相器输入端，NMOS管M5和M7共漏极并连接M6的源极，PMOS管M8和NMOS管M6共漏极连同M7的栅极共同接第二迟滞反相器输出端，所述NMOS管M5、M7源极接逻辑电源负极，PMOS管M8源极接逻辑电源正极。

7.根据权利要求1所述的一种电荷泵调节电路，其特征在于，还包括压控振荡器，所述压控振荡器输入端接所述分压比较电路的比较输出端，用于根据分压比较电路输出的比较结果调节时钟产生电路输出的时钟信号频率。

8.根据权利要求1所述的一种电荷泵调节电路，其特征在于，所述控制模块电路包括第七反相器和锁存器，所述第七反相器输入端和输出端分别与分压比较电路的比较输出端和锁存器R端连接，所述锁存器输出端为所述控制信号输出节点；

9.一种存储器，其特征在于，包括：成阵列设置的存储单元、电荷泵以及权利要求1-8任一项所述的电荷泵调节电路，所述电荷泵通过电荷泵调节电路提供所述存储单元所需的编程或擦除电压。