JPH01311610A - 可変リアクタンス回路 - Google Patents
可変リアクタンス回路Info
- Publication number
- JPH01311610A JPH01311610A JP63143021A JP14302188A JPH01311610A JP H01311610 A JPH01311610 A JP H01311610A JP 63143021 A JP63143021 A JP 63143021A JP 14302188 A JP14302188 A JP 14302188A JP H01311610 A JPH01311610 A JP H01311610A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- variable
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 239000006185 dispersion Substances 0.000 abstract 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は可変リアクタンス回路に関するもので、特にコ
ンデンサやコイル等の基本リアクタンス素子に基き負の
所定値から正の所定値迄変化する等価リアクタンスを発
生させることの出来る可変リアクタンス回路に関するも
のである。
ンデンサやコイル等の基本リアクタンス素子に基き負の
所定値から正の所定値迄変化する等価リアクタンスを発
生させることの出来る可変リアクタンス回路に関するも
のである。
従来、この種の可変リアクタンス回路としては特開昭5
9−57515号公報に記載されている可変リアクタン
ス回路がある。第4図にその回路を示す。トランジスタ
20,21,23,24、容量25、抵抗26、電流源
22によって構成される第1の増幅回路は、正の等価リ
アクタンスとして動作し、トランジスタ27,28,3
0゜31、容量32、抵抗33、電流源29によって構
成される第2の増幅回路は負の等価リアクタンスとして
動作し、出力端子OUTには前記第1及び第2の増幅回
路の出力端が接続されている。第1の増幅回路は、トラ
ンジスタ20.トランジスタ21のエミッターが共通に
接続されており、さらにトランジスタ20.トランジス
タ21の共通エミッタに可変電流源22が接続されてお
り、トランジスタ20とトランジスタ21のコレクタに
それぞれトランジスタ23とトランジスタ24のコレク
タが接続され、トランジスタ23と24とで第1のカレ
ントミラー回路が構成されている。
9−57515号公報に記載されている可変リアクタン
ス回路がある。第4図にその回路を示す。トランジスタ
20,21,23,24、容量25、抵抗26、電流源
22によって構成される第1の増幅回路は、正の等価リ
アクタンスとして動作し、トランジスタ27,28,3
0゜31、容量32、抵抗33、電流源29によって構
成される第2の増幅回路は負の等価リアクタンスとして
動作し、出力端子OUTには前記第1及び第2の増幅回
路の出力端が接続されている。第1の増幅回路は、トラ
ンジスタ20.トランジスタ21のエミッターが共通に
接続されており、さらにトランジスタ20.トランジス
タ21の共通エミッタに可変電流源22が接続されてお
り、トランジスタ20とトランジスタ21のコレクタに
それぞれトランジスタ23とトランジスタ24のコレク
タが接続され、トランジスタ23と24とで第1のカレ
ントミラー回路が構成されている。
また、トランジスタ20のコレクタ・ベース間にコンデ
ンサ25とトランジスタ20及びトランジスタ210ベ
ース間に抵抗26が接続されている。
ンサ25とトランジスタ20及びトランジスタ210ベ
ース間に抵抗26が接続されている。
第2増幅回路は、トランジスタ27.トランジスタ28
のエミッターが共通に接続されており、さらにトランジ
スタ27.トランジスタ28の共通エミッタに可変電流
源29が接続されており、トランジスタ27及びトラン
ジスタ28のコレクタにそれぞれトランジスタ30とト
ランジスタ31のコレクタが接続され、トランジスタ3
0と31とで第2のカレントミラー回路を構成している
。
のエミッターが共通に接続されており、さらにトランジ
スタ27.トランジスタ28の共通エミッタに可変電流
源29が接続されており、トランジスタ27及びトラン
ジスタ28のコレクタにそれぞれトランジスタ30とト
ランジスタ31のコレクタが接続され、トランジスタ3
0と31とで第2のカレントミラー回路を構成している
。
トランジスタ27のコレクタと、トランジスタ28のベ
ースとの間にコンデンサ32とトランジスタ27及びト
ランジスタ280ベース間に抵抗33が接続されている
。つまり第1の増幅回路と第2の増幅回路とでは、逆の
帰還がなされている。
ースとの間にコンデンサ32とトランジスタ27及びト
ランジスタ280ベース間に抵抗33が接続されている
。つまり第1の増幅回路と第2の増幅回路とでは、逆の
帰還がなされている。
いま、第1の増幅回路について可変電流源22に流れる
電流を工1、可変電流源29 流れる電流な0、出力端
子0TJTの電圧を80、コンデンサ25に流れる電流
を11とすれば、前記出力電圧e。と電流11とは90
度の位相差を持つことになり、前記出力電圧e0に対し
位相が90度ずれた電流11がコンデンサ25から抵抗
26に流れる。その時トランジスタ20のベース電圧e
1は(1)式 %式%(1) (但し、Rは抵抗26の抵抗値) トナリ、またコンデンサ25に流れる電流11は、i (但し、Cはコンデンサ25の容量値、ωは角周波数)
となる。
電流を工1、可変電流源29 流れる電流な0、出力端
子0TJTの電圧を80、コンデンサ25に流れる電流
を11とすれば、前記出力電圧e。と電流11とは90
度の位相差を持つことになり、前記出力電圧e0に対し
位相が90度ずれた電流11がコンデンサ25から抵抗
26に流れる。その時トランジスタ20のベース電圧e
1は(1)式 %式%(1) (但し、Rは抵抗26の抵抗値) トナリ、またコンデンサ25に流れる電流11は、i (但し、Cはコンデンサ25の容量値、ωは角周波数)
となる。
また出力端子OUTに流入する電流12は、i 2=
e t−g m+i 1−=(3)(但し、gmは前記
第1の差動の相互コンダクタンス)となりトランジスタ
20のコレクタ電流i、(=e1・gm)がコンデンサ
25に流れる電流11よりも充分大きい場合は、 i 2 : e + °g m −
°°°(3)’となる。尚トランジスタ20のコレクタ
電流i3の位相はコンデンサ25に流れる電流11の位
相に等しい。従って(1)式及び(2)式及び(3)′
式から出力端子OUTに流入する電流12は 8 ^ となり、これは出力端子OUTから見た場合、第4図の
回路が第5図に示す如く、抵抗値が−の抵抗m 35と、容量36とから成る直列回路に等価変換される
ことを示している。そして−が十分小さgm いと仮定すれば第4図の回路は等価容量がR−C・gm
のコンデンサであると見なすことができる。
e t−g m+i 1−=(3)(但し、gmは前記
第1の差動の相互コンダクタンス)となりトランジスタ
20のコレクタ電流i、(=e1・gm)がコンデンサ
25に流れる電流11よりも充分大きい場合は、 i 2 : e + °g m −
°°°(3)’となる。尚トランジスタ20のコレクタ
電流i3の位相はコンデンサ25に流れる電流11の位
相に等しい。従って(1)式及び(2)式及び(3)′
式から出力端子OUTに流入する電流12は 8 ^ となり、これは出力端子OUTから見た場合、第4図の
回路が第5図に示す如く、抵抗値が−の抵抗m 35と、容量36とから成る直列回路に等価変換される
ことを示している。そして−が十分小さgm いと仮定すれば第4図の回路は等価容量がR−C・gm
のコンデンサであると見なすことができる。
相互コンダクタンスgmは可変電流源22に流れる電流
工、と比例する為、第1の増幅回路における等価容量は
可変電流源22と比例関係となり、可変電流源22の電
流値により0から正の所定個迄変化する等価容量を発生
させることができる。
工、と比例する為、第1の増幅回路における等価容量は
可変電流源22と比例関係となり、可変電流源22の電
流値により0から正の所定個迄変化する等価容量を発生
させることができる。
逆に第2の増幅回路においては、第1の増幅回路とは逆
の帰還がなされているため負の等価容量を発生させるこ
とができる。すなわち可変電流源22に流れる電流な0
、可変電流源29に流れる電流を■2、コンデンサ32
に流れる電流を14とすれば、トランジスタ28のベー
ス電圧e、はe、=R−14・・・・・・(5) (但し、R:抵抗33の抵抗値) となり、コンデンサ32に流れる電流i4はe ロ (但し、C:コンデンサ32の容量値)となる。また出
力端子OUTにおける電流i、は1s=es・gm+
i 4 ・・・・・・(7)(但し、gmは
前記第2の差動の相互コンダクタンス)となりトランジ
スタ27のコレクタ電流(−8゜・gm)がコンデンサ
32に流れる電流i4よりも十分大の場合は is” e3”gm= R−i4・gm −−
(7)’となる。(7)′式からトランジスタ27のコ
レクタ電流の位相はコンデンサ32に流れる電流i4の
位相と逆相になる。よって、 h となり、これは出力端子OUTから見た場合、第4図の
回路が、抵抗値がm1の抵抗と、容量が5m −R−C,gmのコンデンサから成る直列回路に等価変
換されることを示している。そして−一を小m と仮定すれば第4図の回路は等価容量が−R−C・gm
のコンデンサであると見なすことができる。
の帰還がなされているため負の等価容量を発生させるこ
とができる。すなわち可変電流源22に流れる電流な0
、可変電流源29に流れる電流を■2、コンデンサ32
に流れる電流を14とすれば、トランジスタ28のベー
ス電圧e、はe、=R−14・・・・・・(5) (但し、R:抵抗33の抵抗値) となり、コンデンサ32に流れる電流i4はe ロ (但し、C:コンデンサ32の容量値)となる。また出
力端子OUTにおける電流i、は1s=es・gm+
i 4 ・・・・・・(7)(但し、gmは
前記第2の差動の相互コンダクタンス)となりトランジ
スタ27のコレクタ電流(−8゜・gm)がコンデンサ
32に流れる電流i4よりも十分大の場合は is” e3”gm= R−i4・gm −−
(7)’となる。(7)′式からトランジスタ27のコ
レクタ電流の位相はコンデンサ32に流れる電流i4の
位相と逆相になる。よって、 h となり、これは出力端子OUTから見た場合、第4図の
回路が、抵抗値がm1の抵抗と、容量が5m −R−C,gmのコンデンサから成る直列回路に等価変
換されることを示している。そして−一を小m と仮定すれば第4図の回路は等価容量が−R−C・gm
のコンデンサであると見なすことができる。
相互コンダクタンスgmは可変電流源29に流れる電流
と比例する為、第2の増幅回路における等価容合は可変
電流源29と比例関係となり、可変電流源29の電流値
によりOから負の所定値迄変化する等価容量を発生させ
ることができる。
と比例する為、第2の増幅回路における等価容合は可変
電流源29と比例関係となり、可変電流源29の電流値
によりOから負の所定値迄変化する等価容量を発生させ
ることができる。
以上のことより可変電流源22と可変電流源29の電流
値を制御すれば、出力端子OUTから見た等価容量は負
の容量成分から正の容量成分まで可変できる。
値を制御すれば、出力端子OUTから見た等価容量は負
の容量成分から正の容量成分まで可変できる。
前述した従来の可変リアクタンス回路においては、(4
)、 (8)式よりわかるように可変リアクタンス範囲
は容量値のみならず、抵抗値、電流値でも決まってしま
う為、希望の可変範囲の設定が困難であり、さらにその
バラツキ範囲も容量値のバラツキのみでなく抵抗値、電
流値のバラツキも関係し、大きいものとなってしまう欠
点がある。
)、 (8)式よりわかるように可変リアクタンス範囲
は容量値のみならず、抵抗値、電流値でも決まってしま
う為、希望の可変範囲の設定が困難であり、さらにその
バラツキ範囲も容量値のバラツキのみでなく抵抗値、電
流値のバラツキも関係し、大きいものとなってしまう欠
点がある。
本発明の可変リアクタンス回路は、第1のトランジスタ
のエミッタと第2のトランジスタのエミッタの間に接続
された容量と、該第1のトランジスタのエミッタに接続
された第1の電流源と、該2のトランジスタのエミッタ
に接続された第2の電流源と、該第1のトランジスタの
ベースに接続されたバイアス電圧源と、第1のトランジ
スタのコレクタに接続された第1の帰還量可変回路と、
第2のトランジスタのコレクタに接続された第2の帰還
量可変回路とを有し、該第1の帰還量可変回路の一方の
出力と該第2の帰還量可変回路の一方の出力が接続され
て第1の出力端を形成し、該第1の帰還量可変回路の他
方の出力と該第2の帰還量可変回路の他方の出力が接続
されて第2の出力端を形成し、該第1の出力端に流れる
電流と該第2の出力端に流れる電流との差が前記第2の
トランジスタのベースに帰還されるとともに出力端子が
接続され、前記第1および第2の帰還量可変回路の帰還
量を制御することにより、前記出力端子から見た等価リ
アクタンスが負の所定値から正の所定値迄変化するよう
にしたことを特徴とする。
のエミッタと第2のトランジスタのエミッタの間に接続
された容量と、該第1のトランジスタのエミッタに接続
された第1の電流源と、該2のトランジスタのエミッタ
に接続された第2の電流源と、該第1のトランジスタの
ベースに接続されたバイアス電圧源と、第1のトランジ
スタのコレクタに接続された第1の帰還量可変回路と、
第2のトランジスタのコレクタに接続された第2の帰還
量可変回路とを有し、該第1の帰還量可変回路の一方の
出力と該第2の帰還量可変回路の一方の出力が接続され
て第1の出力端を形成し、該第1の帰還量可変回路の他
方の出力と該第2の帰還量可変回路の他方の出力が接続
されて第2の出力端を形成し、該第1の出力端に流れる
電流と該第2の出力端に流れる電流との差が前記第2の
トランジスタのベースに帰還されるとともに出力端子が
接続され、前記第1および第2の帰還量可変回路の帰還
量を制御することにより、前記出力端子から見た等価リ
アクタンスが負の所定値から正の所定値迄変化するよう
にしたことを特徴とする。
第1図は本発明の一実施例を示す。回路はトランジスタ
1.トランジスタ2との差動回路と、トランジスタ3.
トランジスタ4との差動回路と、トランジスタ5.トラ
ンジスタ6との差動回路により双差動増幅器を構成し、
トランジスタ2と3のベース端と、トランジスタ1と4
のベース端にはそれぞれ制御端子10.11が接続され
ている。
1.トランジスタ2との差動回路と、トランジスタ3.
トランジスタ4との差動回路と、トランジスタ5.トラ
ンジスタ6との差動回路により双差動増幅器を構成し、
トランジスタ2と3のベース端と、トランジスタ1と4
のベース端にはそれぞれ制御端子10.11が接続され
ている。
トランジスタ5.トランジスタ6のエミッタ間に容量7
を有し、さらにトランジスタ5.トランジスタ6のエミ
ッタにはそれぞれ定電流源8,9が接続されている。太
差動増幅器の出力であるトランジスタ1とトランジスタ
3のコレクタと、トランジスタ2とトランジスタ4のコ
レクタは共通接続され、さらにカレントミラー構成のト
ランジスタ12.トランジスタ13.カレントミラー構
成のトランジスタ14.トランジスタ15.カレントミ
ラー構成のトランジスタ16.トランジスタ17により
トランジスタ6のベースに帰還されている。このトラン
ジスタ60ベースが可変リアクタンス回路の出力端子O
UTとなる。
を有し、さらにトランジスタ5.トランジスタ6のエミ
ッタにはそれぞれ定電流源8,9が接続されている。太
差動増幅器の出力であるトランジスタ1とトランジスタ
3のコレクタと、トランジスタ2とトランジスタ4のコ
レクタは共通接続され、さらにカレントミラー構成のト
ランジスタ12.トランジスタ13.カレントミラー構
成のトランジスタ14.トランジスタ15.カレントミ
ラー構成のトランジスタ16.トランジスタ17により
トランジスタ6のベースに帰還されている。このトラン
ジスタ60ベースが可変リアクタンス回路の出力端子O
UTとなる。
次にこの回路動作を説明する。制御端子10の電位が制
御端子11に比べて高い時、つまりl・ラソジスタ1.
トランジスタ4に電流が流れなくなる方向に制御した場
合、出力端子OUTからみた可変リアクタンス回路の等
価容量は正の容量成分となり、トランジスタ1.トラン
ジスタ4の電流をまったく流さない時が最大制御量とな
る。その時、第1図の可変リアクタンス回路動作は第2
図の動作と等価となる。そこで第1図の可変リアクタン
ス回路の正の容量成分の最大制御量を第2図により説明
する。第2図において端子OUTからみたインピーダン
スZ1は(9)式となる。
御端子11に比べて高い時、つまりl・ラソジスタ1.
トランジスタ4に電流が流れなくなる方向に制御した場
合、出力端子OUTからみた可変リアクタンス回路の等
価容量は正の容量成分となり、トランジスタ1.トラン
ジスタ4の電流をまったく流さない時が最大制御量とな
る。その時、第1図の可変リアクタンス回路動作は第2
図の動作と等価となる。そこで第1図の可変リアクタン
ス回路の正の容量成分の最大制御量を第2図により説明
する。第2図において端子OUTからみたインピーダン
スZ1は(9)式となる。
第1図においてはダブルエンド出力をカレントミラー回
路により合成して出力端子OUTに帰還させている為出
力端子OUTのインピーダンス2はZlの半分となる。
路により合成して出力端子OUTに帰還させている為出
力端子OUTのインピーダンス2はZlの半分となる。
つまり(If)式となる。
’1’ 1
z2 ” ”−4ah−5−””””00)式より
第】図における可変リアクタンス回路の正の容量成分は
回路容量7の容量値の2倍まで可変することができる。
第】図における可変リアクタンス回路の正の容量成分は
回路容量7の容量値の2倍まで可変することができる。
逆に第1図において、制御端子11の電位が制御端子l
Oに比べて高い時、つまりトランジスタ2、トランジス
タ3に電流が流れなくなる方向に制御した場合、出力端
子OUTからへた可変リアクタンス回路のインピーダン
スは負の容量成分となりトランジスタ2.トランジスタ
3に電流をまったく流さない時が最大制御量となる。そ
の時、第1図の可変リアクタンス回路動作は第3図の動
作と等価となる。そこで第1図の可変リアクタンス回路
の負の容量成分の最大制御量を第3図により説明する。
Oに比べて高い時、つまりトランジスタ2、トランジス
タ3に電流が流れなくなる方向に制御した場合、出力端
子OUTからへた可変リアクタンス回路のインピーダン
スは負の容量成分となりトランジスタ2.トランジスタ
3に電流をまったく流さない時が最大制御量となる。そ
の時、第1図の可変リアクタンス回路動作は第3図の動
作と等価となる。そこで第1図の可変リアクタンス回路
の負の容量成分の最大制御量を第3図により説明する。
第3図において端子OUTからみたインピーダンスz2
は01)式となる。
は01)式となる。
iz −gmVt jωC
第1図においては、ダブルエンド出力をカレントミラー
回路により合成して出力端子OUTに帰還させている為
、出力端子OUTのインピーダンス2はZ2の半分とな
る。つまり、 ゛ 1 ° −二旦一 ・・・・・・Q21””
2 Xz2 jω2c となる。
回路により合成して出力端子OUTに帰還させている為
、出力端子OUTのインピーダンス2はZ2の半分とな
る。つまり、 ゛ 1 ° −二旦一 ・・・・・・Q21””
2 Xz2 jω2c となる。
0の式より第1図における可変リアクタンス回路の負の
容量成分は、回路容量7の容量値の2倍まで可変するこ
とができる。
容量成分は、回路容量7の容量値の2倍まで可変するこ
とができる。
以上のことより第1図において制御端子10゜11の電
位差を制御することにより出力端子OUTの容量成分を
一20≦州力端子OUTの容量成分)≦20まで可変す
ることができる。
位差を制御することにより出力端子OUTの容量成分を
一20≦州力端子OUTの容量成分)≦20まで可変す
ることができる。
以上説明したように本発明の可変リアクタンス回路は、
可変範囲が容量のみで設定できる為希望の可変範囲を容
易に設定できる。さらにバラツキを考えた場合、容量の
みがバラツキ要因となり他の素子のバラツキによる影響
を抑えることができる。
可変範囲が容量のみで設定できる為希望の可変範囲を容
易に設定できる。さらにバラツキを考えた場合、容量の
みがバラツキ要因となり他の素子のバラツキによる影響
を抑えることができる。
第1図は本発明の一実施例を示す可変リアクタンス回路
、第2図は第1図に示した可変リアクタンス回路の正の
容量成分の等価回路、第3図は第1図に示した可変リア
クタンス回路の負の容量成分の等価回路、第4図は従来
の可変リアクタンス回路、第5図は第4図に示した可変
リアクタンス回路の等価回路である。 1〜6,20,21,27.28・・・・・・差動増幅
器用トランジスタ、7,25.32・・・・・・容!、
8.9・・・・・・定電流源、10.11・・・・・・
制御端子、12〜17,23,24,30,31・・・
・・・カレントミラー回路用トランジスタ、18.34
・・・・・・定電圧源、22.29・・・・・・可変電
流源、26.33・・・・・・抵抗、35・・・・・・
等価抵抗、36・・・・・・等価容量。 代理人 弁理士 内 原 音 ′fJ1図 万2面 第3図
、第2図は第1図に示した可変リアクタンス回路の正の
容量成分の等価回路、第3図は第1図に示した可変リア
クタンス回路の負の容量成分の等価回路、第4図は従来
の可変リアクタンス回路、第5図は第4図に示した可変
リアクタンス回路の等価回路である。 1〜6,20,21,27.28・・・・・・差動増幅
器用トランジスタ、7,25.32・・・・・・容!、
8.9・・・・・・定電流源、10.11・・・・・・
制御端子、12〜17,23,24,30,31・・・
・・・カレントミラー回路用トランジスタ、18.34
・・・・・・定電圧源、22.29・・・・・・可変電
流源、26.33・・・・・・抵抗、35・・・・・・
等価抵抗、36・・・・・・等価容量。 代理人 弁理士 内 原 音 ′fJ1図 万2面 第3図
Claims (1)
- 第1のトランジスタのエミッタと第2のトランジスタ
のエミッタの間に接続された容量と、該第1のトランジ
スタのエミッタに接続された第1の電流源と、該第2の
トランジスタのエミッタに接続された第2の電流源と、
該第1のトランジスタのベースに接続されたバイアス電
圧源と、第1のトランジスタのコレクタに接続された第
1の帰還量可変回路と、第2のトランジスタのコレクタ
に接続された第2の帰還量可変回路とを有し、該第1の
帰還可変回路の一方の出力と該第2の帰還量可変回路の
一方の出力が接続されて第1の出力端を形成し、該第1
の帰還量可変回路の他方の出力と該第2の帰還量可変回
路の他方の出力が接続されて第2の出力端を形成し、該
第1の出力端に流れる電流と該第2の出力端に流れる電
流との差が前記第2のトランジスタのベースに帰還され
るとともに出力端子が接続され、前記第1および第2の
帰還量可変回路の帰還量を制御することにより、前記出
力端子から見た等価リアクタンスが負の所定値から正の
所定値迄変化するようにしたことを特徴とする可変リア
クタンス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143021A JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143021A JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01311610A true JPH01311610A (ja) | 1989-12-15 |
JP2901248B2 JP2901248B2 (ja) | 1999-06-07 |
Family
ID=15329079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63143021A Expired - Fee Related JP2901248B2 (ja) | 1988-06-09 | 1988-06-09 | 可変リアクタンス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2901248B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321659A (en) * | 1990-03-30 | 1994-06-14 | Fujitsu Limited | Signal amplifier circuit and semiconductor memory device using the same |
-
1988
- 1988-06-09 JP JP63143021A patent/JP2901248B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321659A (en) * | 1990-03-30 | 1994-06-14 | Fujitsu Limited | Signal amplifier circuit and semiconductor memory device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2901248B2 (ja) | 1999-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6155806B2 (ja) | ||
JPS644364B2 (ja) | ||
KR100195682B1 (ko) | 자이레이터 회로를 사용한 접지형 인덕턴스 회로 | |
JPH02174414A (ja) | 半導体集積回路装置 | |
JPH0414526B2 (ja) | ||
JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
JPH01311610A (ja) | 可変リアクタンス回路 | |
JPH06244655A (ja) | 2次同調可能な能動フィルタのための安定化回路およびその方法 | |
JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
JP3129071B2 (ja) | 電圧制御増幅器 | |
JP2841563B2 (ja) | 可変インピーダンス回路 | |
JPS6218089B2 (ja) | ||
JPH03154418A (ja) | 状態変数回路 | |
JP2834018B2 (ja) | アクティブフィルタ | |
JPH0821831B2 (ja) | 積分回路 | |
JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
JP2507010B2 (ja) | フィルタ回路 | |
EP0397945B1 (en) | Variable impedance circuit | |
JP3148469B2 (ja) | フィルタ回路 | |
JPH0154884B2 (ja) | ||
JPH0317464Y2 (ja) | ||
JPS61120513A (ja) | バイクワツド型定電流アクテイブフイルタ | |
JPH0125249B2 (ja) | ||
JPS5924469B2 (ja) | 電圧−電流変換回路 | |
JPS59171822A (ja) | 温度検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |