JPH06165507A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH06165507A JPH06165507A JP4137866A JP13786692A JPH06165507A JP H06165507 A JPH06165507 A JP H06165507A JP 4137866 A JP4137866 A JP 4137866A JP 13786692 A JP13786692 A JP 13786692A JP H06165507 A JPH06165507 A JP H06165507A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- signal source
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
トにすること。 【構成】 この整流回路は、交流信号源(OSC)と直
流基準電源(Vref )の接続点と交流信号源の残りの端
子を、カレントミラー段に接続された差動入力段を構成
する各制御トランジスタ(Q13,Q16)の入力端に
それぞれ接続し、さらにこれらの制御トランジスタの出
力側に抵抗(R2)を架け渡して差動増幅段を構成する
制御トランジスタのひとつ(Q16)の出力側から整流
された出力を得るようにする。
Description
は、たとえば図4のような構成である。図4において、
Vref は直流基準電源、OSCはピーク電圧V1の
交流信号源、Q1ないしQ6はトランジスタ、D1はダ
イオード、AP1は増幅器、R1は抵抗、IS1,IS
2は電流源、AMは電流計である。
は、トランジスタQ1,Q3のエミッタ電位を基準電圧
Vref に設定する機能を有する。基準電圧Vref
上で変化するピーク電圧V1の交流信号は、R1によ
り電流に変化されてトランジスタQ1またはQ3の出力
電流の変化として後段に伝えられ、トランジスタQ5の
コレクタ電流として図に示されるようにピーク電流がV
1/Rの全波整流波形として取り出されるようになって
いる。
うな構成では、整流器の入力インピーダンスはR1とな
り、出力インピーダンスの高い信号源では、電圧の低下
を招く可能性がある。また、トランジスタQ1,Q3の
エミッタ電圧を一定に保つ増幅器AP1が必要になり、
部品点数が多く、コストもこれ以上低減できない構造と
なっている。
るために、本発明では、交流信号源と直流基準電源の接
続点と交流信号源の残りの端子を、カレントミラー段に
接続された差動入力段を構成する各制御トランジスタの
入力端にそれぞれ接続し、さらにこれらの制御トランジ
スタのエミッタ間に抵抗を架け渡して差動増幅段を構成
する制御トランジスタのひとつの出力側から整流された
出力を得るようにしたことを特徴とする整流回路が提供
される。
することがなくなり、部品点数を減少して、従来よりも
低コストにすることができる。
示し、同図において、図4と同じものあるいは同じ機能
を有するものは、同符号を用いて示してある。
ンジスタ、IS3は電流源である。そして、トランジス
タQ11,Q14,Q17は、カレントミラー段を構成
し、トランジスタQ13,Q16は、差動入力段を構成
し、トランジスタQ12,Q15は、負荷段を構成し、
トランジスタQ18,Q19は、出力段をそれぞれを構
成している。この場合、負荷段を構成するトランジスタ
Q12のベース、コレクタとトランジスタQ15のベー
スとは共通接続されるとともに、トランジスタQ13の
コレクタとも接続されている。また、カレントミラー段
のトランジスタQ14とQ17のベースは、共通に接続
され、電流源IS3およびトランジスタQ11のベー
ス、コレクタに接続されている。このような構成におい
て、図4と基本的に異なる点は、交流信号源OSCと直
流電源Vref との接続点P1を差動入力段を構成す
る制御トランジスタQ13のベースに接続し、交流信号
源OSCの他端P2を差動入力段を構成する制御トラン
ジスタQ16のベースに接続するとともに、制御トラン
ジスタQ16の出力側(コレクタ側)から出力段を構成
する出力電流制御トランジスタ対Q18,Q19の共通
入力端に制御信号を供給するようにし、さらに差動入力
段を構成する両制御トランジスタQ13,Q16のエミ
ッタ側、すなわち、トランジスタQ13のエミッタとト
ランジスタQ14のコレクタとの接続点と、トランジス
タQ16のエミッタとトランジスタQ17のコレクタと
の接続点との間に、抵抗R2を架け渡すように構成した
ことにある。
のものは、高インピーダンス素子として作用し、交流信
号源OSCから図に示されるようなピーク値V1の交流
信号が差動入力段に供給されると、差動入力段を構成す
る制御トランジスタQ13,Q16のエミッタ側に架け
渡された抵抗R2を流れる電流をV1/R2とすること
ができ、トランジスタQ19の出力側に、図示されるよ
うなピーク値が(V1/R2)*2の半波整流出力波形
を得ることができる。
力は、半波整流であるが回路構成は、従来よりも部品点
数も少なく簡単であり、低コストの整流回路とすること
ができる。また、このような簡単な回路構成でも入力イ
ンピーダンスを高くすることができるため、出力インピ
ーダンスの多少高い信号源でも精度よく整流することが
できる等の効果を奏する。
る。同図において、図2と異なる点は、差動入力段を構
成するトランジスタQ13の入力側にトランジスタQ2
1を配置してダーリントン構造にしたものである。この
ようにすれば、差動入力段の入力インピーダンスをさら
に高めることができる。
し、差動入力段の両制御トランジスタQ13,Q16の
入力側に増幅器AP2,AP3を追加したものである。
このようにしてもカレントミラー構造の入力インピーダ
ンスをさらに高めることができる。
のものを示したが、NPNトランジスタとPNPトラン
ジスタを入れ換えてPNP入力段の回路を用いても同様
の動作をさせることができる。NPN入力は、Vref
が高めのとき有効であり、PNP入力は、Vref
が低めのとき有効である。
路を用いれば、回路構成を従来よりも簡単にすることが
でき、部品点数も少なく、低コストにすることができ
る。また、入力インピーダンスを高く取ることができ
る、出力インピーダンスが少々高い信号源でも精度よく
整流できることになる。
である。
ある。
ある。
Claims (1)
- 【請求項1】 交流信号源と直流基準電源の接続点と交
流信号源の残りの端子を、カレントミラー段に接続され
た差動入力段を構成する各トランジスタのベースにそれ
ぞれ接続し、さらにこれらのトランジスタのエミッタ側
に抵抗を架け渡して差動増幅段を構成するトランジスタ
のひとつの出力側から整流された出力を得るようにした
ことを特徴とする整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13786692A JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13786692A JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06165507A true JPH06165507A (ja) | 1994-06-10 |
JP3221058B2 JP3221058B2 (ja) | 2001-10-22 |
Family
ID=15208568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13786692A Expired - Lifetime JP3221058B2 (ja) | 1992-04-30 | 1992-04-30 | 整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3221058B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525397B2 (en) | 2011-03-29 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising acoustic reflector, frame and collar |
-
1992
- 1992-04-30 JP JP13786692A patent/JP3221058B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525397B2 (en) | 2011-03-29 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising acoustic reflector, frame and collar |
Also Published As
Publication number | Publication date |
---|---|
JP3221058B2 (ja) | 2001-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840632B2 (ja) | 全波整流回路 | |
US4808907A (en) | Current regulator and method | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US4063147A (en) | Stabilized power supply circuit | |
US4501933A (en) | Transistor bridge voltage rectifier circuit | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP3221058B2 (ja) | 整流回路 | |
JP2533201B2 (ja) | Am検波回路 | |
US4573019A (en) | Current mirror circuit | |
JP3682122B2 (ja) | 全波整流回路 | |
JP2789926B2 (ja) | 全波整流回路 | |
US4933578A (en) | Voltage follower circuit | |
JPS6333726B2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
JPH0216112B2 (ja) | ||
JP2517667B2 (ja) | 整流回路 | |
JPH0753297Y2 (ja) | 差動増幅回路 | |
JPH05343933A (ja) | 電圧電流変換回路 | |
JPS6121857Y2 (ja) | ||
JPH0528809Y2 (ja) | ||
JPH0138979Y2 (ja) | ||
KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
JPS6244574Y2 (ja) | ||
JPH10161757A (ja) | シリーズパス・レギュレータ回路 | |
JPH07336161A (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |