JPH06101533B2 - 基板バイアス発生回路 - Google Patents
基板バイアス発生回路Info
- Publication number
- JPH06101533B2 JPH06101533B2 JP60018901A JP1890185A JPH06101533B2 JP H06101533 B2 JPH06101533 B2 JP H06101533B2 JP 60018901 A JP60018901 A JP 60018901A JP 1890185 A JP1890185 A JP 1890185A JP H06101533 B2 JPH06101533 B2 JP H06101533B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- transistor
- voltage
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板バイアス発生回路に係り、特に負電圧のバ
イアス電圧を発生する基板バイアス発生回路に関するも
のである。
イアス電圧を発生する基板バイアス発生回路に関するも
のである。
半導体集積回路では、基板にバイアスをかけると多くの
利点が生ずる。例えば、Ｐ型基板の場合には、基板に負
電圧をかけることが多い。また、最近では、半導体集積
回路を単一の外部電源、例えば、＋5Vで動作させる傾向
にあり、したがつて、上記負電圧を発生させる手段を内
部に備えている。
利点が生ずる。例えば、Ｐ型基板の場合には、基板に負
電圧をかけることが多い。また、最近では、半導体集積
回路を単一の外部電源、例えば、＋5Vで動作させる傾向
にあり、したがつて、上記負電圧を発生させる手段を内
部に備えている。
このような負電圧のバイアス電圧を発生させる基板バイ
アス発生回路の一般的構成を第３図に示し説明すると、
図において、φおよびは発振器あるいはその他の方法
で内部発生させた矩形波であり、互いに相補の信号であ
る。Vccは電源電圧、VBBは基板電位（基板電圧）、Q1,Q
2・・・・・Q4はトランジスタ、CCPはコンデンサを示
す。そして、このコンデンサCCPとダイオード接続され
たトランジスタQ3,Q4によりバイアス発生回路BVOを構成
する。
アス発生回路の一般的構成を第３図に示し説明すると、
図において、φおよびは発振器あるいはその他の方法
で内部発生させた矩形波であり、互いに相補の信号であ
る。Vccは電源電圧、VBBは基板電位（基板電圧）、Q1,Q
2・・・・・Q4はトランジスタ、CCPはコンデンサを示
す。そして、このコンデンサCCPとダイオード接続され
たトランジスタQ3,Q4によりバイアス発生回路BVOを構成
する。
このように構成された回路において、まず、信号φが
“H",信号が“L"のときにはトランジスタQ1がオン、
トランジスタQ2がオフとなり、ノードN1は“H"となる。
これによりコンデンサCCPを通してトランジスタQ4はオ
ンとなり、コンデンサCCPは充電される。つぎに、信号
φが“L",信号がが“H"になると、トランジスタQ1が
オフ，トランジスタQ2がオンとなり、ノードN1は接地電
位となり、ノードN2の電位が下がる。そして、このノー
ドN2の電位が基板電位VBBよりトランジスタQ3の閾値電
圧だけ低い値よりも低くなると、トランジスタQ3がオン
し、基板に対して電子をポンプする。すなわち、基板電
位を下げる働きをする。
“H",信号が“L"のときにはトランジスタQ1がオン、
トランジスタQ2がオフとなり、ノードN1は“H"となる。
これによりコンデンサCCPを通してトランジスタQ4はオ
ンとなり、コンデンサCCPは充電される。つぎに、信号
φが“L",信号がが“H"になると、トランジスタQ1が
オフ，トランジスタQ2がオンとなり、ノードN1は接地電
位となり、ノードN2の電位が下がる。そして、このノー
ドN2の電位が基板電位VBBよりトランジスタQ3の閾値電
圧だけ低い値よりも低くなると、トランジスタQ3がオン
し、基板に対して電子をポンプする。すなわち、基板電
位を下げる働きをする。
上記説明より、基板電位VBBは、 VBB＝−（VCC−VTH） ・・・・・（１） なる電位となり、落ちつくことになる。ただし、VTHは
トランジスタQ1とトランジスタQ3の閾値電圧の和であ
る。
トランジスタQ1とトランジスタQ3の閾値電圧の和であ
る。
一般に、MOSダイナミツク型メモリなどにおいては、回
路中のMOS・FETのドレインからインパクトイオン化によ
り発生する正孔が存在し、これが前記のように、チヤー
ジポンプされた電子とうち消す点で、基板電位がきま
る。ここで、単位時間内に発生する正孔は、メモリ動作
周波数に比例する。すなわち、サイクルタイムが短かい
ほど多くなる。また、インパクトイオン化は電源電圧V
CCが高いほど激しい。
路中のMOS・FETのドレインからインパクトイオン化によ
り発生する正孔が存在し、これが前記のように、チヤー
ジポンプされた電子とうち消す点で、基板電位がきま
る。ここで、単位時間内に発生する正孔は、メモリ動作
周波数に比例する。すなわち、サイクルタイムが短かい
ほど多くなる。また、インパクトイオン化は電源電圧V
CCが高いほど激しい。
これらにより、実際の基板電圧は、横軸に電源電圧VCC
〔Ｖ〕，縦軸に基板電位（負バイアス電圧）VBB〔Ｖ〕
をとつて表わしたサイクルタイムの特性図である第４図
に示す特性のように、サイクルタイムに依存する。
〔Ｖ〕，縦軸に基板電位（負バイアス電圧）VBB〔Ｖ〕
をとつて表わしたサイクルタイムの特性図である第４図
に示す特性のように、サイクルタイムに依存する。
この第４図において、（イ）はサイクルタイムが100μ
ｓの特性を示したものであり、（ロ）はサイクルタイム
が１μｓの特性、（ハ）はサイクルタイムが200nsの特
性を示したものである。
ｓの特性を示したものであり、（ロ）はサイクルタイム
が１μｓの特性、（ハ）はサイクルタイムが200nsの特
性を示したものである。
この第４図に示す特性から明らかなように、例えば、電
源電圧VCC〔Ｖ〕＝5.5Vにしても、サイクルタイムによ
り図中のＡ点とＢ点のように基板電位VBB〔Ｖ〕が変化
し、したがつて、 トランジスタの閾値変化による回路の動作速度の変
化が生ずる。
源電圧VCC〔Ｖ〕＝5.5Vにしても、サイクルタイムによ
り図中のＡ点とＢ点のように基板電位VBB〔Ｖ〕が変化
し、したがつて、 トランジスタの閾値変化による回路の動作速度の変
化が生ずる。
ダイナミツク型メモリ素子では、基板とメモリセル
のストレージノードの結合によりストレージノードの電
位が変化し、メモリ誤動作の原因となる。
のストレージノードの結合によりストレージノードの電
位が変化し、メモリ誤動作の原因となる。
などの不都合を生ずる。
従来の基板バイアス発生回路は以上のように構成されて
いるので、サイクルタイムにより基板バイアスが変化
し、動作状態が異なるという問題点があつた。
いるので、サイクルタイムにより基板バイアスが変化
し、動作状態が異なるという問題点があつた。
本発明はかかる問題点を解決するためになされたもの
で、サイクルタイムに依存しない基板バイアス発生回路
を得ることを目的とする。
で、サイクルタイムに依存しない基板バイアス発生回路
を得ることを目的とする。
本発明に係る第１の出力端子が基板電位を与えるバイア
ス発生回路の出力端に接続されると共に第２の出力端子
が接地に接続されたクランプ用トランジスタからなるク
ランプ回路と、このクランプ回路のトランジスタの制御
端子にクランプ電圧を決めるための基準電圧を印加する
基準電圧発生回路とを備え、クランプ回路が基準電圧に
基づいて基板電位と接地電位との間の電位差をある一定
値以下に保つようにしたものである。
ス発生回路の出力端に接続されると共に第２の出力端子
が接地に接続されたクランプ用トランジスタからなるク
ランプ回路と、このクランプ回路のトランジスタの制御
端子にクランプ電圧を決めるための基準電圧を印加する
基準電圧発生回路とを備え、クランプ回路が基準電圧に
基づいて基板電位と接地電位との間の電位差をある一定
値以下に保つようにしたものである。
本発明においては、基板電圧をある値にクランプするク
ランプ・トランジスタのゲートにクランプ電圧をきめる
基準電圧を印加することにより、サイクルタイムに依存
しない基板電圧を得る。
ランプ・トランジスタのゲートにクランプ電圧をきめる
基準電圧を印加することにより、サイクルタイムに依存
しない基板電圧を得る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による基板バイアス発生回路の一実施例
を示す回路図である。
を示す回路図である。
この第１図において第３図と同一符号のものは相当部分
を示し、Q5は第１の出力端子であるソースがバイアス発
生回路BV0の出力端に接続されると共に、第２の出力端
子であるドレインが設置に接続されたクランプ用トラン
ジスタである。ＲおよびQ6-1〜Q6-nはバイアス発生回路
BVOの出力端と接地の間に直列接続された抵抗およびト
ランジスタで、これらは上記クランプ用トランジスタQ5
の制御端子であるゲートに基準電圧を印加するための基
準電圧発生回路RVOを構成している。
を示し、Q5は第１の出力端子であるソースがバイアス発
生回路BV0の出力端に接続されると共に、第２の出力端
子であるドレインが設置に接続されたクランプ用トラン
ジスタである。ＲおよびQ6-1〜Q6-nはバイアス発生回路
BVOの出力端と接地の間に直列接続された抵抗およびト
ランジスタで、これらは上記クランプ用トランジスタQ5
の制御端子であるゲートに基準電圧を印加するための基
準電圧発生回路RVOを構成している。
つぎにこの第１図に示す実施例の動作を第２図を参照し
て説明する。この第２図は横軸に電源電圧VCC〔Ｖ〕，
縦軸に基板電圧（基板電圧）VBB〔Ｖ〕をとつて表わし
たサイクルタイムの特性図である。
て説明する。この第２図は横軸に電源電圧VCC〔Ｖ〕，
縦軸に基板電圧（基板電圧）VBB〔Ｖ〕をとつて表わし
たサイクルタイムの特性図である。
まず、基準電圧発生回路RVOにおけるトランジスタQ6-1
〜Q6-nの閾値電圧の総和をVT1としてクランプ用トラン
ジスタQ5の閾値電圧をVT2とすると、基板電圧VBBが VBB−（VT1＋VT2） ・・・・・（２） になろうとすると、クランプ用トランジスタQ5がオンす
るので、結局、 VBB＝−（VT1＋VT2） ・・・・・（３） なる値に固定（クランプ）されることになる。
〜Q6-nの閾値電圧の総和をVT1としてクランプ用トラン
ジスタQ5の閾値電圧をVT2とすると、基板電圧VBBが VBB−（VT1＋VT2） ・・・・・（２） になろうとすると、クランプ用トランジスタQ5がオンす
るので、結局、 VBB＝−（VT1＋VT2） ・・・・・（３） なる値に固定（クランプ）されることになる。
この場合の基板電圧VBBの変化の態様を第２図に示す。
この第２図に示す特性から明らかなように、第４図に示
す従来例とは異なり、第２図のＣ点ではサイクルタイム
に依存しない基板電圧（基板電位）VBBが得られる。
す従来例とは異なり、第２図のＣ点ではサイクルタイム
に依存しない基板電圧（基板電位）VBBが得られる。
なお、この第２図ではVT1＋UT2＝3Vに設定した場合を示
している。そして、この第２図に示す特性のサイクルタ
イムは200ns〜100μｓである。
している。そして、この第２図に示す特性のサイクルタ
イムは200ns〜100μｓである。
したがつて、これにより、サイクルタイムが変化しても
基板バイアスは一定に保たれ、上記のような基板バイア
ス変化による回路の動作状態の変化あるいは回路の誤動
作はなくなる。
基板バイアスは一定に保たれ、上記のような基板バイア
ス変化による回路の動作状態の変化あるいは回路の誤動
作はなくなる。
また、本発明によれば、クランプ用トランジスタQ5のサ
イズ（電流駆動能力）が十分大きいならば、基準電圧発
生回路RVOにおけるトランジスタQ6-1〜Q6-nのサイズは
小さくしてよい。したがつて、この回路は、回路面積が
小さくでき、回路の高集積化に適することになる。
イズ（電流駆動能力）が十分大きいならば、基準電圧発
生回路RVOにおけるトランジスタQ6-1〜Q6-nのサイズは
小さくしてよい。したがつて、この回路は、回路面積が
小さくでき、回路の高集積化に適することになる。
なお、上記実施例では、基準電圧発生回路RVOとして、
トランジスタのダイオード直列接続と抵抗Ｒを直列に接
続した場合を例にとつて示したが、本発明はこれに限定
されるものではない。
トランジスタのダイオード直列接続と抵抗Ｒを直列に接
続した場合を例にとつて示したが、本発明はこれに限定
されるものではない。
以上説明したように、本発明によれば、複雑な手段を用
いることなく、基板バイアスをある値にクランプし、こ
のクランプ・トランジスタの制御電極にクランプ電圧を
決める基準電圧を印加するようにした簡単な構成によつ
て、サイクルタイムに依存しない基板バイアスが得ら
れ、回路動作がサイクルタイムに依存しなくなるので、
実用上の効果は極めて大である。
いることなく、基板バイアスをある値にクランプし、こ
のクランプ・トランジスタの制御電極にクランプ電圧を
決める基準電圧を印加するようにした簡単な構成によつ
て、サイクルタイムに依存しない基板バイアスが得ら
れ、回路動作がサイクルタイムに依存しなくなるので、
実用上の効果は極めて大である。
第１図は本発明による基板バイアス発生回路の一実施例
を示す回路図、第２図は第１図の動作説明に供するサイ
クルタイムの特性図、第３図は従来の基板バイアス発生
回路の一例を示す回路図、第４図は第３図の動作説明に
供するタイムサイクルの特性図である。 Q1〜Q5,Q6-1〜Q6-n……トランジスタ、CCP……コンデン
サ、Ｒ……抵抗、BVO……バイアス発生回路、RVO……基
準電圧発生回路。
を示す回路図、第２図は第１図の動作説明に供するサイ
クルタイムの特性図、第３図は従来の基板バイアス発生
回路の一例を示す回路図、第４図は第３図の動作説明に
供するタイムサイクルの特性図である。 Q1〜Q5,Q6-1〜Q6-n……トランジスタ、CCP……コンデン
サ、Ｒ……抵抗、BVO……バイアス発生回路、RVO……基
準電圧発生回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊野谷 正樹 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 堂阪 勝己 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 宮武 秀司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (1)
- 【請求項１】チヤージポンプ用キヤパシタおよびこれを
駆動するためのチヤージポンプ信号を得る手段を備えた
半導体装置用基板バイアス発生回路であって、第１の出
力端子が基板電位を与えるバイアス発生回路の出力端に
接続されると共に第２の出力端子が接地に接続されたク
ランプ用トランジスタからなるクランプ回路と、このク
ランプ回路のトランジスタの制御端子にクランプ電圧を
決めるための基準電圧を印加する基準電圧発生回路とを
備え、前記クランプ回路は基準電圧に基づいて基板電位
と接地電位との間の電位差をある一定値以下に保つこと
を特徴とする基板バイアス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018901A JPH06101533B2 (ja) | 1985-02-01 | 1985-02-01 | 基板バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018901A JPH06101533B2 (ja) | 1985-02-01 | 1985-02-01 | 基板バイアス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177766A JPS61177766A (ja) | 1986-08-09 |
| JPH06101533B2 true JPH06101533B2 (ja) | 1994-12-12 |
Family
ID=11984484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60018901A Expired - Lifetime JPH06101533B2 (ja) | 1985-02-01 | 1985-02-01 | 基板バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101533B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SK287958B6 (sk) * | 2000-06-23 | 2012-07-03 | Vesuvius Crucible Company | Continuous casting nozzle with pressure modulator |
-
1985
- 1985-02-01 JP JP60018901A patent/JPH06101533B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177766A (ja) | 1986-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2805991B2 (ja) | 基板バイアス発生回路 | |
| JP2652694B2 (ja) | 昇圧回路 | |
| JPH0347611B2 (ja) | ||
| EP0632456B1 (en) | Voltage generator circuit generating negative potential | |
| JPH051484B2 (ja) | ||
| US4731552A (en) | Boost signal generator with bootstrap means | |
| JP3494488B2 (ja) | 半導体装置 | |
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| US4628215A (en) | Drive circuit for substrate pump | |
| US6812774B2 (en) | Method and apparatus for generating a high voltage | |
| JPH06325569A (ja) | 半導体集積回路の中間電圧発生回路 | |
| JPH06101533B2 (ja) | 基板バイアス発生回路 | |
| JPH08205526A (ja) | 半導体集積回路の内部電圧昇圧回路 | |
| JP3190940B2 (ja) | 昇圧回路 | |
| JP2613579B2 (ja) | 集積半導体回路内の発生器回路 | |
| JPH0656719B2 (ja) | 半導体記憶装置 | |
| JP3145753B2 (ja) | 中間電位発生回路 | |
| JPH02273393A (ja) | 昇圧信号発生回路 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| JP2724218B2 (ja) | 半導体集積回路 | |
| JP3303761B2 (ja) | 昇圧回路 | |
| JPS5951750B2 (ja) | 基板バイアス発生回路 | |
| JPH09180459A (ja) | 半導体メモリ装置の電圧昇圧回路 | |
| JPH08195478A (ja) | 基板バイアス発生回路 | |
| JPH05726B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |