JP3791183B2 - リセット信号生成回路 - Google Patents
リセット信号生成回路 Download PDFInfo
- Publication number
- JP3791183B2 JP3791183B2 JP12765498A JP12765498A JP3791183B2 JP 3791183 B2 JP3791183 B2 JP 3791183B2 JP 12765498 A JP12765498 A JP 12765498A JP 12765498 A JP12765498 A JP 12765498A JP 3791183 B2 JP3791183 B2 JP 3791183B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- detection point
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はリセット信号生成回路に関し、電池の充電回路で電源の電圧低下を検出してリセット信号を生成するリセット信号生成回路に関する。
【０００２】
【従来の技術】
図３は従来のリセット信号生成回路の一例の回路構成図を示す。同図中、電圧シフト回路１１〜１６は同一構成であり、縦型接続されている。これらを構成するｐｎｐトランジスタＱ１とｎｐｎトランジスタＱ２のベース及びコレクタは共通接続され、ｐｎｐトランジスタＱ１のエミッタは電圧シフト回路１１では電源Ｖｃｃ（例えば電圧２４Ｖ）に接続され、電圧シフト回路１２〜１６では上段の電流制限用の抵抗Ｒ１の他端に接続されている。ｎｐｎトランジスタＱ２のエミッタは電流制限用の抵抗Ｒ１の一端に接続されており、抵抗Ｒ１の他端は電圧シフト回路１１〜１５では下段のｐｎｐトランジスタＱ１のエミッタに接続され、電圧シフト回路１６では接地されている。電圧シフト回路１１〜１６それぞれは電圧をシフトしている。
【０００３】
電源Ｖｃｃから５段目の電圧シフト回路１５のｐｎｐトランジスタＱ１のエミッタはｎｐｎトランジスタＱ３のベースに接続され、ｎｐｎトランジスタＱ３はコレクタを電源Ｖｃｃに接続され、エミッタをｎｐｎトランジスタＱ４のベースに接続されている。ｎｐｎトランジスタＱ４はコレクタを電源Ｖｃｃに接続され、エミッタを抵抗Ｒ２の一端に接続されている。抵抗Ｒ２，Ｒ３，Ｒ４は直列接続され、抵抗Ｒ４の他端は接地されている。抵抗Ｒ２，Ｒ３の接続点はコンパレータ１８の非反転入力端子に接続され、抵抗Ｒ３，Ｒ４の接続点はコンパレータ１８の反転入力端子に接続されている。コンパレータ１８の出力端子はｎｐｎトランジスタＱ７のベースに接続されている。
【０００４】
電圧シフト回路１１のｐｎｐトランジスタＱ１のベースはｐｎｐトランジスタＱ５，Ｑ６のベースと共通接続されている。ｐｎｐトランジスタＱ５はエミッタを電源Ｖｃｃに接続され、コレクタをｎｐｎトランジスタＱ７のコレクタに接続されている。ｐｎｐトランジスタＱ６はエミッタを電源Ｖｃｃに接続され、コレクタをｎｐｎトランジスタＱ８のコレクタ及び出力端子２０に接続されている。ｎｐｎトランジスタＱ７，Ｑ８のエミッタは接地されている。
【０００５】
この回路は、例えばリチュウム電池の充電回路に接続される。つまり、図３の電源Ｖｃｃ及び接地レベルＧＮＤは、リチュウム電池の充電回路と共通に接続する。ここで、電源Ｖｃｃが立ち上がり、電圧シフト回路１５のトランジスタＱ１のエミッタ電位が上昇してトランジスタＱ３，Ｑ４がオンし、抵抗Ｒ３を流れる電流が所定値を超えると、コンパレータ１８の出力はハイレベルとなり、トランジスタＱ７がオン、トランジスタＱ８がオフとなる。また、電圧シフト回路１１のトランジスタＱ１がオンすると、トランジスタＱ１とカレントミラーを構成するトランジスタＱ５，Ｑ６がオンする。これによって、出力端子２０からハイレベルのリセット信号が出力される。
【０００６】
【発明が解決しようとする課題】
従来回路では、電源Ｖｃｃが一時的に低下した場合、トランジスタＱ１，Ｑ５，Ｑ６のベース・エミッタ間容量により、トランジスタＱ１，Ｑ５，Ｑ６が瞬間的にオフし、出力端子２０の出力がローレベルとなる。
例えば、図４に示す時点Ｔ１で電源Ｖｃｃが例えば電圧２４Ｖから一時的に例えば電圧１４Ｖ程度まで低下して、すぐに復帰した場合、本来、リチューム電池の充電電圧が１３Ｖ程度であってリセット信号はハイレベルを維持しなければならないにも拘わらず、トランジスタＱ６のベース・エミッタ間電圧は図４の実線に示すように瞬間的に低下し、トランジスタＱ８のベース電位は一点鎖線に示すように瞬間的に上昇する。このため、出力端子２０におけるリセット信号は破線に示すように瞬間的にローレベルに低下し、誤ったリセット信号を出力してしまい、充電回路が誤ったリセット信号によって誤動作を起こし充電を再開してしまうという問題があった。
【０００７】
本発明は上記の点に鑑みなされたもので、電源の電圧変動により誤ったリセット信号を出力することを防止して充電回路の誤動作を防止するリセット信号生成回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、 ベースとコレクタを接続されたトランジスタと直列に接続した抵抗とで構成した電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、
前記検出点に電位変動を吸収する電圧安定化回路を設け、
前記検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力し、
前記電圧安定化回路は、
コンデンサと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より低くなったときオンして前記コンデンサから抵抗を通して前記検出点に電流を流す第１のトランジスタと、
コレクタを前記電源に接続されエミッタを前記検出点に接続されており、前記第１のトランジスタとカレントミラー回路を構成し前記第１のトランジスタと共にオンする第２のトランジスタと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より高くなったときオンして前記検出点から前記抵抗を通して前記コンデンサに電流を流す第３のトランジスタと、
コレクタを接地されエミッタを前記検出点に接続されており、前記第３のトランジスタとカレントミラー回路を構成し前記第３のトランジスタと共にオンする第４のトランジスタを有する。
【０００９】
このように、電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力することにより、電源の電圧変動幅に対して出力回路の動作電源の電圧変動幅を小さくすることができ、更に、電圧安定化回路で検出点の電位変動を吸収することにより、電源の電圧変動による出力回路の誤動作を抑制することができ、検出点の電圧が前記コンデンサの充電電圧より低くなったときコンデンサ及び電源から抵抗を通して前記検出点に電流を流し、検出点の電圧がコンデンサの充電電圧より高くなったとき検出点及び接地点から抵抗を通してコンデンサに電流を流すことにより、検出点の電圧を安定化することができる。
【００１１】
【発明の実施の形態】
図１は本発明のリセット信号生成回路の一実施例の回路構成図を示す。同図中、電圧シフト回路３１〜３６は縦型接続されており、電圧シフト回路３１、３２，３３，３５，３６は同一構成である。これらを構成するｐｎｐトランジスタＱ１１とｎｐｎトランジスタＱ１２のベース及びコレクタは共通接続され、ｐｎｐトランジスタＱ１１のエミッタは電圧シフト回路３１では電源Ｖｃｃ（例えば電圧２４Ｖ）に接続され、電圧シフト回路３２〜３６では上段の電流制限用の抵抗Ｒ１１またはＲ１２の他端に接続されている。ｎｐｎトランジスタＱ１２のエミッタは電流制限用の抵抗Ｒ１１の一端に接続されており、抵抗Ｒ１１の他端は電圧シフト回路３１〜３５では下段のｐｎｐトランジスタのエミッタに接続され、電圧シフト回路３６では接地されている。
【００１２】
電圧シフト回路３４を構成するｎｐｎトランジスタＱ１３とｐｎｐトランジスタＱ１４はそれぞれのベースとコレクタを共通接続されており、ｎｐｎトランジスタＱ１３のコレクタは電圧シフト回路３３の電流制限用の抵抗Ｒ１１の他端に接続されている。ｎｐｎトランジスタＱ１３のエミッタはｐｎｐトランジスタＱ１４のエミッタと接続され、ｐｎｐトランジスタＱ１４のコレクタは電流制限用の抵抗Ｒ１２（Ｒ１２＝Ｒ１１）の一端に接続されており、抵抗Ｒ１２の他端は電圧シフト回路３５のｐｎｐトランジスタＱ１１のエミッタに接続されている。上記の電圧シフト回路３１〜３６それぞれは電圧をシフトしている。
【００１３】
電源Ｖｃｃから３段目と４段目の電圧シフト回路３３，３４の接続点ＡつまりｎｐｎトランジスタＱ１３のコレクタにはｎｐｎトランジスタＱ１５のコレクタが接続されており、ｐｎｐトランジスタＱ１３，Ｑ１５はベースを共通接続されてカレントミラー回路を構成している。また、ｎｐｎトランジスタＱ１５のエミッタにはｐｎｐトランジスタＱ１６，Ｑ１７それぞれのエミッタが接続されており、ｐｎｐトランジスタＱ１４，Ｑ１６，Ｑ１７はベースを共通接続されてカレントミラー回路を構成している。
【００１４】
電源Ｖｃｃから５段目の電圧シフト回路３５のｐｎｐトランジスタＱ１１のエミッタはｎｐｎトランジスタＱ１８のベースに接続され、ｎｐｎトランジスタＱ１８はコレクタを電源Ｖｃｃに接続され、エミッタをｎｐｎトランジスタＱ１９のベースに接続されている。ｎｐｎトランジスタＱ１９はコレクタを電源Ｖｃｃに接続され、エミッタを抵抗Ｒ１３の一端に接続されている。抵抗Ｒ１３，Ｒ１４，Ｒ１５は直列接続され、抵抗Ｒ１５の他端は接地されている。抵抗Ｒ１３，Ｒ１４の接続点はコンパレータ３８の非反転入力端子に接続され、抵抗Ｒ１４，Ｒ１５の接続点はコンパレータ３８の反転入力端子に接続されている。コンパレータ３８の出力端子はｎｐｎトランジスタＱ２０のベースに接続されている。
【００１５】
ｐｎｐトランジスタＱ１６，Ｑ１７はそれぞれのコレクタをｎｐｎトランジスタＱ２０，Ｑ２１それぞれのコレクタに接続されている。ｎｐｎトランジスタＱ２１はベースをｎｐｎトランジスタＱ２０のコレクタに接続され、コレクタを出力端子４０に接続されており、ｎｐｎトランジスタＱ２０，Ｑ２１それぞれのエミッタは接地されている。上記のｐｎｐトランジスタＱ１６，Ｑ１７と、ｎｐｎトランジスタＱ２０，Ｑ２１で出力回路を構成している。
【００１６】
ところで、電圧シフト回路３１〜３６それぞれの電圧シフト量は同一であるため、電源Ｖｃｃから３段目と４段目の電圧シフト回路３３，３４の接続点Ａの電圧はＶｃｃ／２である。
ここで、電源Ｖｃｃが立ち上がると、電圧シフト回路３５のトランジスタＱ１１のエミッタ電位が上昇してトランジスタＱ１８，Ｑ１９がオンし、抵抗Ｒ１４を流れる電流が所定値を超えると、コンパレータ３８の出力はハイレベルとなり、トランジスタＱ２０がオン、トランジスタＱ２１がオフとなる。
【００１７】
また、電圧シフト回路３４のトランジスタＱ１３がオンすると、トランジスタＱ１３とカレントミラーを構成するトランジスタＱ１６，Ｑ１７がオンする。これによって、出力端子４０からハイレベル（電圧Ｖｃｃ／２）のリセット信号が出力される。
この回路は、例えばリチュウム電池の充電回路に接続される。つまり、図１の電源電源Ｖｃｃ及び接地レベルＧＮＤは、リチュウム電池の充電回路と共通に接続する。そして、出力端子４０から出力されるリセット信号はハイレベルで充電回路の充電停止を指示する。
【００１８】
次に、本発明の電圧安定化回路４２について説明する。電圧安定化回路はｎｐｎトランジスタＱＡ１，ＱＡ２（第１，第２のトランジスタ）と、ｐｎｐトランジスタＱＡ３，ＱＡ４（第３，第４のトランジスタ）と、コンデンサＣＡ１と、抵抗ＲＡ１とで構成されている。コンデンサＣＡ１の一端は接地され、他端はｎｐｎトランジスタＱＡ１，ＱＡ３それぞれのベース及びコレクタに接続されている。ｎｐｎトランジスタＱＡ１，ＱＡ２はベースを共通接続されてカレントミラー回路を構成している。
【００１９】
ｎｐｎトランジスタＱＡ１のエミッタはｐｎｐトランジスタＱＡ３のエミッタ及び抵抗ＲＡ１の一端に接続され、ｎｐｎトランジスタＱＡ２はコレクタを電源Ｖｃｃに接続され、エミッタをｐｎｐトランジスタＱＡ４のエミッタ及び抵抗ＲＡ１の一端及び接続点Ａに接続されている。ｎｐｎトランジスタＱＡ３，ＱＡ４はベースを共通接続されてカレントミラー回路を構成している。ｎｐｎトランジスタＱＡ４のコレクタは接地されている。接続点Ａの電圧が１２Ｖで安定しているとき、コンデンサＣＡ１は両端電圧が１２Ｖに充電されて、トランジスタＱＡ１，ＱＡ２，トランジスタＱＡ３，ＱＡ４共にオフしている。
【００２０】
ここで、接続点Ａの電圧が低下した場合、トランジスタＱＡ１，ＱＡ２がオンして、コンデンサＣＡ１からの電流がトランジスタＱＡ１のコレクタからエミッタ、抵抗ＲＡ１を通して接続点Ａに流れ込み、これによって接続点Ａの電圧低下を抑制する。逆に、接続点Ａの電圧が上昇した場合、トランジスタＱＡ３，ＱＡ４がオンして、接続点Ａからの電流が抵抗ＲＡ１、トランジスタＱＡ３のエミッタからコレクタを通してコンデンサＣＡ１に流れ込み、これによって接続点Ａの電圧の上昇及び低下を抑制する。
【００２１】
例えば、図２に示す時点Ｔ１１で電源Ｖｃｃが例えば電圧２４Ｖから一時的に例えば電圧１４Ｖ程度に低下して、すぐに復帰した場合、接続点Ａの電圧はＶｃｃ／２であるから接続点Ａの電圧は電圧１２Ｖから一時的に電圧７Ｖに低下し、接続点Ａの電圧変動は電源Ｖｃｃの電圧変動の半分となる。更に、電圧安定化回路４２によって接続点Ａの電圧変動が抑制される。これによって、トランジスタＱ１７のベース・エミッタ間電圧は図２の実線に示すように瞬間的に低下するが従来（図４の実線）に比べて低下量は小さくなり、トランジスタＱ２１のベース電位は図２の一点鎖線に示すように瞬間的に上昇するが、従来（図４の一点鎖線）に比べて上昇量は小さくなる。このため、出力端子４０におけるリセット信号は図２の破線に示すように瞬間的に低下するもののハイレベルを維持する。つまり、リセット信号に誤りが生ぜず、充電回路が誤動作を起こし充電を再開してしまうことを防止できる。
【００２２】
【発明の効果】
上述の如く、本発明によれば、電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力することにより、電源の電圧変動幅に対して出力回路の動作電源の電圧変動幅を小さくすることができ、更に、電圧安定化回路で検出点の電位変動を吸収することにより、電源の電圧変動による出力回路の誤動作を抑制することができ、検出点の電圧が前記コンデンサの充電電圧より低くなったときコンデンサ及び電源から抵抗を通して前記検出点に電流を流し、検出点の電圧がコンデンサの充電電圧より高くなったとき検出点及び接地点から抵抗を通してコンデンサに電流を流すことにより、検出点の電圧を安定化することができる。
【００２４】
このように、供給点の電圧がコンデンサの充電電圧より低くなったとき抵抗を介してコンデンサから前記供給点に放電させ、供給点の電圧がコンデンサの充電電圧より高くなったとき抵抗を介して供給点からコンデンサに充電させることにより、供給点の電圧を安定化することができる。
【図面の簡単な説明】
【図１】本発明のリセット信号生成回路の一実施例の回路図である。
【図２】本発明のリセット信号生成回路の各部の信号波形図である。
【図３】従来のリセット信号生成回路の一例の回路図である。
【図４】従来のリセット信号生成回路の各部の信号波形図である。
【符号の説明】
ＣＡ１ コンデンサ
Ｑ１１、Ｑ１４，Ｑ１６，Ｑ１７，ｐｎｐトランジスタ
Ｑ１２，Ｑ１３，Ｑ１８〜Ｑ２１ ｎｐｎトランジスタ
Ｒ１１〜Ｒ１５ 抵抗
３１〜３６ 電圧シフト回路
３８ コンパレータ
４２ 電圧安定化回路
【発明の属する技術分野】
本発明はリセット信号生成回路に関し、電池の充電回路で電源の電圧低下を検出してリセット信号を生成するリセット信号生成回路に関する。
【０００２】
【従来の技術】
図３は従来のリセット信号生成回路の一例の回路構成図を示す。同図中、電圧シフト回路１１〜１６は同一構成であり、縦型接続されている。これらを構成するｐｎｐトランジスタＱ１とｎｐｎトランジスタＱ２のベース及びコレクタは共通接続され、ｐｎｐトランジスタＱ１のエミッタは電圧シフト回路１１では電源Ｖｃｃ（例えば電圧２４Ｖ）に接続され、電圧シフト回路１２〜１６では上段の電流制限用の抵抗Ｒ１の他端に接続されている。ｎｐｎトランジスタＱ２のエミッタは電流制限用の抵抗Ｒ１の一端に接続されており、抵抗Ｒ１の他端は電圧シフト回路１１〜１５では下段のｐｎｐトランジスタＱ１のエミッタに接続され、電圧シフト回路１６では接地されている。電圧シフト回路１１〜１６それぞれは電圧をシフトしている。
【０００３】
電源Ｖｃｃから５段目の電圧シフト回路１５のｐｎｐトランジスタＱ１のエミッタはｎｐｎトランジスタＱ３のベースに接続され、ｎｐｎトランジスタＱ３はコレクタを電源Ｖｃｃに接続され、エミッタをｎｐｎトランジスタＱ４のベースに接続されている。ｎｐｎトランジスタＱ４はコレクタを電源Ｖｃｃに接続され、エミッタを抵抗Ｒ２の一端に接続されている。抵抗Ｒ２，Ｒ３，Ｒ４は直列接続され、抵抗Ｒ４の他端は接地されている。抵抗Ｒ２，Ｒ３の接続点はコンパレータ１８の非反転入力端子に接続され、抵抗Ｒ３，Ｒ４の接続点はコンパレータ１８の反転入力端子に接続されている。コンパレータ１８の出力端子はｎｐｎトランジスタＱ７のベースに接続されている。
【０００４】
電圧シフト回路１１のｐｎｐトランジスタＱ１のベースはｐｎｐトランジスタＱ５，Ｑ６のベースと共通接続されている。ｐｎｐトランジスタＱ５はエミッタを電源Ｖｃｃに接続され、コレクタをｎｐｎトランジスタＱ７のコレクタに接続されている。ｐｎｐトランジスタＱ６はエミッタを電源Ｖｃｃに接続され、コレクタをｎｐｎトランジスタＱ８のコレクタ及び出力端子２０に接続されている。ｎｐｎトランジスタＱ７，Ｑ８のエミッタは接地されている。
【０００５】
この回路は、例えばリチュウム電池の充電回路に接続される。つまり、図３の電源Ｖｃｃ及び接地レベルＧＮＤは、リチュウム電池の充電回路と共通に接続する。ここで、電源Ｖｃｃが立ち上がり、電圧シフト回路１５のトランジスタＱ１のエミッタ電位が上昇してトランジスタＱ３，Ｑ４がオンし、抵抗Ｒ３を流れる電流が所定値を超えると、コンパレータ１８の出力はハイレベルとなり、トランジスタＱ７がオン、トランジスタＱ８がオフとなる。また、電圧シフト回路１１のトランジスタＱ１がオンすると、トランジスタＱ１とカレントミラーを構成するトランジスタＱ５，Ｑ６がオンする。これによって、出力端子２０からハイレベルのリセット信号が出力される。
【０００６】
【発明が解決しようとする課題】
従来回路では、電源Ｖｃｃが一時的に低下した場合、トランジスタＱ１，Ｑ５，Ｑ６のベース・エミッタ間容量により、トランジスタＱ１，Ｑ５，Ｑ６が瞬間的にオフし、出力端子２０の出力がローレベルとなる。
例えば、図４に示す時点Ｔ１で電源Ｖｃｃが例えば電圧２４Ｖから一時的に例えば電圧１４Ｖ程度まで低下して、すぐに復帰した場合、本来、リチューム電池の充電電圧が１３Ｖ程度であってリセット信号はハイレベルを維持しなければならないにも拘わらず、トランジスタＱ６のベース・エミッタ間電圧は図４の実線に示すように瞬間的に低下し、トランジスタＱ８のベース電位は一点鎖線に示すように瞬間的に上昇する。このため、出力端子２０におけるリセット信号は破線に示すように瞬間的にローレベルに低下し、誤ったリセット信号を出力してしまい、充電回路が誤ったリセット信号によって誤動作を起こし充電を再開してしまうという問題があった。
【０００７】
本発明は上記の点に鑑みなされたもので、電源の電圧変動により誤ったリセット信号を出力することを防止して充電回路の誤動作を防止するリセット信号生成回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、 ベースとコレクタを接続されたトランジスタと直列に接続した抵抗とで構成した電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、
前記検出点に電位変動を吸収する電圧安定化回路を設け、
前記検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力し、
前記電圧安定化回路は、
コンデンサと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より低くなったときオンして前記コンデンサから抵抗を通して前記検出点に電流を流す第１のトランジスタと、
コレクタを前記電源に接続されエミッタを前記検出点に接続されており、前記第１のトランジスタとカレントミラー回路を構成し前記第１のトランジスタと共にオンする第２のトランジスタと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より高くなったときオンして前記検出点から前記抵抗を通して前記コンデンサに電流を流す第３のトランジスタと、
コレクタを接地されエミッタを前記検出点に接続されており、前記第３のトランジスタとカレントミラー回路を構成し前記第３のトランジスタと共にオンする第４のトランジスタを有する。
【０００９】
このように、電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力することにより、電源の電圧変動幅に対して出力回路の動作電源の電圧変動幅を小さくすることができ、更に、電圧安定化回路で検出点の電位変動を吸収することにより、電源の電圧変動による出力回路の誤動作を抑制することができ、検出点の電圧が前記コンデンサの充電電圧より低くなったときコンデンサ及び電源から抵抗を通して前記検出点に電流を流し、検出点の電圧がコンデンサの充電電圧より高くなったとき検出点及び接地点から抵抗を通してコンデンサに電流を流すことにより、検出点の電圧を安定化することができる。
【００１１】
【発明の実施の形態】
図１は本発明のリセット信号生成回路の一実施例の回路構成図を示す。同図中、電圧シフト回路３１〜３６は縦型接続されており、電圧シフト回路３１、３２，３３，３５，３６は同一構成である。これらを構成するｐｎｐトランジスタＱ１１とｎｐｎトランジスタＱ１２のベース及びコレクタは共通接続され、ｐｎｐトランジスタＱ１１のエミッタは電圧シフト回路３１では電源Ｖｃｃ（例えば電圧２４Ｖ）に接続され、電圧シフト回路３２〜３６では上段の電流制限用の抵抗Ｒ１１またはＲ１２の他端に接続されている。ｎｐｎトランジスタＱ１２のエミッタは電流制限用の抵抗Ｒ１１の一端に接続されており、抵抗Ｒ１１の他端は電圧シフト回路３１〜３５では下段のｐｎｐトランジスタのエミッタに接続され、電圧シフト回路３６では接地されている。
【００１２】
電圧シフト回路３４を構成するｎｐｎトランジスタＱ１３とｐｎｐトランジスタＱ１４はそれぞれのベースとコレクタを共通接続されており、ｎｐｎトランジスタＱ１３のコレクタは電圧シフト回路３３の電流制限用の抵抗Ｒ１１の他端に接続されている。ｎｐｎトランジスタＱ１３のエミッタはｐｎｐトランジスタＱ１４のエミッタと接続され、ｐｎｐトランジスタＱ１４のコレクタは電流制限用の抵抗Ｒ１２（Ｒ１２＝Ｒ１１）の一端に接続されており、抵抗Ｒ１２の他端は電圧シフト回路３５のｐｎｐトランジスタＱ１１のエミッタに接続されている。上記の電圧シフト回路３１〜３６それぞれは電圧をシフトしている。
【００１３】
電源Ｖｃｃから３段目と４段目の電圧シフト回路３３，３４の接続点ＡつまりｎｐｎトランジスタＱ１３のコレクタにはｎｐｎトランジスタＱ１５のコレクタが接続されており、ｐｎｐトランジスタＱ１３，Ｑ１５はベースを共通接続されてカレントミラー回路を構成している。また、ｎｐｎトランジスタＱ１５のエミッタにはｐｎｐトランジスタＱ１６，Ｑ１７それぞれのエミッタが接続されており、ｐｎｐトランジスタＱ１４，Ｑ１６，Ｑ１７はベースを共通接続されてカレントミラー回路を構成している。
【００１４】
電源Ｖｃｃから５段目の電圧シフト回路３５のｐｎｐトランジスタＱ１１のエミッタはｎｐｎトランジスタＱ１８のベースに接続され、ｎｐｎトランジスタＱ１８はコレクタを電源Ｖｃｃに接続され、エミッタをｎｐｎトランジスタＱ１９のベースに接続されている。ｎｐｎトランジスタＱ１９はコレクタを電源Ｖｃｃに接続され、エミッタを抵抗Ｒ１３の一端に接続されている。抵抗Ｒ１３，Ｒ１４，Ｒ１５は直列接続され、抵抗Ｒ１５の他端は接地されている。抵抗Ｒ１３，Ｒ１４の接続点はコンパレータ３８の非反転入力端子に接続され、抵抗Ｒ１４，Ｒ１５の接続点はコンパレータ３８の反転入力端子に接続されている。コンパレータ３８の出力端子はｎｐｎトランジスタＱ２０のベースに接続されている。
【００１５】
ｐｎｐトランジスタＱ１６，Ｑ１７はそれぞれのコレクタをｎｐｎトランジスタＱ２０，Ｑ２１それぞれのコレクタに接続されている。ｎｐｎトランジスタＱ２１はベースをｎｐｎトランジスタＱ２０のコレクタに接続され、コレクタを出力端子４０に接続されており、ｎｐｎトランジスタＱ２０，Ｑ２１それぞれのエミッタは接地されている。上記のｐｎｐトランジスタＱ１６，Ｑ１７と、ｎｐｎトランジスタＱ２０，Ｑ２１で出力回路を構成している。
【００１６】
ところで、電圧シフト回路３１〜３６それぞれの電圧シフト量は同一であるため、電源Ｖｃｃから３段目と４段目の電圧シフト回路３３，３４の接続点Ａの電圧はＶｃｃ／２である。
ここで、電源Ｖｃｃが立ち上がると、電圧シフト回路３５のトランジスタＱ１１のエミッタ電位が上昇してトランジスタＱ１８，Ｑ１９がオンし、抵抗Ｒ１４を流れる電流が所定値を超えると、コンパレータ３８の出力はハイレベルとなり、トランジスタＱ２０がオン、トランジスタＱ２１がオフとなる。
【００１７】
また、電圧シフト回路３４のトランジスタＱ１３がオンすると、トランジスタＱ１３とカレントミラーを構成するトランジスタＱ１６，Ｑ１７がオンする。これによって、出力端子４０からハイレベル（電圧Ｖｃｃ／２）のリセット信号が出力される。
この回路は、例えばリチュウム電池の充電回路に接続される。つまり、図１の電源電源Ｖｃｃ及び接地レベルＧＮＤは、リチュウム電池の充電回路と共通に接続する。そして、出力端子４０から出力されるリセット信号はハイレベルで充電回路の充電停止を指示する。
【００１８】
次に、本発明の電圧安定化回路４２について説明する。電圧安定化回路はｎｐｎトランジスタＱＡ１，ＱＡ２（第１，第２のトランジスタ）と、ｐｎｐトランジスタＱＡ３，ＱＡ４（第３，第４のトランジスタ）と、コンデンサＣＡ１と、抵抗ＲＡ１とで構成されている。コンデンサＣＡ１の一端は接地され、他端はｎｐｎトランジスタＱＡ１，ＱＡ３それぞれのベース及びコレクタに接続されている。ｎｐｎトランジスタＱＡ１，ＱＡ２はベースを共通接続されてカレントミラー回路を構成している。
【００１９】
ｎｐｎトランジスタＱＡ１のエミッタはｐｎｐトランジスタＱＡ３のエミッタ及び抵抗ＲＡ１の一端に接続され、ｎｐｎトランジスタＱＡ２はコレクタを電源Ｖｃｃに接続され、エミッタをｐｎｐトランジスタＱＡ４のエミッタ及び抵抗ＲＡ１の一端及び接続点Ａに接続されている。ｎｐｎトランジスタＱＡ３，ＱＡ４はベースを共通接続されてカレントミラー回路を構成している。ｎｐｎトランジスタＱＡ４のコレクタは接地されている。接続点Ａの電圧が１２Ｖで安定しているとき、コンデンサＣＡ１は両端電圧が１２Ｖに充電されて、トランジスタＱＡ１，ＱＡ２，トランジスタＱＡ３，ＱＡ４共にオフしている。
【００２０】
ここで、接続点Ａの電圧が低下した場合、トランジスタＱＡ１，ＱＡ２がオンして、コンデンサＣＡ１からの電流がトランジスタＱＡ１のコレクタからエミッタ、抵抗ＲＡ１を通して接続点Ａに流れ込み、これによって接続点Ａの電圧低下を抑制する。逆に、接続点Ａの電圧が上昇した場合、トランジスタＱＡ３，ＱＡ４がオンして、接続点Ａからの電流が抵抗ＲＡ１、トランジスタＱＡ３のエミッタからコレクタを通してコンデンサＣＡ１に流れ込み、これによって接続点Ａの電圧の上昇及び低下を抑制する。
【００２１】
例えば、図２に示す時点Ｔ１１で電源Ｖｃｃが例えば電圧２４Ｖから一時的に例えば電圧１４Ｖ程度に低下して、すぐに復帰した場合、接続点Ａの電圧はＶｃｃ／２であるから接続点Ａの電圧は電圧１２Ｖから一時的に電圧７Ｖに低下し、接続点Ａの電圧変動は電源Ｖｃｃの電圧変動の半分となる。更に、電圧安定化回路４２によって接続点Ａの電圧変動が抑制される。これによって、トランジスタＱ１７のベース・エミッタ間電圧は図２の実線に示すように瞬間的に低下するが従来（図４の実線）に比べて低下量は小さくなり、トランジスタＱ２１のベース電位は図２の一点鎖線に示すように瞬間的に上昇するが、従来（図４の一点鎖線）に比べて上昇量は小さくなる。このため、出力端子４０におけるリセット信号は図２の破線に示すように瞬間的に低下するもののハイレベルを維持する。つまり、リセット信号に誤りが生ぜず、充電回路が誤動作を起こし充電を再開してしまうことを防止できる。
【００２２】
【発明の効果】
上述の如く、本発明によれば、電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力することにより、電源の電圧変動幅に対して出力回路の動作電源の電圧変動幅を小さくすることができ、更に、電圧安定化回路で検出点の電位変動を吸収することにより、電源の電圧変動による出力回路の誤動作を抑制することができ、検出点の電圧が前記コンデンサの充電電圧より低くなったときコンデンサ及び電源から抵抗を通して前記検出点に電流を流し、検出点の電圧がコンデンサの充電電圧より高くなったとき検出点及び接地点から抵抗を通してコンデンサに電流を流すことにより、検出点の電圧を安定化することができる。
【００２４】
このように、供給点の電圧がコンデンサの充電電圧より低くなったとき抵抗を介してコンデンサから前記供給点に放電させ、供給点の電圧がコンデンサの充電電圧より高くなったとき抵抗を介して供給点からコンデンサに充電させることにより、供給点の電圧を安定化することができる。
【図面の簡単な説明】
【図１】本発明のリセット信号生成回路の一実施例の回路図である。
【図２】本発明のリセット信号生成回路の各部の信号波形図である。
【図３】従来のリセット信号生成回路の一例の回路図である。
【図４】従来のリセット信号生成回路の各部の信号波形図である。
【符号の説明】
ＣＡ１ コンデンサ
Ｑ１１、Ｑ１４，Ｑ１６，Ｑ１７，ｐｎｐトランジスタ
Ｑ１２，Ｑ１３，Ｑ１８〜Ｑ２１ ｎｐｎトランジスタ
Ｒ１１〜Ｒ１５ 抵抗
３１〜３６ 電圧シフト回路
３８ コンパレータ
４２ 電圧安定化回路
Claims (1)
- 電源が投入されて所定電圧を超えた後、電源投入の判定信号を生成して出力回路より出力するリセット信号生成回路において、
ベースとコレクタを接続されたトランジスタと直列に接続した抵抗とで構成した電圧シフト回路を複数段直列に接続することにより電源から電圧降下させた検出点を設け、
前記検出点に電位変動を吸収する電圧安定化回路を設け、
前記検出点からカレントミラー回路を構成するトランジスタを介し前記出力回路に動作電流を供給して前記判定信号を出力し、
前記電圧安定化回路は、
コンデンサと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より低くなったときオンして前記コンデンサから抵抗を通して前記検出点に電流を流す第１のトランジスタと、
コレクタを前記電源に接続されエミッタを前記検出点に接続されており、前記第１のトランジスタとカレントミラー回路を構成し前記第１のトランジスタと共にオンする第２のトランジスタと、
前記コンデンサの一端にベースとコレクタを接続されエミッタが抵抗を介して前記検出点に接続されており、前記検出点の電圧が前記コンデンサの充電電圧より高くなったときオンして前記検出点から前記抵抗を通して前記コンデンサに電流を流す第３のトランジスタと、
コレクタを接地されエミッタを前記検出点に接続されており、前記第３のトランジスタとカレントミラー回路を構成し前記第３のトランジスタと共にオンする第４のトランジスタを
有することを特徴とするリセット信号生成回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12765498A JP3791183B2 (ja) | 1998-05-11 | 1998-05-11 | リセット信号生成回路 |
| US09/299,890 US6184731B1 (en) | 1998-05-11 | 1999-04-27 | Reset signal generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12765498A JP3791183B2 (ja) | 1998-05-11 | 1998-05-11 | リセット信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11332120A JPH11332120A (ja) | 1999-11-30 |
| JP3791183B2 true JP3791183B2 (ja) | 2006-06-28 |
Family
ID=14965447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12765498A Expired - Fee Related JP3791183B2 (ja) | 1998-05-11 | 1998-05-11 | リセット信号生成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6184731B1 (ja) |
| JP (1) | JP3791183B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034585B1 (en) * | 2003-02-14 | 2006-04-25 | National Semiconductor Corporation | VDD detect circuit without additional power consumption during normal mode |
| US7592716B2 (en) * | 2003-07-29 | 2009-09-22 | Dell Products L.P. | Information handling system including a battery that reduces a voltage fluctuation |
| US7545120B2 (en) * | 2003-07-29 | 2009-06-09 | Dell Products L.P. | AC-DC adapter and battery charger integration for portable information handling systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157270A (en) * | 1987-10-31 | 1992-10-20 | Canon Kabushiki Kaisha | Reset signal generating circuit |
| JP2724893B2 (ja) * | 1989-12-28 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路装置 |
| EP0805556B1 (en) * | 1996-04-30 | 2005-03-23 | STMicroelectronics S.r.l. | Power on reset circuit with auto turn off |
-
1998
- 1998-05-11 JP JP12765498A patent/JP3791183B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-27 US US09/299,890 patent/US6184731B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6184731B1 (en) | 2001-02-06 |
| JPH11332120A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10201095A (ja) | 電源回路 | |
| JP3791183B2 (ja) | リセット信号生成回路 | |
| TWI445306B (zh) | Power supply voltage monitoring circuit | |
| JPH09291870A (ja) | 点火コイル制御回路 | |
| JP3675371B2 (ja) | 電圧レギュレータ | |
| JP3945340B2 (ja) | 演算増幅器 | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| JP3710616B2 (ja) | トランジスタ保護回路および出力電力増幅回路 | |
| JP3157042B2 (ja) | 過電流保護装置 | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JPH0541415Y2 (ja) | ||
| JPH03283811A (ja) | レベル変換回路 | |
| JP2000297732A (ja) | イグナイタ制御装置 | |
| JPS5844414Y2 (ja) | リセット回路 | |
| JPH10257664A (ja) | スタティック・アイソレータ | |
| JPH0720967Y2 (ja) | グランドアイソレーション回路 | |
| JPH08317556A (ja) | 突入電流防止回路 | |
| JP3664038B2 (ja) | リセット回路 | |
| JP3661271B2 (ja) | 半導体回路 | |
| JPH02202219A (ja) | 温度検出回路 | |
| JPH0516725Y2 (ja) | ||
| JPH11142462A (ja) | オープン検出回路 | |
| JPS59183419A (ja) | 自動車用定電圧源の正サ−ジ電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |