2931^3 A7 B7 五、發明説明（1 ) 發明背景 1 .發明領域 本發明係關於一種具有增壓電路（boosting circuit)之半導體記憶裝置，尤指一種具有能夠在動態 狀態（activve state)使執行記憶單元（cell)存取之 處的電壓增加之增壓電路的半導體記憶裝置。 本發明具有增壓電路之半導體記憶裝置係以韓國第 12275/1995號申請案爲基礎，於此合倂爲參考資料。 2 .相關習知技術描述 當半導體記憶裝置之密度高度增進時，晶片的操作電 壓也因而越來越降低。晶片的操作電壓代表施加給晶片內 電晶體的電源供應電壓，以便進行電晶體的切換操作。該 操作電壓隨晶片密度之增加而成比例降低。 例如，在4M DRAM的情況中，操作電壓維持在5伏 特，但對於使用內部電源供應電壓產生器的16M DRAM而 言，操作電壓大約維持在4伏特。此外，以64M DRAM而 言，操作電壓被降低至大約3.3伏特。因此，在這種降低 的晶片操作電壓的情況下，產生無法高速運作晶片的問 題。因此，爲解決這種問題，我們希望可以在高密度半導 本紙張尺度通用中國國家標準（CNS ) A4規格（210X 297公釐） ---------1------1T------.^. -C * . (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 經濟部中央標準局員工消費合作社印制衣 A7 B7 五、發明説明（2) 體記憶裝置中包含一個使操作電壓被增加至一預定的準位 的增壓電路。 增壓電路產生具有準位高於從晶片外部所施加之操作 電壓的增高電源供應電壓VPP。增高電源供應電壓VPP係 用於字元線驅動器（word line driver)，以及高密度 DRAM內的資料輸出緩衝器中。字元線驅動器致能增高電 源供應電壓VPP的準位，而資料輸出緩衝器使用增高電源 供應電壓VPP以便防止資料傳輸過程中所產生之資料的損 害。爲了在具有NM0S放大器及PM0S放大器的位元線感測 放大器（bit line sense amplifier)中感測言己憶單 元的資料，增高電源供應電壓VPP被施加至N型隔離電晶 體之控制極，該電晶體之通道連接至位元線，如此二相鄰 記憶單元陣列可以共用該位元線感測放大器。因此，在典 型的電源供應電壓VCC被提供給該隔離電晶體之控制極 時，由隔離電晶體之臨界電壓（threshold voltage) 所引起之位元線感測邊際（margin)被降低》 習知的增壓電路包括一振盪器12，一增壓器16，以 及一偵測器18。 圖二係圖一增壓電路之時序圖。圖一之習知增壓電路 的操作將參照圖二而說明如下》 如圖二所示，如果電源供應電壓Vcc被施加至晶片內 部’圖一之振盪器12振盪出預定週期的時脈，並將該振盪 時脈提供至增壓器14之反相器的一輸入端。此時，從振盪 器12所輸出之振盪訊號的準位與電源供應電壓的準位Vcc 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X 297公釐） I 裝 ^__訂I 線 (請先閱讀背面之注意事項再填寫本頁) 2iJ31^3 A7 B7 五、發明説明（3 ) 經濟部中央榡準局貝工消費合作社印製 相同。因此，在振盪器12的輸出準位爲接地電壓Vss準位 的情況下，連接於與反相器20相連之反相器22之輸出端 的MOS電容（下稱電容）的連接點N1的準位變爲伏特， 如圖二所示。此時，增壓器14內之連接點N2藉由從電源 供應電壓Vcc減去電晶體26的臨界電壓Vth而被預先充電 至” Vcc-Vth” 準位。 如果從振盪器12輸出之振盪訊號從”0”伏特變成電源 供應電壓Vcc，增壓器14的連接點nl的準位從”0”伏特增 高到電源供應電壓Vcc準位。此時，增壓器14的電容24與 電晶體26之間的連接點N2的電壓藉由反相器22輸出之電 源供應電壓Vcc從” Vcc-Vth”準位被預先充電至”2Vcc-Vth”準位。依據上述操作而被增高至”2Vcc-Vth”準位 之連接點N2的增高電源供應電壓經由傳輸閘28被傳輸至 前述之電路。因此，如圖二所示之增高供應電壓的準位係 經由上述連續的操作而從Vcc-Vth準位被增加爲2(Vcc-V t h )準位。 如圖二所示，如果圖一的振盪器12完成連續的振盪操 作，增壓電源供應電壓Vpp的準位連續增增高，如圖二所 示。增壓電源供應電壓Vpp的準位係由連接於振盪器12與 增壓電源供應電壓Vpp之間的偵測器18所感測。當增壓電 源供應電壓Vpp超過目前的參考準位時，偵測18偵測一電 壓準位，然後產生禁能振盪器12之操作的訊號》因此，如 果增壓電源供應電壓Vpp比參考電壓準位高，振盪器12的 ---------裝-----Ί訂------線 *- (請先閱讀背面之注意事項再填寫本頁) 4 本紙伕尺度適用中國國家橾窣（CNS ) A4規格（210X 297公釐） A7 B7 經濟部中央橾準局員工消費合作杜印製 i、發明説明（4) 操作藉由偵測器18輸出之禁能訊號而停止，增壓電源供應 電壓Vpp的準位因而降低。 依據圖一結構所產生之增壓電源供應電壓Vpp係施加 於字元線驅動器，資料輸出緩衝器，或是隔離電晶體之一 控制電極。 圖三係驅動列解碼器30輸出之字元線選擇訊號之字元 線驅動器的示意圖。字元線驅動器係受到如圖一所示之增 壓電路所產生之增壓電源供應電壓Vpp的操作。增壓電源 供應電壓Vpp被提供給第一至第三PMOS電晶體 34，38,40的每一源極，以及一反向偏壓（匕3〇1^1)138) 端，就是體偏壓（bulk bias)端44»第一 PMOS電晶體 34的汲極係經由內點46連接於第一NMOS電晶體36。第一 PMOS電晶體34的閘極與第一 NMOS電晶體36係共同連接 至列解碼器3 0之一輸出端。 此外，第三PMOS電晶體40係經由輸出點48耦合至第 二NMOS電晶42，而第三PMOS電晶體40之閘極與第二 NMOS電晶體42之閘極係共同連接至內點46。第二PMOS 電晶體38之源極與汲極係分別連接至增壓電源供應電壓 Vpp與內點46，而其閘極係耦合至輸出點48 »因此，我們 可以知道，第一 PMOS電晶體34與第一 NMOS電晶體36的 一種結構，及第三PMOS電晶體40與第二NMOS電晶體42 的另一種結構係反相器結構。第一至第三PMOS電晶體 34, 38, 40具有設置於P型基體內之N型井（well)內的源 極與汲極。 本紙乐尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） ------穿-- (請先閲讀背面之注意事項再填寫本頁) --5 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 在上述的字元線驅動器中，如果位於動態狀態，如高 準位之字元線選擇訊號從列解碼器3G輸出，該訊號分別被 提供至第一 PMOS電晶體34及第一 NMOS電晶體36二者之 閘極。此時，列解碼器30輸出之字元線選擇訊號與內部的 電源供應電壓相同。也就是說，這準位比增壓電源供應電 壓Vpp低。第一 POMS電晶體34與第一NMOS電晶體36藉 由輸入其閘極之字元線選擇訊號而分別關閉（turn off) 與導通（turn on)。因此，內點46的電位變成低準位。 同時，當內點46的準位爲低準位時，第三PM0S電晶體40 及第二NMOS電晶體42輸入電位至其每一閘極，並分別導 通及關閉。因此，輸出點48的準位上升爲將被施加至第三 PM0S電晶體40之源極的增壓電源供應電壓Vpp，而高準 位的增壓電源供應電壓Vpp致能字元線WL。 當輸出點48位於低準位時，源極及汲極耦合於增壓電 源供應電壓Vpp與內點46之間的第二PM0S電晶體38導 通，並因此使內點46變成增壓電源供應電壓Vpp。此外， 第二PM0S電晶體38提供增壓電源供應電壓Vpp給NMOS電 晶體4 2。因此降低了用來禁能輸出點4 8所需要的時間》 在半導體記憶裝置晶片中有許多藉由輸入圖一之增壓 電路所輸出之增壓電源供應電壓Vpp而運作的PM0S電晶 體，如圖三。該等半導體記憶裝置晶片中的PM0S電晶體 輸入做爲源極電壓的增壓電源供應電壓Vpp。PM0S電晶體 結構的列解碼器最常被使用，而用於列解碼器中的增壓電 源供應電壓Vpp應該從如圖一之增壓電路提供。然而，如 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 裝 I ^ —訂I 線 ~. (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 2d3l^3 五、發明説明（6 ) 果由具有圖一結構之增壓電路所產生之增壓電源供應電壓 Vpp分別被提供給體偏壓端及類似圖三電路之PMOS電晶體 之源極端，將產生以下的問題。 首先，N型井電容的電容値將變得很大，該N型井電容 在體偏壓中與連接至增壓電源供應電壓Vpp之PMOS電晶體 之源端之PN接面連接。因此，在使用圖一之增壓電路提供 增壓電源供應電壓Vpp的情況下，當振盪器12循環一次 時，如圖二之時序圖所示，增壓電路1 4的輸出不能達到想 要的增壓電源供應電壓Vpp準位，因爲上述的大電容將被 被驅動。所以，只有在數十次振盪器輸出的情況下，輸出 方可達到想要的準位。也就是說，這意味著，需要許多時 間來增加電源供應電壓V c c達到想要的準位。藉此，難以 在高速進行半導體記憶裝置之操作》 其次，當半導體記憶裝置處於等待狀態（stand by) 時，如果有許多點應該被預先充電至增壓電源供應電壓 Vpp準位，則會產生許多問題。也就是說，如果在使用增 壓電源供應電壓Vpp準位之電壓點（或線）及接地電壓Vss 與預先充電至電源供應電壓或參考電位的點之間產生橋 (bridge)，貝[J將在上述橋區域中產生電位分佈，因此降 低了增壓電路輸出之增壓電源供應電壓Vpp。此外，既然 偵測器18偵測增壓電源供應電壓Vpp以操作振盪器12，增 壓電路藉由電位分佈而連續運作，在振盪及增壓運作中的 電流消耗增加。因此，不需要的電流消耗降低了產能。 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 裝 _ —訂1^ 矣 -- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（7 ) 再者，在增壓電源供應電壓Vpp與另一電源供應電壓 之間產生一微橋（micro bridge)的情況下，其設計難 以使增壓電源供應電壓Vpp達到任何想要的準位》因此， 當記憶單元取時，字元線的電壓準位比想要的準位低，而 無法順利進行操作》 發明綜合說明 因此，本發明之一目的在提供一種增壓電路，用以增 加電源供應電壓並輸出相同電壓，適用外部控制訊號的輸 入。 本發明之次一目的提供一種半導體記憶裝置，在使用 第一增壓電路增加電源供應電壓以及使用一第二增壓電路 加電源供應電壓的情況下，藉由壓制晶片內的最小電位分 佈而改進產能，適用外部控制訊號的輸入。 本發明之又一目的在提供一半導體記憶裝置，它包括 被一 PM0S電晶體所操作之週邊電路，藉由輸入一第一增 壓電路輸出之電壓至其體端以及輸入一第二增壓電路至其 源極端而操作該電晶體，該提高電源供應電壓之第一增壓 電路回應電源供應電壓的輸入，而提高電源供應電壓之第 二增壓電路回應一動態循環。 本發明之再一目的在提供一種半導體記憶裝置，用以 防止點之間的電位分佈，並降低等待模式中的電流消耗， 即使在晶片之具有不同電位的點之間產生橋。 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X25»7公釐） I 种私 I,—訂1^ I 線 (讀先閲讀背面之注意事項再填艿木頁) 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 爲達成上述及其它目的，本發明具有增壓電路之半導 體記憶裝置包括：一第一增壓器，回應電源供應電壓的輸 入而增高該電源供應電壓至一第一準位；一第二增壓器， 回應電源供應電壓的輸入而增高該電源供應電壓至一第二 準位；以及一週邊電路，具有一 PMOS電晶體，用來輸入 該第一及第二準位之增高電源供應電壓至一體偏壓（bulk bias)及其源極端，並回應輸入至其閘極之一訊號而輸出 該第一及第二準位之增高電源供應電壓》該PMOS電晶體 係一形成於P型基體內之N型井之PMOS電晶體。 本發明之第一增壓電路回應外部輸入之電源供應電壓 而提高電源供應電壓至一預定準位。本發明第二增壓器包 括：第一及第二預先充電點以及一增壓輸出點；控制訊 號產生器，用以回應該外部輸入控制訊號的改變而產生一 增高控制訊號至該電源供應電壓之準位；預先充電器，用 以藉著電源供應電壓，該第一及第二預先充電點與該增壓 輸出點之間的連接而對每一該等點預先充電，並回應該增 高控制訊號而停止該預先充電的運作；一傳輸器，用以回 應該第一預先充電點之電壓而傳輸該第二預先充電點之電 壓至該增高電壓輸出點；以及一增壓器，用以回應該控制 訊號之輸入，連接至該第一及第二預先充電點之輸出端的 增壓器，以及該控制訊號產生器而增高該第一及第二預先 充電點之電壓至該第二準位，藉此增高該電源供應電壓以 便適用該外部控制訊號。外部控制訊號係用來存取儲存於 本紙悵尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ---------裝-----Ί訂7-------線 • - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 ___ B7 五、發明説日9 ) '- 半導體記憶裝置之記憶單兀內的資料，且本發明中之該訊 號係一列位址控制訊號。 依據本發明，如果外部供應電壓被輸入半導體記憶裝 置，圖一的第一增壓器產生做爲增高電源供應電壓vpp的 外部電源供應電壓。從第一增壓電路輸出之增高電源供應 電壓VPP被提供給需要具有高於電源供應電壓的電壓的週 邊電路的PMOS電晶體的體偏壓端。在這種輸入，如果存 取記憶單元資料的訊號從外部輸入，第二增壓電路提高電 源供應電壓爲第二準位的電壓AVPP，並將它提供給PMOS 電晶體的源極端。 圖式簡要說明 本發明得藉下列圖式及詳細說明俾得深入了解： 第一圖：表示習知之增壓電路圖； 第二圖：表示圖一增壓電路之操作時序圖； 第三圖：表示由圖一之增壓電路所輸出之增壓電源供 應電壓操作之字元線驅動器之電路圖； 第四圖：表示依據本發明而實施之增壓電路之操作時 序圖； 第五圖：表示圖四增壓電路之操作時序圖；以及 第六圖：表示由本發明之增壓電路所輸出之增壓電源 供應電壓操作之字元線驅動器之電路圖β 10 本纸張尺度適用中國國家標孪（CNS ) Α4規格（210Χ 297公釐） ---------裝------Γ-訂τ-----線 > - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（10 ) 較佳實施例詳細說明 圖四爲本發明增壓電路之示意圖，其中，增壓電路回 應外部輸入之控制訊號的狀態而增加外部電源供應電壓， 並輸出增高電源供應電壓AVPP。在圖四中提供了增壓器 56，傳輸器54,及預先充電器52。增壓器56回應外部輸 入之列位址觸發訊號RASB的動態狀態而提升外部電源供 應電壓至第二準位之增高電源供應電壓AVPP。傳輸器54 傳輸傳輸由增壓器56增壓之內點PN2之電壓至增壓的電源 供應電壓AVPP’ ’的準位。同時，預先充電器52預先對增 壓器56之輸出點PN1及PN2，以及一增壓的點充電，並回 應列位址觸發訊號RASB的改變而停止預先充電的操作。 圖五係圖四增壓電路之操作時序圖。以將參照圖五解 釋圖四之操作》 如圖五所示，時脈PR及列位址觸發輸入緩衝器（未示 出）所輸出之列位址致能訊號PXAE在一預先充電期間均處 於邏輯”低”準位狀態，其中用來存取記憶單元料之列位址 觸發訊號RASB是靜止的。列位址致能訊號PXAE於列位址 致能訊號PXAE從低準位變爲高準位時表示列位址訊號被 致能。另一方面，在列位址致能訊號PXAE從高準位變爲 低準位時，表示靜止（inactive) —個控制字元線及感測 放大器的控制閘。因此，在列位址觸發R A S B被靜止的”高 ”邏輯準位（VIH準位期間）中，輸入所有時脈PR及訊號 PXAE的N0R閘50藉由改變爲邏輯”高”準位的時脈PR於經 11 本紙張尺度適用中國國家標準（CMS ) Α4規格（21 ΟΧ 297公釐） II I 裝 訂I (請先閱讀背面之注意事項再填寫本頁) 2d3U3 at B7 五、發明説明（11 ) 過一預定時間後，回應列位址觸發RASB的改變而提供一 邏輯”高”準位訊號至內點N1 » 邏輯”高”準位的內點N1的訊號被輸入增壓器56內的 反相器64及66 »反相器64, 66將輸入的訊號反相爲邏輯” 低”準位，然後將此邏輯”低”準位訊號輸入分別連接於電 容68與70的點N2,N3。點N1的邏輯”高”準位訊號被輸入 005電晶體58,60的閘極，以及^05電晶體62的閘 極，NMOS電晶體58, 60各具有一汲極端及一源極端，各 連接於電源供應電壓Vcc與第一及第二預先充電點PN1及 PN2，而NMOS電晶體62具有一汲極端及一源極端連接於 電源供應電壓Vcc與增壓輸出點》因此，NMOS電晶體 58, 60及62於列位址觸發RASB處於靜止狀態（邏輯”高” 準位）時導通，並將第一及第二預先充電點PN1，PN2以及 增壓輸出點預先充電至” Vcc-Vth”準位（此處，電壓 ” Vth”係NMOS電晶體的臨界電壓）。如所知，經過上述操 作連接於增壓電容68, 70之一端的內點N2，N3分別被預先 充電至接地準位Vss，如圖五。此外，第一及第二預先充 電點PN1，PN2及增壓輸出點分別被預先充電至” Vcc -V t h ”準位，如圖五。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如圖五所示，爲了存取記憶單元的資料，如果由外部 輸入的列位址觸發RASB被改變爲邏輯”低”準位，從列位 址觸發訊號輸入緩衝器輸出之時脈PR改變成邏輯”高”準 位狀態。因此，在經過一預定時間後’用來致能列位址緩 衝器（未示出）的列位址致能訊號PXAE變成邏輯”高”準 本紙伕尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消费合作社印製 A7 ____B7 五、發明説明（12 ) 位。所以，NOR閘50回應變成邏輯”高”準位的時脈PR而 使內點N1的準位變爲邏輯”低”準位。此時，所有閘極連 接於內點N1的NM0S電晶體58, 60及62均被關閉。 此外，各有一端連接至內點N1的反相器64, 66將NOR 閘50輸出的邏輯”低”準位訊號反相，然後分別輸出邏輯” 高”準位訊號至點N2,N3。點N2，N3的邏輯高”準位訊號 被輸入預先充電至” Vcc-Vth”準位的增壓電容68, 70的 一端。同時，增壓電容68, 70的另一端連接於預先充電點 卩以，？^。因此，增壓電容68,70的電壓準位增高至 ”2Vcc-Vth”，第一及第二預先充電點PN 1，PN2的電壓 準位藉由輸入其一端的電源供應電壓Vcc而預先充電爲 ” Vcc-Vth”。增高至”2Vcc-Vth”的電壓被輸入傳輸器 54內之NM0S電晶體的閘極及汲極端，所以增壓輸出點的 電壓準位被增高至2(Vcc-Vth)準位由增高電壓2Vcc-Vth減掉傳輸器54的臨界電壓而得到。 同時，爲了完成記憶單元的存取，如果列位址訊號 RASB變成邏輯”高”準位，從列位址觸發訊號輸入緩衝器 輸出之時脈PR改變成邏輯”低”準位狀態，如圖五。然 而，從列位址觸發訊號輸入緩衝器輸出之列位址致能訊號 ΡΧΛΕ並未回應邏輯”低”準位的列位址觸發訊號RASB而立 刻變成邏輯”低”準位。這是因爲當控制字元線及感測放大 器之控制閘的訊號關閉（s h u t d 〇 w η )時，列位址觸發訊 號ΡΧΛΕ通常變成邏輯”低”準位。因此可以知道，圖四之 本發明的增壓電路連續執行增壓運作，並連續輸出增高電 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐〉 I 裝 訂^ I 線 (諳先閱讀背面之注意事項再填寫本頁) . A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（13 ) 源供應電壓AVPP，直到控制字元線及感測放大器之控制 閘的訊號關閉（shut down)爲止，即使列位址觸發訊號 RASB從邏輯”低”準位變成邏輯”高”準位。然後，如果控 制訊號降下且訊號PXAE因而如圖五所示從邏輯”高”準位 改變成邏輯”低”準位訊號時，NOR閘50輸出邏輯”高”準 位給內點N1。如果內點電壓N1的電壓準位變成邏輯”高” 準位，預先充電器中所有NM0S電晶體58 ,60,62導通， 而預先充電操作被執行，藉此停止增壓操作的執行。 如上所述，本發明增壓電路增高並回應外部控制訊 號，即列位址觸發訊號RASB，的改變而輸出做爲外部電 源供應電壓Vcc的增高電源供應電壓AVPP。即使以上的描 述並未提供詳細的解釋，藉由調整充電或預先充電增壓電 容用之NM0S電晶體的臨界電壓可以改變增高電源供應電 壓AVPP。因此，本發明增壓電路的準位等於或大於圖一 增壓電路輸出之增高電源供應電壓VPP。 如圖四之本發明增壓電路可以和前述圖六之習知增壓 電路一起有效地操作半導體記憶裝置之週邊電路，具有圖 一結構之增壓電路將稱爲第一增壓電路，而具有圖四結構 之增壓電路將稱爲第二增壓電路》 圖六表示由本發明增壓電路輸出之增壓所操作之字元 線驅動器之示意圖。在圖六所示之字元線驅動器結構中， 相同元件將具有相同的標號。 參照圖六，從第一增壓電路輸出之增高電源供應電壓 VPP被輸入構成字元線驅動器之第一至第三PM0S電晶體 本纸張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填耗本頁) *-0 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明（ι〇 34, 38, 40的體偏壓端44，而第二增壓電路輸出之增高電 源供應電壓VPP被輸入第一至第三PMOS電晶體 34, 38, 40的源極端》 現在，如果外部電源供應電壓Vcc被輸入半導體記憶 裝置，第一增壓電路的振盪器運作以便產生如上所討論之 增高電源供應電壓VPP。從第一增壓電路輸出之增高電源 供應電壓VPP被輸入構成字元線驅動器之第一至第三PMOS 電晶體34, 38,40的體偏壓端44，如圖六所示。同時，第 二增壓電路輸出之預先充電電壓” Vcc-Vth”在記憶單元 資料尙未被存取的等待模式中被輸入第一至第三PMOS電 晶體3 4，3 8，4 0的源極端。同時，在這種狀態中，如果列 位址觸發訊號RASB改變，第二增壓電路如上所署般地提 供增高電源供應電壓AVPP給第一至第三PMOS電晶體 34, 38, 40。因此，圖六所示之字元線驅動器輸入增高電 源供應電壓VPP及其它增高電源供應電壓AVPP做爲操作電 壓。而且，如果解碼訊號從列解碼器30輸出，如以上所討 論，解碼訊號致能字元線WL至增高電源供應電壓準位 AVPP ° 因此，在半導體記憶裝置爲等待模式的狀態中，在字 元線驅動器之複數個電位點之中只有一條即將被當做形成 於P型基體內之N型井的第一至第三PM0S電晶體 34, 38, 40之良好偏壓的線具有增高的電壓準位。即使在 第一至第三PM0S電晶體34 ,38, 40的源極端與其它不同 準位之源極端之間產生橋，既然增高電源供應電壓準位 15 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0:<297公釐） ---------^-----丨iT-^------# (請先閲讀背面之注意事項再填{"本頁) A7 A7 經濟部中央榡準局員工消費合作、社印取 B7 五、發明説明（l·5 ) VPP低於漏電流，增壓電路內不執行振盪及增壓操作，且 可以在等待模式期間降低電流損耗，以便改進半導體記憶 裝置之產能。此外，圖六的增壓電路藉由第二增壓點路的 操作在記憶體資料被存取的動態週期中提供字元線驅動器 之PMOS電晶體34, 38, 40的源極端電壓。藉此，資料存 取操作的失敗可以藉由增高剛開始被存取至增高電源供應 電壓VPP之記憶單元的字元線電壓準位來防止。存取失敗 決定於字元線電壓準位的掉落。 在上面實施例中只描述一字元驅動器，然於不脫離本 案精神及範圍的情況下可有不同的修飾。熟悉本技藝之人 士可以了解，本發明可以供給所有輸入將從一般增壓電路 輸出之增高電源供應電壓VPP至PMOS電晶體源極端的電 路。因此，本發明將不受限於單一字元線驅動器。 如上所述，依據本發明，高於外部電源供應電壓之增 高電源供應電壓AVPP被提供給設置於週邊電路內之PMOS 電晶體。此外，從本發明增壓電路輸出之增高電源供應電 壓AVPP被施加至PMOS電晶體的源極端。因此有效地防止 半導體記憶裝置於等待期間之漏電流所造成之產能降低* 並防止因此漏電流所致之資料存取失敗。 16 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0乂 297公釐） ---------t.-----—IT·;------.^- (請先閱讀背面之注意事項再填寫本頁)