KR20090014783A - 차지 펌프 회로 및 차지 펌핑 방법 - Google Patents

차지 펌프 회로 및 차지 펌핑 방법 Download PDF

Info

Publication number
KR20090014783A
KR20090014783A KR1020070078993A KR20070078993A KR20090014783A KR 20090014783 A KR20090014783 A KR 20090014783A KR 1020070078993 A KR1020070078993 A KR 1020070078993A KR 20070078993 A KR20070078993 A KR 20070078993A KR 20090014783 A KR20090014783 A KR 20090014783A
Authority
KR
South Korea
Prior art keywords
signal
voltage level
response
final
boosting
Prior art date
Application number
KR1020070078993A
Other languages
English (en)
Inventor
박정환
정인철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070078993A priority Critical patent/KR20090014783A/ko
Priority to US12/187,292 priority patent/US20090039948A1/en
Publication of KR20090014783A publication Critical patent/KR20090014783A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

본 발명은 차지 펌프 회로 및 차지 펌핑 방법을 공개한다. 본 발명의 차지 펌프 회로 및 차지 펌핑 방법은 명령 신호에 응답하여 차지 펌핑 동작을 수행하여 중간 전압 레벨의 제1 승압 신호를 출력하는 제1 승압부, 상기 명령 신호에 응답하여 출력 노드의 전압 레벨이 도달해야하는 목표 전압의 전압 레벨보다 낮으면 감지 신호를 출력하는 감지부, 및 상기 감지 신호와 상기 제1 승압 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 중간 전압 레벨과 상기 목표 전압의 전압 레벨보다 높은 최종 승압 전압 레벨로 차지 펌핑하는 최종 승압부를 구비하는 것을 특징으로 한다. 따라서, 감지 신호가 활성화되지 않더라도 명령 신호에 응답하여 미리 제1 승압 신호를 활성화하여 동작 속도를 빠르게 한다.

Description

차지 펌프 회로 및 차지 펌핑 방법{Charge pump circuit and method for charge pumping}
본 발명은 차지 펌프 회로 및 차지 펌핑 방법에 관한 것으로서, 특히 차지 펌핑 시간을 줄이는 차지 펌프 회로 및 차지 펌핑 방법에 관한 것이다.
기술의 발전에 따라 각종 전자 제품의 점차로 소형화되고 있으며, 이러한 추세에 따라 전자 제품 내에 사용되는 반도체 장치에 대한 단일 전원 및 저 전압 동작 등의 요구가 크게 대두되고 있다. 그러나 반도체 장치의 종류에 따라서는 외부 전원 전압에 비해 상대적으로 높은 전압이 인가되어야만 동작하는 회로를 사용하는 경우가 있을 수 있게 된다. 따라서 고전압(high voltage)이 필요한 반도체 장치에 일정한 단일 전원 전압을 입력으로 사용하게 되면, 반도체 메모리 장치의 내부에서 고전압을 발생시킬 수 있는 승압 회로가 필요하게 된다. 차지 펌프 회로는 반도체 장치 내에서 전원 전압보다 높은 고전압을 발생시키는 승압 회로로서 사용되는 회로이다.
도1 은 종래의 차지 펌프 회로의 일예를 나타내는 도면이며, 도2 는 도1 에 도시된 차지 펌프 회로의 동작을 설명하기 위한 도면이다.
차지 펌프 회로는 일반적으로 승압 전압의 전압 레벨과 최종 승압 전압(Vpp)을 출력하는 타이밍을 용이하게 조절하기 위하여 다단 승압 구성을 사용한다. 도1 의 차지 펌프 회로는 2단 승압 차지 펌프 회로 이다.
도1 과 도2 를 참조하여 종래의 차지 펌프 회로를 설명하면, 제어부(11)는 차지 펌핑 동작의 수행 여부를 제어하기 위하여 차지 펌프 회로를 활성화하는 펌핑 명령 신호(com)를 출력한다. 도시하지 않았으나 제어부(11)는 펌핑 명령 신호(com)를 활성화하기 위하여 각종 신호를 인가받을 수 있다. 감지부(12)는 명령 신호가 인가되면 활성화되어 출력 노드(ndo)의 전압 레벨을 감지한다. 감지부(12)는 출력 노드(ndo)의 전압 레벨을 감지하기 위하여 기준 전압(Vref)을 인가받으며, 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)의 전압 레벨 이하로 하강하면, 감지 신호(det)를 출력한다.
제1 승압부(20)는 최종 승압부(30)와 유사한 구성을 가지며, 감지 신호(det)가 인가되면, 펌핑 동작을 수행하여 제1 승압 신호(cpm)를 출력한다. 제1 승압 신호(cpm)는 최종 승압부(30)가 고전압 레벨의 최종 승압 전압(Vpp)을 용이하게 생성하도록 중간 전압 레벨의 신호이다.
최종 승압부(30)는 프리차지 제어부(31), 지연부(32), 전송 제어부(33), 펌프 캐패시터(CP), 및 2개의 트랜지스터(Q1, Q2)를 구비한다. 프리차지 제어부(31)는 제1 승압 신호(cpm)에 응답하여 트랜지스터(Q1)를 비활성화하기 위한 프리차지 제어 신호(pcc)를 출력한다. 트랜지스터(Q1)는 내부 전원 전압(Vdd)과 제1 노드(nd1)사이에 연결되고, 게이트로 프리차지 제어 신호(pcc)를 인가받는다. 프리차 지 제어부(31)는 비활성화된 제1 승압 신호(cpm)가 인가되는 동안 프리차지 제어 신호(pcc)를 하이 레벨로 활성화하여 트랜지스터(Q1)를 활성화하고, 트랜지스터(Q1)는 프리차지 제어 신호(pcc)에 응답하여 내부 전원 전압(Vdd)을 제1 노드(nd1)로 인가한다. 그리고 제1 승압 신호(cpm)가 활성화되면 프리차지 제어 신호(pcc)를 로우 레벨로 비활성화 한다. 프리차지 제어 신호(pcc)가 로우 레벨로 비활성화되면, 트랜지스터(Q1)는 턴 오프 되고, 제1 노드(nd1)는 플로팅(floating) 상태가 된다. 도1 에서는 트랜지스터(Q1)가 NMOS 트랜지스터이므로 프리차지 제어 신호(pcc)가 하이 레벨인 경우에 제1 노드(nd1)에 인가되는 전압은 내부 전원 전압(Vdd)에서 트랜지스터(Q1)의 문턱전압(Vth1)을 차감한 전압(Vdd-Vth1)이 인가된다. 내부 전원 전압(Vdd)에서 트랜지스터(Q1)의 문턱전압(Vth1)을 차감한 전압(Vdd-Vth1)을 이하 제1 전압 레벨(Vdd-Vth1)이라 한다.
지연부(32)는 제1 승압 신호(cpm)를 소정 시간 지연하여 펌프 캐패시터(CP)로 지연 신호(dm)를 출력한다. 지연부(32)는 지연 신호(dm)를 프리차지 제어부(31)에서 출력되는 프리차지 제어 신호(pcc)와 거의 동일한 타이밍에 출력하기 위하여 제1 승압 신호(cpm)를 소정 시간 지연한다. 즉 지연부(32)는 프리차지 제어부(31)가 제1 승압 신호(cpm)에 응답하여 프리차지 제어 신호(pcc)를 출력하는데 소요되는 시간과 거의 동일한 시간만큼 제1 승압 신호(cpm)를 지연하여 지연 신호(dm)를 출력한다. 제1 노드(nd1)는 프리차지 제어 신호(pcc)에 의해 제1 전압 레벨(Vdd-Vth1)로 플로팅 되어 있으므로, 지연 신호(dm)가 펌프 캐패시터(CP)에 인가되면 제1 노드(nd1)의 전압은 제1 전압 레벨(Vdd-Vth1)에 지연 신호(dm)의 전압 레벨(Vdm) 을 합한 전압 레벨(Vdd-Vth1+Vdm)이 된다. 이하 제1 전압 레벨(Vdd-Vth1)에 지연 신호(dm)의 전압 레벨(Vdm)을 합한 전압 레벨(Vdd-Vth1+Vdm)을 제2 전압 레벨이라 한다. 제1 승압 신호(cpm)가 제1 승압부(20)에서 승압된 신호이므로, 지연 신호(dm)의 전압 레벨(Vdm) 또한 중간 전압 레벨로 승압된 신호이다. 따라서 제1 노드(nd1)의 제2 전압 레벨(Vdd-Vth1+Vdm)은 높은 전압 레벨이다.
전송 제어부(33)는 제1 승압 신호(cpm)에 응답하여 전송 제어 신호(trc)를 활성화한다. 트랜지스터(Q2)는 전송 제어 신호(trc)에 응답하여 턴 온 되어, 제1 노드(nd1)의 전압과 출력 노드(ndo)의 전압을 차지 쉐어링(charge sharing) 한다. 전송 제어부(33)는 전송 제어 신호(trc)를 프리차지 제어 신호(pcc)와 지연 신호(dm)보다 늦게 활성화 한다. 이는 프리차지 제어 신호(pcc)에 의해 제1 노드(nd1)가 제1 전압 레벨(Vdd-Vth1)로 플로팅되고, 플로팅 된 제1 노드(nd1)에 지연 신호(dm)를 인가받는 펌프 캐패시터(CP)가 제1 노드(nd1)의 전압 레벨을 제2 전압 레벨(Vdd-Vth1+Vdm)로 완전히 승압한 이후에 제1 노드(nd1)와 출력 노드(ndo)를 차지 쉐어링 해야하기 때문이다.
제2 전압 레벨(Vdd-Vth1+Vdm)의 제1 노드(nd1)와 차지 쉐어링 되는 출력 노드(ndo)의 전압 레벨은 최종 승압 전압(Vpp)레벨로 상승하게 되고, 출력 노드(ndo)에서 출력되는 최종 승압 전압(Vpp)은 기준 전압(Vref)보다 높은 전압 레벨을 갖는다.
전송 제어부(33)는 출력 노드(ndo)와 제1 노드(nd1)가 차지 쉐어링을 완료할 수 있도록 소정 시간동안 전송 제어 신호(trc)를 활성화한다. 출력 노드(ndo)와 제 1 노드(nd1)가 차지 쉐어링을 완료한 후 전송 제어부(33)는 전송 제어 신호(trc)를 비활성화 한다.
도2 를 참조하면 제어부(11)가 명령 신호(com)를 출력하면, 감지부(12)는 출력 노드(ndo)의 전압 레벨을 감지한다. 감지부(12)는 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)이하로 강하하면, 하이 레벨의 감지 신호(det)를 출력한다.
제1 승압부(20)는 감지 신호(det)에 응답하여 중간 전압 레벨의 제1 승압 신호(cpm)를 출력한다.
최종 승압부(30)의 지연부(32)는 제1 승압 신호(cpm)를 소정 시간 지연하여 하이 레벨의 지연 신호(dm)를 출력하고, 프리차지 제어부(31)는 제1 승압 신호(cpm)에 응답하여 로우 레벨의 프리차지 제어 신호(pcc)를 출력한다. 제1 노드(nd1)는 하이 레벨의 프리차지 제어 신호(pcc)에 의해 제1 전압 레벨(Vdd-Vth1)로 충전된 상태에서 프리차지 제어 신호(pcc)가 로우 레벨로 천이함에 따라 제1 전압 레벨(Vdd-Vth1)에서 플로팅 된다. 그리고 지연 신호(dm)가 펌프 캐패시터(CP)에 인가됨에 따라 제1 전압 레벨(Vdd-Vth1)에서 플로팅된 제1 노드(nd1)의 전압 레벨은 제2 전압 레벨(Vdd-Vth1+Vdm)로 승압된다. 전송 제어부(33)가 제1 승압 신호(cpm)에 응답하여 전송 제어 신호(trc)를 출력하여 제1 노드(nd1)의 제1 전압 레벨(Vdd-Vth1+Vdm)과 출력 노드(ndo)의 전압 레벨은 차지 쉐어링되어, 승압 전압 레벨(Vpp)이 된다.
도2 에 도시된 차지 펌프 회로의 차지 펌핑 동작을 구분하면, 제어부(11)에서 명령 신호(com)가 인가되는 시점에서부터, 감지부(12)가 최종 승압 전압(Vpp)의 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 낮아지는 것을 감지하여 하이 레벨의 감지 신호(det)를 출력하는 시점까지의 구간을 감지 구간(A), 제1 차지 펌프(20)에서 감지 신호(det)에 응답하여 제1 승압 신호(cpm)를 출력하는 구간을 차지 전송 준비 구간(B), 및 제1 승압 신호(cpm)에 응답하여 제1 노드(nd1)와 출력 노드(ndo)를 차지 쉐어링하여 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)보다 높아질 때까지의 구간을 차지 전송 구간(C)로 구분할 수 있다.
도1 과 도2 에 도시된 바와 같이 종래의 차지 펌프 회로는 제어부(11)에서 명령(com)이 출력되고, 감지부(12)에서 출력 노드(ndo)의 전압 레벨을 감지하여, 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)의 전압 레벨이하로 하강하면, 제1 차지 펌프(20)에서 펌핑 동작을 수행하여 제1 승압 신호(cpm)를 출력한다. 그리고 최종 승압부(30)는 제1 승압 신호(cpm)에 응답하여 출력 노드(ndo)의 전압 레벨을 최종 승압 전압(Vpp) 레벨로 승압한다.
따라서 제어부(11)에서 차지 펌핑을 위한 명령 신호(com)을 출력하였음에도 불구하고, 감지부(12)에서 감지 신호(det)가 출력된 이후에 제1 차지 펌프(20)가 펌핑 동작을 수행하므로 동작 속도가 느리다.
본 발명의 목적은 감지 신호가 활성화되기 전에 명령 신호에 응답하여 미리 제1 승압 신호를 생성하여 동작속도를 빠르게 하는 차지 펌프 회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 차지 펌핑 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 차지 펌프는 명령 신호에 응답하여 차지 펌핑 동작을 수행하여 중간 전압 레벨의 제1 승압 신호를 출력하는 제1 승압부, 상기 명령 신호에 응답하여 출력 노드의 전압 레벨이 도달해야하는 목표 전압의 전압 레벨보다 낮으면 감지 신호를 출력하는 감지부, 및 상기 감지 신호와 상기 제1 승압 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 중간 전압 레벨과 상기 목표 전압의 전압 레벨보다 높은 최종 승압 전압 레벨로 차지 펌핑하는 최종 승압부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제1 승압부는 상기 명령 신호를 단계적으로 승압하는 적어도 하나의 승압 회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 최종 승압부는 상기 감지 신호와 상기 제1 승압 신호에 응답하여, 상기 최종 승압부를 활성화하는 최종 승압 신호를 출력하는 전송 판단부, 상기 최종 승압 신호에 응답하여 프리차지 제어 신호를 비활성 화하는 프리차지 제어부, 상기 최종 승압 신호를 소정 시간 지연하여 지연 신호를 출력하는 지연부, 상기 최종 승압 신호에 응답하여 전송 제어 신호를 출력하는 전송 제어부, 및 상기 프리차지 제어 신호, 지연 신호, 및 전송 제어 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 최종 승압 전압 레벨로 승압하는 승압 회로부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 승압 회로부는 승압 회로부는
제1 전원 전압과 제1 노드 사이에 연결되고, 상기 프리차지 제어 신호에 응답하여 활성화되어 상기 제1 노드를 프리차지하는 제1 트랜지스터, 상기 지연부와 상기 제1 노드 사이에 연결되고, 상기 지연 신호에 응답하여 상기 제1 노드의 전압 레벨을 승압하는 펌프 캐패시터, 및 상기 전송 제어 신호에 응답하여 상기 제1 노드와 상기 출력 노드를 연결하는 제2 트랜지스터를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 차지 펌핑 방법은 차명령 신호에 응답하여 중간 전압 레벨의 제1 승압 신호를 생성하는 승압 신호 생성 단계, 상기 명령 신호에 응답하여 상기 승압 신호 생성 단계와 동시에 출력 노드의 전압 레벨을 감지하고, 상기 출력 노드의 전압 레벨이 도달해야하는 목표 전압의 전압 레벨보다 낮아지면 감지 신호를 출력하는 감지 신호 생성 단계, 및 상기 제1 승압 신호와 상기 감지 신호에 응답하여 상기 출력 노드의 전압 레벨을 승압하는 최종 승압 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 승압 신호 생성 단계는 적어도 하나의 승압 단계를 구비하고, 상기 명령 신호를 상기 적어도 하나의 승압 단계에 서 각각 단계별로 승압하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 최종 승압 단계는 상기 감지 신호와 상기 제1 승압 신호에 응답하여, 상기 출력 노드의 승압 여부를 판단하는 상기 중간 전압 레벨의 최종 승압 신호를 출력하는 최종 승압 신호 출력 단계, 상기 최종 승압 신호에 응답하여 프리차지 제어 신호를 비활성화하는 프리차지 제어 신호 출력 단계, 상기 최종 승압 신호를 소정 시간 지연하여 지연 신호를 출력하는 지연 단계, 상기 최종 승압 신호에 응답하여 전송 제어 신호를 출력하는 전송 제어 신호 출력 단계, 및 상기 프리차지 제어 신호, 지연 신호, 및 전송 제어 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 최종 승압 전압 레벨로 승압하는 출력 노드 승압 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 출력 노드 승압 단계는 활성화된 상기 프리차지 제어 신호에 응답하여 제1 노드를 프리차지하는 프리차지 단계, 상기 제1 노드에 상기 지연 신호를 인가하여 상기 제1 노드의 전압 레벨을 승압하는 제1 노드 승압 단계, 및 상기 승압된 제1 노드와 상기 출력 노드를 연결하여 상기 제1 노드와 상기 출력 노드를 차지 쉐어링하는 차지 쉐어링 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명의 차지 펌프 회로 및 차지 펌핑 방법은 차지 펌핑을 위한 명령 신호가 활성화되면, 출력 노드의 전압 레벨이 기준 전압의 전압 레벨 이하로 하강하지 않더라도 명령 신호에 응답하여 미리 일부의 차지 펌핑 동작을 수행하고, 이후 출력 노드의 전압 레벨이 기준 전압의 전압 레벨이하로 하강하면 최종 차지 펌핑 동작 만을 수행하여 출력 노드의 전압 레벨을 승압한다. 따라서 동작 속도가 빠른 차지 펌프 회로를 제공한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 차지 펌프 회로 및 차지 펌핑 방법을 설명하면 다음과 같다.
도3 은 본 발명에 따른 차지 펌프 회로의 일 실시예를 나타내는 도면이며, 도4 는 도3 에 도시된 차지 펌프 회로의 동작을 설명하기 위한 도면이다.
도3 의 차지 펌프 회로에서 제어부(111)는 명령 신호(com)를 감지부(112)와 제1 승압부(120)로 출력한다. 도1 의 차지 펌프 회로에서 제1 승압부(20)는 감지 신호(det)에 응답하여 제1 승압 신호(cpm)를 출력하였다. 그러나 도3 의 차지 펌프 회로에서 제1 승압부(120)는 명령 신호(com)에 응답하여 제1 승압 신호(cpm)를 출력한다. 따라서 제1 승압부(120)는 감지부(112)에서 감지 신호(det)를 활성화 하지 않아도, 명령 신호(com)에 응답하여 제1 승압 신호(ccpm)를 출력한다.
감지부(112)는 명령 신호(com)에 응답하여 출력 노드(ndo)의 전압 레벨을 감지한다. 감지부(112)는 출력 노드(ndo)의 전압 레벨을 감지하기 위하여 기준 전압(Vref)를 인가받는다. 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 낮아지면, 감지부(112)는 감지 신호(det)를 활성화한다. 즉 도1 의 감지부(20)와 도3 의 감지부(112)는 동일한 동작을 수행한다.
최종 승압부(130)는 감지 신호(det)와 제1 승압 신호(ccpm)를 인가받는다. 전송 판단부(135)는 감지 신호(det)와 제1 승압 신호(ccpm)에 응답하여 최종 승압 신호(taa)를 출력한다. 도1 의 차지 펌프 회로와 달리 도3 의 차지 펌프 회로는 감지 신호(det)가 활성화 되지 않더라도 제1 승압부(120)에서 제1 승압 신호(ccpm)를 활성화하므로, 최종 승압부(130)는 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 높은 상태에서 차지 펌핑 동작을 수행할 수 있다. 이러한 문제를 방지하기 위하여 전송 판단부(135)는 제1 승압 신호(ccpm)와 감지 신호(det)가 모두 활성화되는 경우에 활성화되는 최종 승압 신호(taa)를 출력하여, 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)의 전압 레벨이 낮아지면 출력 노드(ndo)의 전압 레벨을 승압 할 수 있도록 한다. 전송 판단부(135)는 논리 게이트들로 구현 할 수 있으며, 간단하게는 논리 곱 게이트로 구현할 수 있다.
전송 판단부(135)에 활성화된 제1 승압 신호(ccpm)와 활성화된 감지 신호(det)가 인가되면, 전송 판단부(135)는 최종 승압 신호(taa)를 활성화하여 출력하고, 활성화된 최종 승압 신호(taa)는 프리차지 제어부(131), 지연부(132) 및 전송 제어부(133)로 각각 인가된다. 여기서 최종 승압 신호(taa)는 제1 승압부(120)에서 출력되는 중간 전압 레벨의 제1 승압 신호(ccpm)와 동일한 전압 레벨로 출력된다.
프리차지 제어부(133)는 최종 승압 신호(taa)에 응답하여 프리차지 제어 신호(pcc)를 비활성화하여 트랜지스터(Q1)로 출력한다. 트랜지스터(Q1)는 내부 전원 전압(Vdd)과 제1 노드(nd1) 사이에 연결되고, 게이트로 프리차지 제어 신호(pcc)를 인가받는다. 프리차지 제어부(31)는 비활성화된 최종 승압 신호(taa)가 인가되면 프리차지 제어 신호(pcc)를 하이 레벨로 활성화하여 트랜지스터(Q1)를 활성화한다. 트랜지스터(Q1)는 하이 레벨로 활성화 된 프리차지 제어 신호(pcc)에 응답하여 제1 노드(nd1)에 내부 전원 전압(Vdd)을 인가한다. 그러나 트랜지스터(Q1)가 NMOS 트랜지스터이므로 제1 노드(nd1)에는 내부 전원 전압(Vdd)에서 트랜지스터(Q1)의 문턱 전압(Vth1)을 차감한 전압(Vdd-Vth1)이 인가된다. 그리고 최종 승압 신호(taa)가 활성화되면 프리차지 제어 신호(pcc)는 로우 레벨로 비활성화 된다. 트랜지스터(Q1)는 로우 레벨로 비활성화 된 프리차지 제어 신호(pcc)에 응답하여 턴 오프 되고, 제1 노드(nd1)는 내부 전원 전압(Vdd)에서 트랜지스터(Q1)의 문턱 전압(Vth1)을 차감한 전압 레벨인 제1 전압 레벨(Vdd-Vth1)에서 플로팅 된다.
지연부(132)는 최종 승압 신호(taa)를 소정 시간 지연하여 펌프 캐패시터(CP)로 지연 신호(dm)를 출력한다. 도1 의 지연부(32)와 같이 도3 의 지연부(132)또한 지연 신호(dm)를 프리차지 제어부(31)에서 출력되는 프리차지 제어 신호(pcc)와 거의 동일한 타이밍에 출력하기 위한 것으로 최종 승압 신호(taa)를 소정 시간 지연하여 출력한다. 즉 지연부(32)는 프리차지 제어부(131)가 최종 승압 신호(taa)에 응답하여 프리차지 제어 신호(pcc)를 출력하는데 소요되는 시간과 거의 동일한 시간만큼 최종 승압 신호(taa)를 지연하여 지연 신호(dm)를 출력한다.
제1 노드(nd1)는 프리차지 제어 신호(pcc)에 의해 제1 전압 레벨(Vdd-Vth1)로 플로팅 되어 있으므로, 지연 신호(dm)가 펌프 캐패시터(CP)에 인가되면 제1 노드(nd1)의 전압은 제1 전압 레벨(Vdd-Vth1)에 지연 신호(dm)의 전압 레벨(Vdm)을 합한 제2 전압 레벨(Vdd-Vth1+Vdm)이 된다. 최종 승압 신호(taa)는 제1 승압 부(120)에서 승압된 제1 승압 신호(ccpm)와 동일한 전압 레벨의 신호이므로, 지연 신호(dm)의 전압 레벨(Vdm) 또한 중간 전압 레벨로 승압된 신호이다. 따라서 제1 노드(nd1)의 제2 전압 레벨(Vdd-Vth1+Vdm)은 높은 전압 레벨이다.
전송 제어부(133)는 최종 승압 신호(cpm)에 응답하여 전송 제어 신호(trc)를 활성화한다. 트랜지스터(Q2)는 전송 제어 신호(trc)에 응답하여 턴 온 되어, 제1 노드(nd1)의 전압과 출력 노드(ndo)의 전압을 차지 쉐어링(charge sharing) 한다. 전송 제어부(133)는 전송 제어 신호(trc)를 프리차지 제어 신호(pcc)와 지연 신호(dm)보다 늦게 활성화 한다. 이는 프리차지 제어 신호(pcc)에 의해 제1 노드(nd1)가 제1 전압 레벨(Vdd-Vth1)로 플로팅되고, 플로팅 된 제1 노드(nd1)에 지연 신호(dm)를 인가받는 펌프 캐패시터(CP)가 제1 노드(nd1)의 전압 레벨을 제2 전압 레벨(Vdd-Vth1+Vdm)로 완전히 승압한 이후에 제1 노드(nd1)와 출력 노드(ndo)를 차지 쉐어링 해야하기 때문이다.
제2 전압 레벨(Vdd-Vth1+Vdm)의 제1 노드(nd1)와 차지 쉐어링 되는 출력 노드(ndo)의 전압 레벨은 최종 승압 전압(Vpp)레벨로 상승하게 되고, 출력 노드(ndo)에서 출력되는 최종 승압 전압(Vpp)은 기준 전압(Vref)보다 높은 전압 레벨을 갖는다.
전송 제어부(133)는 출력 노드(ndo)와 제1 노드(nd1)가 차지 쉐어링을 완료할 수 있도록 소정 시간동안 전송 제어 신호(trc)를 활성화한다. 출력 노드(ndo)와 제1 노드(nd1)가 차지 쉐어링을 완료한 후 전송 제어부(33)는 전송 제어 신호(trc)를 비활성화 한다.
따라서 도3 에 도시된 차지 펌프 회로는 감지부(112)에서 감지 신호(det)를 활성화하지 않더라도 명령 신호(com)에 응답하여 미리 제1 승압부(120)가 차지 펌핑 동작을 수행하도록 하고, 감지 신호(det)가 활성화되면 최종 승압부(130)가 차지 펌핑 동작을 수행하여 출력 노드(ndo)의 전압 레벨을 최종 승압 전압(Vpp) 레벨로 승압한다. 따라서 종래의 차지 펌프 회로와 비교하여 동작 속도가 빨라진다.
도4 에서 제어부(111)가 명령 신호(com)를 출력하면, 감지부(112)는 출력 노드(ndo)의 전압 레벨을 감지한다. 감지부(112)는 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)이하로 강하하면, 하이 레벨의 감지 신호(det)를 출력한다.
그리고 감지부(112)에서 출력 노드(ndo)의 전압 레벨을 감지하는 동안 제1 승압부(120)는 명령 신호(com)에 응답하여 차지 펌핑 동작을 수행하여 제1 승압 신호(ccpm)를 활성화한다.
도4 에서는 감지부(112)에서 감지 신호(det)를 활성화할 때, 제1 승압부(120)에서 제1 승압 신호(ccpm)를 동일한 타이밍에 활성화하는 것으로 도시하였으나, 이는 본 발명의 이해를 돕기 위한 일예이다. 실제의 회로에서는 감지 신호(det)와 제1 승압 신호(ccpm)가 활성화되는 타이밍은 일치하지 않는 경우가 더 많다.
최종 승압부(130)의 전송 판단부(135)는 감지 신호(det)와 제1 승압 신호(ccpm)에 응답하여 최종 승압 신호(taa)를 활성화한다. 도4 의 최종 승압 신호(taa)는 전송 판단부(135)가 논리곱 게이트로 구현된 것을 가정하여 감지 신호(det)와 제1 승압 신호(ccpm)를 논리곱 연산하여 최종 승압 신호(taa)를 출력하 였다.
지연부(132)는 최종 승압 신호(taa)를 소정 시간 지연하여 하이 레벨의 지연 신호(dm)를 출력하고, 프리차지 제어부(131)는 최종 승압 신호(taa)에 응답하여 로우 레벨의 프리차지 제어 신호(pcc)를 출력한다. 제1 노드(nd1)는 하이 레벨의 프리차지 제어 신호(pcc)에 의해 제1 전압 레벨(Vdd-Vth1)로 충전된 상태에서 프리차지 제어 신호(pcc)가 로우 레벨로 천이함에 따라 제1 전압 레벨(Vdd-Vth1)에서 플로팅 된다. 그리고 지연 신호(dm)가 펌프 캐패시터(CP)에 인가됨에 따라 제1 전압 레벨(Vdd-Vth1)에서 플로팅된 제1 노드(nd1)의 전압 레벨은 제2 전압 레벨(Vdd-Vth1+Vdm)로 승압된다. 전송 제어부(133)가 최종 승압 신호(taa)에 응답하여 전송 제어 신호(trc)를 출력하여 제1 노드(nd1)의 제1 전압 레벨(Vdd-Vth1+Vdm)과 출력 노드(ndo)의 전압 레벨은 차지 쉐어링되어, 승압 전압 레벨(Vpp)이 된다.
도2 에 도시된 차지 펌프 회로의 차지 펌핑 동작과 도4 의 차지 펌핑 동작을 비교하면, 도2 의 차지 펌핑 동작은 제어부(11)에서 명령 신호(com)가 인가되는 시점에서부터, 감지부(12)가 최종 승압 전압(Vpp)의 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 낮아지는 것을 감지하여 하이 레벨의 감지 신호(det)를 출력하는 시점까지의 구간을 감지 구간(A), 제1 차지 펌프(20)에서 감지 신호(det)에 응답하여 제1 승압 신호(cpm)를 출력하는 구간을 차지 전송 준비 구간(B), 및 제1 승압 신호(cpm)에 응답하여 제1 노드(nd1)와 출력 노드(ndo)를 차지 쉐어링하여 출력 노드(ndo)의 전압 레벨이 기준 전압(Vref)보다 높아질 때까지의 구간을 차지 전송 구간(C)로 3구간이다. 그러나 도4 의 차지 펌핑 동작에서는 감지 구간(A)과 차지 전 송 준비 구간(B)이 중복되므로 하나의 구간이 되므로 전체적으로 2구간으로 펌핑 동작이 완료된다. 즉 도2 의 차지 펌핑 동작에 비하여 감지 구간(A)의 시간을 줄일 수 있으므로 본 발명의 차지 펌프 회로의 동작 속도가 도1 의 종래의 차지 펌프 회로의 동작 속도보다 빠르다.
즉 종래의 차지 펌프 회로는 제어부(11)에서 명령 신호(com)가 활성화되었음에도 불구하고, 감지부(12)에서 감지 신호(det)를 활성화한 이후에 제1 승압부(20)가 활성화되어 차지 펌핑 동작을 수행하고, 제1 승압 신호(cpm)를 출력하였다. 그러나 본 발명의 차지 펌프 회로는 제어부(111)에서 명령 신호(com)가 활성화되면, 감지 신호(det)와 무관하게 제1 승압부(120)가 활성화되어 제1 승압 신호(ccpm)를 출력하므로 빠르게 차지 펌핑 동작을 수행할 수 있다.
상기에서는 차지 펌프 회로가 2단 승압 차지 펌프 회로인 것을 예로 나타내었으나, 2단 이상의 다단 승압 차지 펌프(예를 들면 4단)에서도 적용할 수 있음은 자명하다.
또한 감지부(112)에서 기준 전압(Vref)을 인가받는 것으로 설명하였으나, 실제의 회로에서는 감지부(112)가 별도의 기준 전압(Vref)을 인가받지 않고, 출력 노드(ndo)의 전압 레벨이 설계시에 지정된 목표 전압에 도달하였는지를 판별하는 회로를 구비하여 감지 신호(det)를 출력 할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있 음을 이해할 수 있을 것이다.
도1 은 종래의 차지 펌프 회로의 일예를 나타내는 도면이다.
도2 는 도1 에 도시된 차지 펌프 회로의 동작을 설명하기 위한 도면이다.
도3 은 본 발명에 따른 차지 펌프 회로의 일 실시예를 나타내는 도면이다.
도4 는 도3 에 도시된 차지 펌프 회로의 동작을 설명하기 위한 도면이다.

Claims (12)

  1. 명령 신호에 응답하여 차지 펌핑 동작을 수행하여 중간 전압 레벨의 제1 승압 신호를 출력하는 제1 승압부;
    상기 명령 신호에 응답하여 출력 노드의 전압 레벨이 도달해야하는 목표 전압의 전압 레벨보다 낮으면 감지 신호를 출력하는 감지부; 및
    상기 감지 신호와 상기 제1 승압 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 중간 전압 레벨과 상기 목표 전압의 전압 레벨보다 높은 최종 승압 전압 레벨로 차지 펌핑하는 최종 승압부를 구비하는 것을 특징으로 하는 차지 펌프 회로.
  2. 제1 항에 있어서, 상기 제1 승압부는
    상기 명령 신호를 단계적으로 승압하는 적어도 하나의 승압 회로를 구비하는 것을 특징으로 하는 차지 펌프 회로.
  3. 제1 항에 있어서, 상기 최종 승압부는
    상기 감지 신호와 상기 제1 승압 신호에 응답하여, 상기 최종 승압부를 활성화하는 최종 승압 신호를 출력하는 전송 판단부;
    상기 최종 승압 신호에 응답하여 프리차지 제어 신호를 비활성화하는 프리차지 제어부;
    상기 최종 승압 신호를 소정 시간 지연하여 지연 신호를 출력하는 지연부;
    상기 최종 승압 신호에 응답하여 전송 제어 신호를 출력하는 전송 제어부; 및
    상기 프리차지 제어 신호, 지연 신호, 및 전송 제어 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 최종 승압 전압 레벨로 승압하는 승압 회로부를 구비하는 것을 특징으로 하는 차지 펌프 회로.
  4. 제3 항에 있어서, 상기 전송 판단부는
    상기 감지 신호와 상기 제1 승압 신호를 논리곱하는 논리곱 게이트인 것을 특징으로 하는 차지 펌프 회로.
  5. 제4 항에 있어서, 상기 최종 승압 신호는
    상기 중간 전압 레벨을 갖는 것을 특징으로 하는 차지 펌프 회로.
  6. 제3 항에 있어서, 상기 승압 회로부는
    제1 전원 전압과 제1 노드 사이에 연결되고, 상기 프리차지 제어 신호에 응답하여 활성화되어 상기 제1 노드를 프리차지하는 제1 트랜지스터;
    상기 지연부와 상기 제1 노드 사이에 연결되고, 상기 지연 신호에 응답하여 상기 제1 노드의 전압 레벨을 승압하는 펌프 캐패시터; 및
    상기 전송 제어 신호에 응답하여 상기 제1 노드와 상기 출력 노드를 연결하 는 제2 트랜지스터를 구비하는 것을 특징으로 하는 차지 펌프 회로.
  7. 제6 항에 있어서, 상기 제1 전원 전압은
    상기 최종 승압 전압이나 상기 목표 전압 보다 낮은 전압 레벨의 내부 전원 전압인 것을 특징으로 하는 차지 펌프.
  8. 명령 신호에 응답하여 중간 전압 레벨의 제1 승압 신호를 생성하는 승압 신호 생성 단계;
    상기 명령 신호에 응답하여 상기 승압 신호 생성 단계와 동시에 출력 노드의 전압 레벨을 감지하고, 상기 출력 노드의 전압 레벨이 도달해야하는 목표 전압의 전압 레벨보다 낮아지면 감지 신호를 출력하는 감지 신호 생성 단계; 및
    상기 제1 승압 신호와 상기 감지 신호에 응답하여 상기 출력 노드의 전압 레벨을 승압하는 최종 승압 단계를 구비하는 것을 특징으로 하는 차지 펌핑 방법.
  9. 제8 항에 있어서, 상기 승압 신호 생성 단계는
    적어도 하나의 승압 단계를 구비하고, 상기 명령 신호를 상기 적어도 하나의 승압 단계에서 각각 단계별로 승압하는 것을 특징으로 하는 차지 펌핑 방법.
  10. 제8 항에 있어서, 상기 최종 승압 단계는
    상기 감지 신호와 상기 제1 승압 신호에 응답하여, 상기 출력 노드의 승압 여부를 판단하는 상기 중간 전압 레벨의 최종 승압 신호를 출력하는 최종 승압 신호 출력 단계;
    상기 최종 승압 신호에 응답하여 프리차지 제어 신호를 비활성화하는 프리차지 제어 신호 출력 단계;
    상기 최종 승압 신호를 소정 시간 지연하여 지연 신호를 출력하는 지연 단계;
    상기 최종 승압 신호에 응답하여 전송 제어 신호를 출력하는 전송 제어 신호 출력 단계; 및
    상기 프리차지 제어 신호, 지연 신호, 및 전송 제어 신호에 응답하여 상기 출력 노드의 전압 레벨을 상기 최종 승압 전압 레벨로 승압하는 출력 노드 승압 단계를 구비하는 것을 특징으로 하는 차지 펌핑 방법.
  11. 제10 항에 있어서, 상기 최종 승압 신호 출력 단계는
    상기 감지 신호와 상기 제1 승압 신호를 논리곱하는 것을 특징으로 하는 차지 펌핑 방법.
  12. 제10 항에 있어서, 상기 출력 노드 승압 단계는
    활성화된 상기 프리차지 제어 신호에 응답하여 제1 노드를 프리차지하는 프리차지 단계;
    상기 제1 노드에 상기 지연 신호를 인가하여 상기 제1 노드의 전압 레벨을 승압하는 제1 노드 승압 단계; 및
    상기 승압된 제1 노드와 상기 출력 노드를 연결하여 상기 제1 노드와 상기 출력 노드를 차지 쉐어링하는 차지 쉐어링 단계를 구비하는 것을 특징으로 하는 차지 펌핑 방법.
KR1020070078993A 2007-08-07 2007-08-07 차지 펌프 회로 및 차지 펌핑 방법 KR20090014783A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070078993A KR20090014783A (ko) 2007-08-07 2007-08-07 차지 펌프 회로 및 차지 펌핑 방법
US12/187,292 US20090039948A1 (en) 2007-08-07 2008-08-06 Charge pump circuit and charge pumping method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078993A KR20090014783A (ko) 2007-08-07 2007-08-07 차지 펌프 회로 및 차지 펌핑 방법

Publications (1)

Publication Number Publication Date
KR20090014783A true KR20090014783A (ko) 2009-02-11

Family

ID=40345896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078993A KR20090014783A (ko) 2007-08-07 2007-08-07 차지 펌프 회로 및 차지 펌핑 방법

Country Status (2)

Country Link
US (1) US20090039948A1 (ko)
KR (1) KR20090014783A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010130781A (ja) * 2008-11-27 2010-06-10 Elpida Memory Inc チャージポンプ回路及びこれを備える半導体記憶装置
US9443431B1 (en) * 2012-05-08 2016-09-13 Western Digital Technologies, Inc. System and method for preventing undesirable substantially concurrent switching in multiple power circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165386B1 (ko) * 1995-04-24 1999-02-01 김광호 반도체장치의 내부 승압회로
US6229385B1 (en) * 1999-01-29 2001-05-08 Linear Technology Corporation Control feature for IC without using a dedicated pin
US6272029B1 (en) * 1999-02-05 2001-08-07 United Microelectronics Corporation Dynamic regulation scheme for high speed charge pumps
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
US6320796B1 (en) * 2000-11-10 2001-11-20 Marvell International, Ltd. Variable slope charge pump control
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
KR100542708B1 (ko) * 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100735674B1 (ko) * 2005-08-04 2007-07-04 삼성전자주식회사 승압 전압 발생장치 및 그에 따른 펌핑비율 제어방법

Also Published As

Publication number Publication date
US20090039948A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
KR100390154B1 (ko) 반도체 메모리장치의 차지 펌프회로
US7158423B2 (en) Semiconductor memory device and array internal power voltage generating method thereof
KR20070014391A (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US8963624B2 (en) Boosting circuit
KR100309602B1 (ko) 전위검출회로에서의전력소비를감소시키는반도체장치
KR20120119320A (ko) 펌핑 회로 및 펌핑 전압 생성 방법
US20140307499A1 (en) Booster circuit
US7623394B2 (en) High voltage generating device of semiconductor device
KR20040047173A (ko) 노이즈를 감소시킨 전압 발생장치
KR20090014783A (ko) 차지 펌프 회로 및 차지 펌핑 방법
US20050206440A1 (en) High voltage generator in semiconductor memory device
EP3896832B1 (en) Power supply module, and memory device
US6771115B2 (en) Internal voltage generating circuit with variable reference voltage
US7586360B2 (en) Power supply apparatus and method
US7102423B2 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
KR100721899B1 (ko) 승압 전압 발생회로 및 승압 전압 발생방법
US8319544B2 (en) Determining and using dynamic voltage scaling mode
KR20100135021A (ko) 반도체 메모리장치의 파워업회로
KR0165386B1 (ko) 반도체장치의 내부 승압회로
KR100200764B1 (ko) 승압 전원 전압 감지 회로
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
US8374007B2 (en) Supplying power with maintaining its output power signal with the assistance of another power apply and method therefor
US20060192607A1 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
KR100650805B1 (ko) 펌핑 회로 및 펌핑 전압 생성 방법
US6791395B2 (en) Boost circuit for providing constant pump voltage

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid