KR20120119320A

KR20120119320A - 펌핑 회로 및 펌핑 전압 생성 방법

Info

Publication number: KR20120119320A
Application number: KR1020110037166A
Authority: KR
Inventors: 성문수
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2011-04-21
Filing date: 2011-04-21
Publication date: 2012-10-31
Also published as: US8633759B2; US20120268179A1

Abstract

펌핑 회로는 펌핑 동작 초기에는 제1 클럭 신호를 이용하여 펌핑 동작을 실시하여 출력 전압을 상승시키다가, 목표 레벨에 도달한 후 출력전압이 조금 낮아지면 제1 클럭 신호보다 주기가 긴 제2 클럭 신호를 이용하여 펌핑 동작을 실시하고, 급격한 전력 소모 등으로 인하여 출력 전압이 크게 낮아지면 다시 제1 클럭 신호를 이용하여 펌핑 동작을 실시함으로써, 펌핑 동작 시의 소모 전류를 감소시키고 칩의 전류 소모를 크게 줄일 수 있다.

Description

펌핑 회로 및 펌핑 전압 생성 방법{The pumping circuit and a generating method of a pumping voltage using the same}

본 발명은 반도체 메모리 장치의 동작 전압을 생성하는 펌핑 회로에 관한 것으로 특히, 전류 소모를 줄일 수 있는 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것이다.

반도체 메모리 장치 중 플래시 메모리 장치는 고전압을 칩 내부에서 자체 발생시키는 전압 생성 회로를 포함한다. 전압 생성 회로는 저전압을 펌핑 동작으로 상승시켜 고전압으로 출력하도록 구성되는 펌핑 회로를 포함한다.

이러한 펌핑 회로는 복수 개의 차지 펌프 회로가 직렬로 연결되고, 입력 클럭에 응답하여 앞 단의 차지 펌프 회로에서 상승된 전압을 다음 단의 차지 펌프 회로가 더 높은 전압으로 상승시켜 목표 레벨의 고전압을 생성한다.

이러한 펌핑 회로의 출력 전압을 목표 레벨로 일정하게 유지하기 위해 레귤레이터(regulator)가 필요하다. 일반적으로 레귤레이터는 차지 펌프 회로의 출력 전압으로부터 저항에 의해 분배된 전압과 기준 전압을 비교하여 출력 전압이 기준 전압보다 낮으면 차지 펌프 회로를 구동시키고, 분배 전압이 기준 전압보다 높으면 차지 펌프 회로의 펌핑 동작을 중지시킨다.

종래의 펌핑 회로는 일정한 주기의 클럭 신호를 이용하여 펌핑 동작을 실시하였다. 클럭 신호의 주기는 펌프 구동능력(Pump drivability) 및 펌핑 전압 상승 시간(rising time)과 연관성이 있기 때문에 펌프의 부하(Pump loading)를 고려하여 클럭 신호를 적절히 변경하여 펌핑 동작을 실시할 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는 출력 전압의 레벨과 목표 레벨의 차이에 따라 펌핑 동작에 사용되는 클럭 신호의 주기를 변경함으로써 펌핑 동작 시의 소모 전류를 줄일 수 있는 펌핑 회로 및 펌핑 전압 생성 방법을 제공하는 것이다.

본 발명의 실시예에 따른 펌핑 회로는 제1 클럭 신호 및 상기 제1 클럭 신호보다 주기가 긴 제2 클럭 신호를 출력하도록 구성된 클럭 발생부; 상기 제1 또는 제2 클럭 신호에 응답하여 펌핑 전압을 생성하도록 구성된 펌핑부; 상기 펌핑 전압을 검출하여 그 검출결과에 따라 상기 펌핑부의 동작을 제어하기 위한 제1 제어신호를 생성하도록 구성된 제1 검출부; 및 상기 제1 제어신호가 설정된 시간 동안 인에이블 상태를 유지하는지에 따라, 상기 클럭 발생부로부터 상기 제1 또는 제2 클럭 신호가 출력되도록 하기 위한 제2 제어신호를 생성하는 제2 검출부를 포함한다.

본 발명의 실시예에 따른 펌핑 전압 생성 방법은 펌핑 동작 초기에, 펌핑 전압이 목표 전압까지 상승하도록 제1 클럭 신호에 따라 펌핑 동작을 실시하는 단계; 및 상기 펌핑 전압이 상기 목표 전압에 도달하면 펌핑 동작을 정지시키는 단계; 상기 펌핑 전압이 상기 목표 전압보다 일정 시간 이상 작은 상태로 유지되면 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 상기 제1 클럭 신호에 따라 펌핑 동작을 실시하고, 상기 펌핑 전압이 상기 목표 전압보다 일정 시간 미만 작은 상태로 유지되면 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 제2 클럭 신호에 따라 펌핑 동작을 실시하는 단계를 포함하고, 상기 제2 클럭 신호의 주기는 상기 제1 클럭 신호의 주기보다 긴 것을 특징으로 한다.

본 발명에 따른 펌핑 회로 및 펌핑 전압 생성 방법에 의하면,

펌핑 동작 초기에는 제1 클럭 신호를 이용하여 펌핑 동작을 실시하여 출력 전압을 상승시키다가, 목표 레벨에 도달한 후 출력전압이 조금 낮아지면 제1 클럭 신호보다 주기가 긴 제2 클럭 신호를 이용하여 펌핑 동작을 실시하고, 급격한 전력 소모 등으로 인하여 출력 전압이 크게 낮아지면 다시 제1 클럭 신호를 이용하여 펌핑 동작을 실시함으로써, 펌핑 동작 시의 소모 전류를 감소시키고 칩의 전류 소모를 크게 줄일 수 있다.

도 1은 본 발명의 제1 실시예에 따른 펌핑 회로를 설명하는 블록도이다.
도 2는 본 발명의 제2 실시예에 따른 펌핑 회로를 설명하는 블록도이다.
도 3은 도 1의 클럭 결정부의 세부 구성을 설명하는 회로도이다.
도 4는 도 1의 제2 검출부의 세부 구성을 설명하는 회로도이다.
도 5는 도 4의 제2 검출부의 동작을 설명하기 위한 파형도이다.
도 6은 도 4의 지연 회로의 세부 구성을 설명하는 회로도이다.
도 7은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

도 1은 본 발명의 제1 실시예에 따른 펌핑 회로를 설명하는 블록도이다.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 펌핑 회로(100)는 클럭 발생부(105), 펌핑부(145), 제1 검출부(170), 및 제2 검출부(180)를 포함한다.

클럭 발생부(105)는 제1 클럭 신호(1^st_CLK) 및 제1 클럭 신호(1^st_CLK)보다 주기가 긴 제2 클럭 신호(2^nd_CLK)를 출력하도록 구성된다.

클럭 발생부(105)는 오실레이터(110), 클럭 분주부(120), 및 클럭 결정부(130)를 포함한다.

오실레이터(110)는 펌핑 동작에 필요한 기준 클럭 신호로서 제1 클럭 신호(1^st CLK)를 생성한다.

클럭 분주부(120)는 오실레이터로(110)부터 생성되는 제1 클럭 신호(1^st CLK)를 분주하여 제1 클럭 신호(1^st CLK)보다 주기가 긴 제2 클럭 신호(2^nd CLK)를 생성하도록 구성된다. 실시예로서 클럭 분주부(120)는 제1 클럭 신호(1^st CLK)를 분주하여 제2 클럭 신호(2^nd CLK)의 주기가 제1 클럭 신호(1^st CLK)의 두 배가 되도록 할 수 있다.

클럭 결정부(130)는 제2 제어 신호(L_CLK_EN)에 따라 제1 클럭 신호(1^st CLK)와 제2 클럭 신호(2^nd CLK) 중 하나의 클럭 신호를 결정하여 출력하도록 구성된다.

펌핑부(145)는 클럭 결정부(130)에서 결정된 하나의 클럭 신호(Dec_CLK)와 제1 제어 신호(PMCKEN)에 따라 펌핑 동작을 수행하여 낮은 입력 전압(예를 들면, 전원전압)을 목표 전압까지 상승시킨 펌핑 전압(Vp)을 생성하도록 구성된다.

펌핑부(145)는 클럭 구동부(140)와 차지 펌프(150)를 포함한다.

클럭 결정부(130)에서 결정된 클럭 신호(Dec_CLK)는 펌핑부(145)의 클럭 구동부(140)로 입력된다. 클럭 구동부(140)는 제1 검출부(170)에서 생성되는 제1 제어 신호(PMCKEN)에 따라 펌핑 동작에 필요한 클럭 신호(Dec_CLK)를 차지 펌프(150)로 전달한다. 즉, 제1 제어 신호(PMCKEN)가 하이 레벨로 입력되면 펌핑부(145)가 펌핑 동작을 실시하도록 클럭 구동부(140)가 차지 펌프(150)로 클럭 신호(Dec_CLK)를 공급한다. 상세하게는 상반된 레벨의 두 클럭 신호(Dec_CLK, /Dec_CLK)를 공급한다.

제1 검출부(170)는 펌핑 전압(Vp)을 검출하여 그 검출결과에 따라 펌핑부(145)의 동작을 제어하기 위한 제1 제어신호(PMCKEN)를 생성하도록 구성된다.

제1 검출부(170)는 펌핑 회로 구동부(172), 기준전압 생성부(174), 전압 분배부(176), 및 비교부(178)를 포함한다.

펌핑 회로 구동부(172)는 펌프 인에이블 신호(Pump_EN)에 응답하여 펌핑 회로의 구동 여부를 결정한다.

기준전압 생성부(174)는 기준 전압(Vref)를 생성한다.

전압 분배부(176)는 펌핑부(145)에 의해 생성된 펌핑 전압(Vp)을 분배하여 분배 전압(Vdiv)을 생성한다. 전압 분배부(176)는 펌핑부(145)의 출력단자와 접지단자 사이에 직렬 접속된 저항들(R1, R2)로 구현될 수 있다. 이들 저항의 비에 따라 펌핑 전압(Vp)이 분배되는 정도를 조절하여 분배 전압(Vdiv)의 레벨을 결정할 수 있다.

비교부(178)는 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하고 그 비교 결과에 따라 제1 제어 신호(PMCKEN)를 생성한다.

제1 검출부(170)는 펌프 인에이블 신호(Pump_EN)가 입력되면 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하고 펌핑 전압(Vp)이 목표 전압보다 낮으면 하이 레벨의 제1 제어 신호(PMCKEN)를 생성하고, 펌핑 전압(Vp)이 목표 전압보다 크면 로우 레벨의 제1 제어 신호(PMCKEN)를 생성한다. 하이 레벨의 제1 제어 신호(PMCKEN)가 생성되면 펌핑부(145)가 펌핑 동작을 시작한다.

제2 검출부(180)는 제1 제어신호(PMCKEN)가 설정된 시간(3T) 동안 인에이블 상태를 유지하는지에 따라, 클럭 발생부(105)로부터 제1 또는 제2 클럭 신호(1^st, 2^nd CLK)가 출력되도록 하기 위한 제2 제어신호(L_CLK_EN)를 생성한다. 상세하게는, 제1 제어신호(PMCKEN)가 설정된 시간 동안 인에이블 상태를 유지하면 클럭 발생부(105)로부터 제1 클럭 신호(1^stCLK)가 출력되도록 하기 위한 제2 제어신호(L_CLK_EN)를 생성하고, 제1 제어신호(PMCKEN)가 설정된 시간 동안 인에이블 상태를 유지하지 않으면 클럭 발생부(105)로부터 제2 클럭 신호(2^nd CLK)가 출력되도록 하기 위한 제2 제어신호(L_CLK_EN)를 출력한다.

제1 제어 신호(PMCKEN)와 제2 제어 신호(L_CLK_EN)는 동시에 하이레벨로 생성되거나 제1 제어 신호(PMCKEN)만 하이레벨로 생성될 수 있으며, 두 신호 모두 로우 레벨로 생성될 수 있다. 펌핑 전압(Vp)이 목표 전압보다 높아지면 제1 제어 신호(PMCKEN) 및 제2 제어 신호(L_CLK_EN)가 로우 레벨로 생성되며, 펌핑부(145)에서의 펌핑 동작은 중지된다.

제2 검출부(180)의 구성 및 동작에 대해서는 도 4에서 좀 더 상세하게 설명하기로 한다.

출력단자와 접지단자 사이에 접속된 캐패시터(Cp)는 로드 캐패시터이다. 이 로드 캐패시터(Cp)는 출력되는 전압을 임시로 저장하는 역할을 한다.

펌핑 회로(100)에서 생성된 펌핑 전압(Vp)은 각각 주변 회로들(192, 194, 196)로 공급된다.

도 2는 본 발명의 제2 실시예에 따른 펌핑 회로를 설명하는 블록도이다.

도 2를 참조하면, 본 발명의 제2 실시예에 따른 펌핑 회로(200)는 본 발명의 제1 실시예에 따른 펌핑 회로(100)의 구성 요소를 모두 포함하나, 레귤레이팅 동작을 두 단계로 실시하기 위해 제1 실시예에 따른 펌핑 회로(100)에 비해 제2 레귤레이팅 동작 회로를 추가적으로 더 포함한다.

제2 레귤레이팅 동작 회로는 레귤레이션된 펌핑 전압(즉, 제1 레귤레이션 전압, Vp1)을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압(Vp2)을 출력한다.

제2 레귤레이팅 동작 회로는 제2 기준전압 생성부(310), 제2 비교부(320), 제2 전압 분배부(330), 전류 차단부(340), 전압 공급부(350)를 포함한다.

제2 전압 분배부(330)는 직렬로 연결된 다수의 저항들(R3, R4)를 포함하며, 이들의 비에 따라 제2 레귤레이션 전압(Vp2)을 분배하여 제2 분배 전압(Vdiv2)을 출력한다. 바람직하게는 출력단자와 접지단자 사이에 직렬로 연결된 제3 및 제4 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 제2 비교부(320)로 입력되는 제2 분배전압(Vdiv2)을 출력한다. 이때, 제3 저항(R3)의 저항값을 조절하여(즉, R3는 가변저항일 수 있음) 출력전압(Vp2)을 제어한다.

제2 비교부(320)는 제2 분배전압(Vdiv2)과 제2 기준 전압(Vref2)을 비교하여 전류 차단부(340)의 동작을 제어한다. 이를 위해, 제2 기준 전압(Vref2)을 반전단자(-)로 입력받고, 제2 분배전압(Vdiv2)을 비반전단자(+)로 입력받는 OP 앰프를 포함한다. 이때, 제2 기준 전압(Vref2)으로는 제2 분배전압(Vdiv2)과 동일한 전압을 인가함으로써, 실제로 입력되는 제2 분배전압(Vdiv2)과 제2 기준 전압(Vref2)의 크기를 비교하게 된다. 따라서, 비교 결과에 따라 제2 분배전압(Vdiv2)이 제2 기준 전압(Vref2)보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압(Vdiv2)이 제2 기준 전압(Vref2)보다 작으면 로우 레벨 전압을 출력한다.

한편, 전류 차단부(340)는 펌핑부(245)의 출력단자와 접지단자 사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부(320)의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N22)를 포함한다. NMOS 트랜지스터(N22)는 전압 공급부(350)와 접지 단자 사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로써 펌핑부(245)의 출력단자로부터 접지 단자로 이어지는 전류 경로를 형성한다. NMOS 트랜지스터(N22)와 접지 단자 사이에는 전류의 역류를 방지하기 위한 다이오드(D1)를 더 포함할 수 있다.

따라서, 비교부(320)의 비교 결과에 따라 제2 분배전압(Vdiv2)이 제2 기준 전압(Vref2)보다 크면 하이 레벨 전압이 출력되므로 전류 차단부(340)를 통하여 전류 경로가 형성된다. 이때, 형성된 전류 경로를 통해 흘러가는 전류의 크기는 제2 분배전압(Vdiv2)이 제2 기준 전압(Vref2)보다 클수록 더 커지게 된다. 또한 전류 경로가 형성됨에 따라 제1 레귤레이션 전압(Vp1)의 레벨은 낮아지게 된다. 한편, 제2 분배전압(Vdiv2)이 제2 기준 전압(Vref2)보다 작으면 로우 레벨 전압이 출력되므로 NMOS 트랜지스터(N22)가 턴오프되어 전류 경로가 차단된다.

전압 공급부(350)는 전류 경로의 형성 여부에 따라 제1 레귤레이션 전압(Vp1)을 제2 레귤레이팅 동작 회로의 출력 단자에 공급하거나 차단한다. 이를 위해, 전압 공급부(350)는 펌핑부(245)의 출력단과 전류 차단부(340) 사이에 접속된 저항(R5), 펌핑부(245)의 출력단과 레귤레이팅 동작 회로의 출력단 사이에 접속되고 저항(R5)과 전류 차단부(340)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N21)를 포함한다.

전압 공급부(350)는 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압(Vp1)이 NMOS 트랜지스터(N21)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로써 제1 레귤레이션 전압(Vp1)이 제2 레귤레이팅 동작 회로의 출력단에 공급되도록 한다. 그러나 전류 경로가 형성된 경우에는 NMOS 트랜지스터(N21)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압(Vp1)이 제2 레귤레이팅 동작 회로의 출력단에 공급되지 않는다.

이와 같은 본 발명의 제2 실시예에 따른 펌핑 회로(200)에 의하면, 제1 실시예에서 보다 좀 더 정밀하게 레귤레이팅된(즉, 안정화된) 전압을 얻을 수 있다.

도 3은 도 1의 클럭 결정부의 세부 구성을 설명하는 회로도이다.

도 3을 참조하면, 클럭 결정부(130)는 제1 스위칭 회로부(132)와 제2 스위칭 회로부(134)를 포함한다.

제1 스위칭 회로부(132)는 오실레이터(110)와 연결되어 제2 제어 신호(L_CLK_EN)에 따라 오실레이터(110)에서 생성되는 제1 클럭 신호(PMCK1&PMCK2)를 전달한다. 제1 스위칭 회로부(132)는 각각의 드레인과 소스가 서로 연결된 NMOS 트랜지스터(N31) 및 PMOS 트랜지스터(P31)로 구현될 수 있다.

제2 스위칭 회로부(134)는 클럭 분주부(120)와 연결되어 제2 제어 신호(L_CLK_EN)에 따라 클럭 분주부(120)에서 생성되는 제2 클럭 신호(PMCK1*2&PMCK2*2)를 전달한다. 제2 스위칭 회로부(134) 역시 각각의 드레인과 소스가 서로 연결된 NMOS 트랜지스터(N32) 및 PMOS 트랜지스터(P32)로 구현될 수 있다.

제2 제어 신호(L_CLK_EN)가 하이레벨로 인가되면, 제1 스위칭 회로부(132)의 NMOS 트랜지스터(N31) 및 PMOS 트랜지스터(P31)가 턴온 되고 제2 스위칭 회로부(134)의 NMOS 트랜지스터(N32) 및 PMOS 트랜지스터(P32)는 턴오프 되어, 클럭 결정부(130)는 제1 클럭 신호(PMCK1&PMCK2)를 결정된 클럭 신호(Dec_CLK)로서 출력한다.

제2 제어 신호(L_CLK_EN)가 로우레벨로 인가되면, 제1 스위칭 회로부(132)의 NMOS 트랜지스터(N41) 및 PMOS 트랜지스터(P31)가 턴오프 되고 제2 스위칭 회로부(134)의 NMOS 트랜지스터(N42) 및 PMOS 트랜지스터(P32)는 턴온 되어, 클럭 결정부(130)는 제2 클럭 신호(PMCK1*2&PMCK2*2)를 결정된 클럭 신호(Dec_CLK)로서 출력한다.

도 4는 도 1의 제2 검출부의 세부 구성을 설명하는 회로도이다.

도 4를 참조하면, 제2 검출부(180)는 펌프 인에이블 신호(Pump_EN)와 제1 제어 신호(PMCKEN)에 따라 제2 제어 신호(L_CLK_EN)를 생성한다. 상세하게는, 제2 검출부(180)는 펌핑 초기 동작 시 제1 제어 신호(PMCKEN)에 관계없이 하이 레벨의 제2 제어 신호(L_CLK_EN)를 생성하며, 펌핑 전압이 목표 전압에 도달한 후에는 제1 제어 신호(PMCKEN)가 설정된 시간(예: 3T) 이상 하이 레벨로 입력되는 경우에만 하이 레벨의 제2 제어 신호(L_CLK_EN)를 생성한다.

이러한 제2 검출부(180)는 전원전압 단자에 연결되며 펌프 인에이블 반전 신호(/Pump_EN)에 따라 동작하는 제1 스위칭 소자(P41), 제1 스위칭 소자(P41)에 연결되며 제1 제어 신호(PMCKEN)에 따라 동작하는 제2 스위칭 소자(P42), 입력단자(A)가 제2 스위칭 소자(P42)에 연결되는 래치(LAT), 래치(LAT)의 입력단자(A)와 접지단자 사이에 접속되며 초기화 신호(예를 들면, 펌프 인에이블 반전 신호; /Pump_EN)에 따라 래치(LAT)의 출력값을 하이레벨로 초기화하는 제3 스위칭 소자(N42), 제1 제어 신호(PMCKEN)의 상승 에지(rising edge)만을 소정의 시간(예: 3T)만큼 지연시키는 지연부(410), 래치(LAT)의 입력단자(A)와 접지단자 사이에 접속되며 지연부(410)의 출력신호(PMCKEN_DLY)에 따라 동작하는 제4 스위칭 소자(N41), 펌프 인에이블 신호(Pump_EN) 및 래치(LAT)의 출력 신호에 따라 제2 제어 신호(L_CLK_EN)를 출력하는 논리곱 소자(즉, NAND 게이트 및 인버터)(NA2 및 I5)를 포함한다. 한편, 제1 스위칭 소자(P41)로 인가되는 펌프 인에이블 반전 신호(/Pump_EN)는 동작 마진을 향상시키기 위하여 짝수 개의 인버터(미도시)를 통해 일정시간 지연되어 제1 스위칭 소자(P41)로 인가될 수 있다.

여기에서, 제1 및 제2 스위칭 소자(P41 및 P42)는 PMOS 트랜지스터로 구현할 수 있으며, 제3 및 제4 스위칭 소자(N42 및 N41)는 NMOS 트랜지스터로 구현할 수 있다. 한편, 래치(LAT)는 인버터들(I3 및 I4)로 구현할 수 있다.

도 5는 도 4의 제2 검출부의 동작을 설명하기 위한 파형도이다.

도 4 및 도 5를 참조하면, 초기에는 펌프 인에이블 신호(Pump_EN)가 로우 레벨이므로 하이 레벨로 인가되는 초기화 신호(/Pump_EN)에 의해 제3 스위칭 소자(N42)가 턴온되고, 이로 인해 래치(LAT)는 노드 A에 로우 레벨의 데이터를 저장하고 로우 레벨의 신호를 출력한다.

이어서, 펌핑 동작이 시작되면, 제1 검출부(170)에서는 하이 레벨의 제1 제어 신호(PMCKEN)가 생성되고, 제2 검출부(180)에서는 래치(LAT)의 하이 레벨 데이터와 하이 레벨의 펌프 인에이블 신호(Pump_EN)가 입력되는 논리곱 소자(NA2 및 I5)에 의해 하이레벨의 제2 제어 신호(L_CLK_EN)가 생성된다.

이렇게 펌핑 동작 초기에는 낮은 입력 전압을 빠르게 상승시켜 목표 전압의 펌핑 전압(Vp)을 빠른 시간 내에 생성하기 위해, 제1 클럭 신호(PMCKEN)에 따라 펌핑 동작을 수행할 수 있도록 제2 제어 신호(L_CLK_EN)가 하이레벨로 생성된다.

한편, 펌핑 전압(Vp)이 목표 전압까지 도달한 후에는, 제1 제어 신호(PMCKEN)가 로우 레벨이 되고, 그에 따라 제2 제어 신호(L_CLK_EN)도 로우 레벨이 된다.

하지만, 누설 전류나 주변 회로의 동작에 의해 펌핑 전압(Vp)이 목표 전압보다 낮아지면 제1 제어 신호(PMCKEN)에 따라 제2 제어 신호(L_CLK_EN)의 레벨이 결정된다. 좀 더 구체적으로 설명하면 다음과 같다.

펌핑 전압(Vp)이 목표 전압까지 도달한 후 펌핑 전압(Vp)이 목표 전압보다 낮아지면 다시 펌핑 동작을 수행하기 위하여 제1 제어 신호(PMCKEN)가 먼저 하이 레벨이 된다.

이때, 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면(즉, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 더 크면), 제1 제어 신호(PMCKEN)가 일정 시간(3T) 이상 하이 레벨로 인가된다. 이 경우 지연부(410)에 의해 상승 에지(rising edge)가 제1 제어 신호(PMCKEN)보다 일정 시간(3T) 지연되고 하강 에지(falling edge)는 제1 제어 신호(PMCKEN)와 일치하는 제1 인에이블 지연신호(PMCKEN_DLY)가 생성된다. 이 신호에 의해 제4 스위칭 소자(N41)가 턴온되고 래치(LAT)에 저장된 데이터가 변하면서, 제1 제어 신호(PMCKEN)가 하이레벨이 된 시점으로부터 일정 시간(3T) 후에 제2 제어 신호(L_CLK_EN)가 하이레벨이 된다.

이렇게 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면, 제1 제어 신호(PMCKEN) 및 제2 제어 신호(L_CLK_EN)가 모두 하이레벨이 되면서 클럭 결정부에 의해 제1 클럭 신호가 결정되고, 제1 클럭 신호에 따라 펌핑 동작을 실시하여 펌핑 전압(Vp)을 빠르게 목표 전압까지 상승시킬 수 있다.

하지만, 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면(즉, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 더 작으면), 제1 제어 신호(PMCKEN)가 일정 시간(3T)보다 짧게 하이 레벨로 인가된다(즉, 펄스 형태). 이 경우, 지연부(410)는 제1 제어 신호(PMCKEN)의 상승 에지를 일정시간(3T) 지연시키기 때문에, 지연된 제1 제어 신호(PMCKEN _DLY)는 계속 로우 레벨이 된다. 따라서, 래치(LAT)에 저장된 데이터는 변하지 않으며, 제2 제어 신호(L_CLK_EN)도 계속 로우 레벨로 유지된다.

이렇게 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면, 제1 제어 신호(PMCKEN)만 하이레벨이 되면서 클럭 결정부에서 제2 클럭 신호가 결정되어, 제1 클럭 신호보다 주기가 긴 제2 클럭 신호에 따라 펌핑 동작을 실시하게 됨으로써, 펌핑 전압(Vp)을 목표 전압까지 상승시키되 펌핑 전압(Vp)과 목표 전압의 차이를 최소화할 수 있다.

도 6은 도 4의 지연부의 세부 구성을 설명하는 회로도이다.

도 6을 참조하면, 지연부(410)는 복수 개의 인버터(INV6~INV9), PMOS 트랜지스터(P61) 및 NMOS 트랜지스터(N61), 복수 개의 저항(R3~Rn), 캐패시터(C2), 및 제4 논리게이트(NA3)를 포함한다.

PMOS 트랜지스터(P61)와 NMOS 트랜지스터(N61)는 전원 단자와 접지단자 사이에 직렬로 접속된다. PMOS 트랜지스터(P61)과 NMOS 트랜지스터(N61)의 사이에는 복수 개의 저항(R3~Rn)이 직렬로 접속된다. PMOS 트랜지스터(P61)의 게이트와 NMOS 트랜지스터(N61)의 게이트는 서로 연결되어 있으며, 이들 게이트로는 직렬로 접속된 두 개의 인버터(INV8, INV9)를 거쳐 제1 제어 신호(PMCKEN)가 입력신호로서 인가된다.

PMOS 트랜지스터(P61)와 저항(R3~Rn) 사이에 캐패시터(C2)와 인버터(INV10)가 병렬로 접속된다. 캐패시터(C2)는 그 타단이 접지단자와 접속된다.

인버터(INV10)의 출력 신호와 지연부(410)의 입력신호인 제1 제어 신호(PMCKEN)가 논리 게이트(NA4)의 입력단으로 인가되며, 인버터(INV11)를 거치면 지연된 입력신호(PMCKEN_DLY)가 출력된다.

이하에, 상기의 구성을 갖는 지연부(410)의 동작을 설명하기로 한다.

우선 제1 제어 신호(PMCKEN)가 로우 레벨로 인가되면 두 개의 인버터(INV6, INV7)를 거치면서 각각 반전되어 PMOS 트랜지스터(P61) 및 NMOS 트랜지스터(N61)의 게이트로 로우 레벨의 신호가 인가된다. 이에 따라 PMOS 트랜지스터(P61)는 턴 온 되고, NMOS 트랜지스터(N61)는 턴 오프 된다. 따라서 전원 전압(예를 들면, Vcc)이 캐패시터(C2)에 충전된다. 제1 제어 신호(PMCKEN)가 로우 레벨로 인가되기 때문에 논리 게이트(NA4)의 출력은 다른 입력단의 신호에 관계없이(즉, 지연 없이) 하이 레벨로 출력되고, 인버터(INV11)에 의해 반전되어 로우 레벨의 출력신호(PMCKEN_DLY)가 출력된다.

이후, 제1 제어 신호(PMCKEN)가 하이 레벨로 인가되면 두 개의 인버터(INV6, INV7)를 거치면서 각각 반전되어 PMOS 트랜지스터(P61) 및 NMOS 트랜지스터(N61)의 게이트로 하이 레벨의 신호가 인가된다. 이에 따라 PMOS 트랜지스터(P61)는 턴 오프 되고, NMOS 트랜지스터(N61)는 턴 온 된다. 이에 따라 캐패시터(C2)와 저항(R3~Rn) 및 NMOS 트랜지스터(N61) 사이에 전류 경로가 형성된다. 따라서 캐패시터(C2)에 충전되었던 전하가 디스차지되고, 일정 시간이 지나서 충분이 낮은 레벨이 되면 인버터(INV10)에 의해 반전되어 하이 레벨의 신호가 논리 게이트(NA4)로 인가된다. 여기에서, 직렬로 접속된 복수 개의 저항(R3~Rn)은 지연부(410)에 의해 지연되는 시간을 결정하는데, 이 저항(R3~Rn)의 크기를 조절하여 지연 시간을 조절할 수 있다. 본 발명에서는 3T(T: 펄스 주기)의 지연 시간을 예로 들어 설명한다.

하이 레벨의 제1 제어 신호(PMCKEN)와 인버터(INV10)에 의해 반전된 하이 레벨의 신호가 논리 게이트(NA4)로 인가되면 로우 레벨의 신호가 출력되고 인버터(INV11)에 의해 반전되어 하이 레벨의 출력신호(PMCKEN_DLY)가 출력된다. 이때의 출력 신호(PMCKEN_DLY)는 지연부(410)에 의해 지연된 신호이다.

즉, 지연부(410)는 제1 제어 신호(PMCKEN)의 상승 에지는 지연되고 하강 에지는 지연되지 않은 신호를 지연된 제1 제어 신호(PMCKEN_DLY)로서 출력한다.

이하, 타이밍도를 참조하여 상기의 구성들을 포함하는 본 발명의 펌핑 회로의 동작을 보다 상세하게 설명하기로 한다.

도 7은 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 타이밍도이다.

도 1 및 도 7을 참조하면, 펌핑 동작이 이루어지기 전 초기 구간(t1)에서는 제1 제어 신호(PMCKEN)와 제2 제어 신호(L_CLK_EN)가 모두 로우 레벨이 되며, 펌핑 동작은 진행되지 않는다.

이때, 제2 검출부(180)에서는 초기화 동작이 이루어지며, 이에 따라 래치(도 4의 LAT)에 하이 레벨의 신호가 저장된다. 초기화 동작 시 래치(도 4의 LAT)에 하이 레벨의 신호를 저장하는 이유는 펌핑 동작을 시작할 때 제1 클럭 신호를 이용하여 펌핑 동작을 수행하기 위한 것이다.

펌핑 구간(t2)에서는, 제1 제어 신호(PMCKEN) 및 제2 제어 신호(L_CLK_EN)가 모두 하이 레벨이 되며, 제1 및 제2 제어 신호들(PMCKEN 및 L_CLK_EN)에 의해 제1 클럭 신호에 따라 펌핑 동작이 실시된다. 이때, 제2 제어 신호(L_CLK_EN)는 초기화 동작에 의해 제1 제어 신호(PMCKEN)에 상관없이 바로 하이 레벨이 된다. 그 결과로, 펌핑 전압(Vp)의 전위가 목표 전압까지 빠르게 상승한다.

안정화 구간(t3)에서는, 펌핑 전압(Vp)이 목표 전압까지 높아진 후 다시 목표 전압보다 낮아지면, 제1 검출부(170)가 이를 감지하고 제1 제어 신호(PMCKEN)를 하이레벨로 만든다(즉, 제1 제어 신호(PMCKEN)는 펄스 형태로 입력됨). 이때 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지기 때문에, 제1 제어 신호(PMCKEN)가 일정 시간(3T) 이상 하이 레벨로 유지되기 전에 펌핑 전압(Vp)이 목표 전압까지 상승하게 된다. 따라서, 제2 제어 신호(L_CLK_EN)는 계속 로우 레벨을 유지하게 되며, 그 결과로, 클럭 결정부(130)에서는 제2 클럭 신호가 결정되어, 제2 클럭 신호에 따라 펌핑 동작하여 펌핑 전압(Vp)을 상승시킨다. 이때, 제2 클럭 신호는 제1 클럭 신호 보다 주기가 길기 때문에 펌핑 전압(Vp)은 목표 전압보다 크게 높아지지 않는다.

이렇게 안정화 구간(t3)에서는 펌핑 전압(Vp)이 목표 전압보다 낮아지는 순간마다 제1 제어 신호(PMCKEN)가 하이 레벨이 되며, 제2 제어 신호(L_CLK_EN)가 로우 레벨이 되기 때문에 제1 클럭 신호에 따라 펌핑 동작이 실시된다.

주변회로 동작 구간(t4)에서는, 주변회로들(192 내지 196)이 갑자기 동작하기 시작하면 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아진다. 이와 같이 펌프 로딩(Pump loading)이 급격하게 증가하는 경우, 먼저 제1 제어 신호(PMCKEN)가 하이 레벨이 되며, 제1 제어 신호(PMCKEN)는 일정 시간(3T) 이상 하이 레벨이 된다. 따라서, 제2 검출부(180)는 일정 시간(3T) 이상 하이 레벨을 유지하는 제1 제어 신호(PMCKEN)에 따라 제2 제어 신호(L_CLK_EN)를 하이 레벨로 만든다. 즉, 제1 제어 신호(PMCKEN)가 하이 레벨이 되고 일정 시간(3T)이 경과하면, 지연된 제1 제어 신호(S_CLK_DLY)가 하이 레벨이 되면서 제2 검출부(180)는 제2 제어 신호(L_CLK_EN)를 하이 레벨로 만든다. 그 결과로, 클럭 결정부(130)에서는 제1 클럭 신호가 결정되어, 제1 클럭 신호에 따라 펌핑 동작이 실시된다.

이렇게, 펌프 로딩(Pump loading)이 급격하게 증가하여 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 클럭 주기가 짧은 제1 클럭 신호에 따라 펌핑 동작을 실시하여 펌핑 전압(Vp)을 목표 전압까지 빠르게 상승시킨다.

안정화 구간(t5)에서는, 펌핑 전압(Vp)이 목표 전압까지 상승되면 펌핑부(145)의 동작이 다시 중단된다. 그리고, 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금 낮아지는 경우에만 제2 클럭 신호에 따라 펌핑 동작이 다시 실시되어 펌핑 전압(Vp)을 목표 전압 수준으로 유지한다.

마찬가지로, 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 주변회로 동작 구간(t4)에서와 마찬가지로 제1 클럭 신호에 따라 펌핑 동작이 실시된다.

상기의 동작을 통해, 본 발명의 펌핑 회로는 펌핑 전압(Vp)을 목표 전압 레벨로 유지하고, 펌핑 전압(Vp)이 크게 낮아지면 목표 전압까지 빠르게 펌핑 전압(Vp)을 상승시킬 수 있다.

본 발명에서 설명한 "3T"는 펌프가 레귤레이팅(Regulating)하는 동안 전압이 안정화(Saturation)되는 구간과 상승(Rising)하는 구간을 구분 짓는 시간을 의미한다. 즉, 안정화되는 구간에서 펄스 형태로 짧게 인에이블 되는 제1 제어 신호(PMCKEN)의 최대 시간을 고려해서 정해진 시간을 말한다.

따라서 본 발명의 실시예에서는 "3T"보다 긴 시간 동안 제1 제어 신호(PMCKEN)가 활성화 상태가 되는 전압 상승 구간에서는 기본 주기를 갖는 클럭 신호를 사용하고, "3T" 보다 짧은 시간 동안 활성화되는 안정화 구간에서는 기본 클럭 신호를 두 배 분주 시킨 클럭 신호를 사용하여 펌핑 동작을 실시한다.

즉, 클럭 신호의 주기가 짧을수록 펌프 구동 능력(Pump Drivability)은 증가하지만 이와 함께 펌프의 전류 소모도 증가하기 때문에 부하가 많이 걸리는 부분에서는 클럭 신호의 주기를 짧게 하고, 부하가 적게 걸리는 부분에서는 클럭 신호의 주기를 길게 함으로써 펌프의 전류 소모를 줄일 수 있다.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

105, 205: 클럭 발생부 110, 210: 오실레이터
120, 220: 클럭 분주부 130, 230: 클럭 결정부
132: 제1 스위칭 회로 134: 제2 스위칭 회로
140, 240: 클럭 구동부 145, 245: 펌핑부
150, 250: 차지 펌프 170, 270: 제1 검출부
172, 272: 펌핑 회로 구동부 174, 274: 기준전압 생성부
176, 276: 전압분배부 178, 278: 비교부
180, 280: 제2 검출부 192, 194, 196, 292, 294, 296: 주변 회로
310: 제2 기준전압 생성부 320: 제2 비교부
330: 제2 전압분배부 340: 전류 차단부
350: 전압공급부 410: 지연부

Claims

제1 클럭 신호 및 상기 제1 클럭 신호보다 주기가 긴 제2 클럭 신호를 출력하도록 구성된 클럭 발생부;
상기 제1 또는 제2 클럭 신호에 응답하여 펌핑 전압을 생성하도록 구성된 펌핑부;
상기 펌핑 전압을 검출하여 그 검출결과에 따라 상기 펌핑부의 동작을 제어하기 위한 제1 제어신호를 생성하도록 구성된 제1 검출부; 및
상기 제1 제어신호가 설정된 시간 동안 인에이블 상태를 유지하는지에 따라, 상기 클럭 발생부로부터 상기 제1 또는 제2 클럭 신호가 출력되도록 하기 위한 제2 제어신호를 생성하는 제2 검출부를 포함하는 펌핑 회로.
제1항에 있어서, 상기 클럭 발생부는
제1 클럭 신호를 생성하도록 구성된 오실레이터;
상기 제1 클럭신호를 분주하여 상기 제1 클럭 신호보다 주기가 긴 제2 클럭 신호를 생성하도록 구성된 클럭 분주부; 및
상기 제2 제어신호에 응답하여 상기 제1 또는 제2 클럭 신호를 출력하도록 구성된 클럭 결정부를 포함하는 펌핑 회로.
제1항에 있어서, 상기 펌핑부는
상기 제1 또는 제2 클럭 신호에 응답하여 펌핑 동작을 수행하도록 구성된 차지 펌프; 및
상기 제1 제어 신호에 응답하여 상기 제1 또는 제2 클럭 신호를 상기 차지 펌프로 전달하거나 또는 전달하지 않도록 구성된 클럭 구동부를 포함하는 펌핑 회로.
제1항에 있어서, 상기 제2 클럭 신호는
상기 제1 클럭 신호의 주기 보다 두 배 긴 주기를 갖는 펌핑 회로.
제1항에 있어서, 상기 제1 검출부는
펌프 인에이블 신호에 응답하여 펌핑 회로의 구동 여부를 결정하도록 구성된 펌핑 회로 구동부;
기준 전압을 생성하도록 구성된 기준 전압 생성부;
상기 펌핑 전압을 분배하여 분배 전압을 생성하도록 구성된 전압 분배부; 및
상기 분배 전압과 상기 기준 전압을 비교하고 그 비교 결과에 따라 상기 제1 제어 신호를 생성하도록 구성된 비교부를 포함하는 펌핑 회로.
제5항에 있어서, 상기 전압 분배부는
상기 펌핑부의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들을 포함하며, 상기 저항들로 상기 펌핑 전압을 분배하여 상기 분배 전압을 생성하도록 구성된 펌핑 회로.
제1항에 있어서, 상기 제1 검출부는
상기 펌핑 전압이 목표 전압보다 작으면 상기 펌핑부가 펌핑 동작을 실시하도록 하이 레벨의 상기 제1 제어 신호를 생성하고, 상기 펌핑 전압이 상기 목표 전압보다 크면 상기 펌핑부가 펌핑 동작을 정지하도록 로우 레벨의 상기 제1 제어 신호를 생성하는 펌핑 회로.
제1항에 있어서, 상기 제2 검출부는
상기 제1 제어신호가 설정된 시간 동안 인에이블 상태를 유지하면 상기 클럭 발생부로부터 상기 제1 클럭 신호가 출력되도록 하기 위한 제2 제어신호를 생성하고, 상기 제1 제어신호가 설정된 시간 동안 인에이블 상태를 유지하지 않으면 상기 클럭 발생부로부터 상기 제2 클럭 신호가 출력되도록 하기 위한 제2 제어신호를 출력하는 펌핑 회로.
제8항에 있어서, 상기 제2 검출부는
전원전압 단자에 연결되며 펌프 인에이블 신호의 반전 신호에 응답하여 동작하는 제1 스위칭 소자;
상기 제1 스위칭 소자에 연결되며 상기 제1 제어 신호에 응답하여 동작하는 제2 스위칭 소자;
상기 제2 스위칭 소자에 입력단자가 연결되는 래치;
상기 제1 제어 신호의 상승 에지만을 소정 시간만큼 지연시키는 지연부;
상기 래치의 입력단자와 접지단자 사이에 접속되며 상기 지연부의 출력 신호에 응답하여 동작하는 제3 스위칭 소자; 및
상기 펌프 인에이블 신호 및 상기 래치의 출력 신호에 응답하여 상기 제2 제어 신호를 출력하는 논리곱 소자를 포함하는 펌핑 회로.
제9항에 있어서, 상기 제2 검출부는
상기 래치의 입력단자와 상기 접지단자 사이에 접속되며 펌핑 동작 초기에 상기 제2 제어 신호와 상기 제1 제어 신호가 동시에 하이 레벨이 되도록 초기화 신호에 응답하여 상기 래치의 저장값을 초기화하는 제4 스위칭 소자를 더 포함하는 펌핑 회로.
제10항에 있어서, 상기 제4 스위칭 소자는
상기 펌프 인에이블 신호의 반전 신호에 응답하여 상기 래치의 저장값을 초기화하도록 구성된 펌핑 회로.
제9항에 있어서, 상기 제1 스위칭 소자로 인가되는 상기 펌프 인에이블 신호의 반전 신호를 지연시키기 위한 지연 회로를 더 포함하는 펌핑 회로.
제12항에 있어서, 상기 지연 회로는 직렬로 접속된 짝수 개의 인버터로 구현되는 펌핑 회로.
제2항에 있어서, 상기 클럭 결정부는
하이 레벨의 상기 제2 제어 신호에 응답하여 상기 제1 클럭 신호를 출력하도록 구성된 제1 스위칭 소자; 및
로우 레벨의 상기 제2 제어 신호에 응답하여 상기 제2 클럭 신호를 출력하도록 구성된 제2 스위칭 소자를 포함하는 펌핑 회로.
펌핑 동작 초기에, 펌핑 전압이 목표 전압까지 상승하도록 제1 클럭 신호에 따라 펌핑 동작을 실시하는 단계; 및
상기 펌핑 전압이 상기 목표 전압에 도달하면 펌핑 동작을 정지시키는 단계;
상기 펌핑 전압이 상기 목표 전압보다 일정 시간 이상 작은 상태로 유지되면 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 상기 제1 클럭 신호에 따라 펌핑 동작을 실시하고, 상기 펌핑 전압이 상기 목표 전압보다 일정 시간 미만 작은 상태로 유지되면 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 제2 클럭 신호에 따라 펌핑 동작을 실시하는 단계를 포함하고,
상기 제2 클럭 신호의 주기는 상기 제1 클럭 신호의 주기보다 긴 펌핑 전압 생성 방법.