KR20010026497A - 전하펌프회로 및 고전압 발생회로 - Google Patents

전하펌프회로 및 고전압 발생회로 Download PDF

Info

Publication number
KR20010026497A
KR20010026497A KR1019990037849A KR19990037849A KR20010026497A KR 20010026497 A KR20010026497 A KR 20010026497A KR 1019990037849 A KR1019990037849 A KR 1019990037849A KR 19990037849 A KR19990037849 A KR 19990037849A KR 20010026497 A KR20010026497 A KR 20010026497A
Authority
KR
South Korea
Prior art keywords
voltage
charge pump
node
output terminal
control signal
Prior art date
Application number
KR1019990037849A
Other languages
English (en)
Other versions
KR100576812B1 (ko
Inventor
유태진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990037849A priority Critical patent/KR100576812B1/ko
Publication of KR20010026497A publication Critical patent/KR20010026497A/ko
Application granted granted Critical
Publication of KR100576812B1 publication Critical patent/KR100576812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전하펌프회로와 고전압 발생회로에 관한 것으로서, 특히 입력단에 소오스가 연결되고, 출력단에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터와, 출력단과 제어신호 입력단 사이에 연결된 캐패시터와, 출력단과 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 접지전압으로부터 상기 출력단 전압까지 스윙되는 상기 제어전압을 발생하는 레벨 시프터를 포함한다. 따라서, 본 발명에서는 전달 트랜지스터의 턴온시 문턱전압에 의한 전압강하 없이 높은 전압이득으로 전압전달이 가능하고 보다 빠른 시간에 더 높은 전압을 제공할 수 있다.

Description

전하펌프회로 및 고전압 발생회로{charge pump circuit and high voltage generating circuit}
본 발명은 전하펌프회로 및 고전압 발생회로에 관한 것으로서, 특히 전하펌핑소자를 PMOS 트랜지스터로 구성하고 레벨 시프터로 PMOS 트랜지스터를 구동함으로서 전하펌핑시 전압이득을 향상시키고 펌핑시간을 고속화할 수 있는 전하펌프회로 및 고전압 발생회로에 관한 것이다.
일반적으로 반도체 칩에서는 외부의 전원전압 보다 더 높은 전압을 발생시키기 위하여 전하 펌프 회로를 사용하게 된다.
전하펌프회로는 다이오드를 직렬로 연결하고 다이오드의 각 노드에 캐패시터를 연결하고, 이를 오실레이터의 출력으로 구동하여 높은 전압을 얻는다. 일반적으로 다이오드를 구현하기 위하여 드레인과 게이트를 묶는 MOS 트랜지스터를 사용한다. 이에 전하펌프회로 한 단에서 얻어낼 수 있는 전압 이득은 VCC-Vt가 된다. 높은 고전압을 만들고자 하는 경우에는 전하펌프회로의 단수를 늘림으로써 이를 얻어 낼 수 있다.
그러나, 단수가 많아지면 문턱전압에 의한 기판 바이어스 효과에 의해서 전압 이득이 떨어지므로 얻을 수 있는 전압레벨은 한정되게 된다.
도 1은 일반적인 전하펌프회로인 Dickson의 전하펌프회로(10, 12, 14)를 3단으로 구성한 고전압 발생회로를 나타낸다. 전하펌프회로(10, 12, 14)는 다이오드(M1, M2, M3)를 직렬로 연결하고 다이오드(M1, M2, M3)의 각 노드에 캐패시터(C1, C2, C3)를 달아 이를 오실레이터의 출력(OSC, OSCB)으로 구동하여 높은 전압(VPP)을 얻어내게 된다.
다이오드를 구현하기 위하여 일반적으로 드레인과 게이트를 묶은 NMOS 트랜지스터(M1, M2, M3)를 사용한다. 드레인으로부터 소오스로 전압을 전달하는 데 Vt만큼의 손실이 생기므로 한 단의 전압이득은 VCC-Vt가 된다. 3단의 경우에는 3(VCC-Vt)가 된다.
그러나, NMOS 트랜지스터의 기판은 접지전압에 연결되어 있어 노드의 전압이 올라가면 소오스와 기판 사이의 전압에 의해 문턱전압이 상승하게 되므로 이에 의해 전압 이득은 더욱 낮아지게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 PMOS 트랜지스터로 구성하고 레벨 시프터로 PMOS 트랜지스터를 구동함으로서 전하펌핑시 전압이득을 향상시키고 펌핑시간을 고속화할 수 있는 전하펌프회로를 제공하는 데 있다.
본 발명의 다른 목적은 개선된 전하펌프회로를 사용한 고전압 발생회로를 제공하는 데 있다.
도 1은 종래의 3단 전하펌프회로를 이용한 고전압 발생회로를 나타낸 도면.
도 2는 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로를 나타낸 도면.
도 3은 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로의 시간에 따른 출력 고전압의 관계를 나타낸 그래프선도.
도 4는 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로의 중간 전하펌프회로의 동작을 설명하기 위한 타이밍도.
＜도면의 주요부분에 대한 부호의 설명＞
M4 : PMOS 트랜지스터 LS1, LS2, LS3 : 레벨 시프터
C1, C2 : 캐패시터
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 장치는 입력단에 소오스가 연결되고, 출력단에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터와, 출력단과 제어신호 입력단 사이에 연결된 캐패시터와, 출력단과 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 접지전압으로부터 상기 출력단 전압까지 스윙되는 상기 제어전압을 발생하는 레벨 시프터를 구비하는 것을 특징으로 한다. 여기서, 레벨 시프터는 제 1 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 상기 제어신호가 인가되는 제 1 NMOS 트랜지스터와, 제 2 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 인버터를 통하여 상기 제어신호가 인가되는 제 2 NMOS 트랜지스터와, 출력단과 제 1 노드 사이에 소오스 및 드레인이 연결되고 게이트가 제 2 노드에 연결된 제 1 PMOS 트랜지스터와, 출력단과 제 2 노드 사이에 소오스 및 드레인이 연결되고 게이트가 제 1 노드에 연결된 제 2 PMOS 트랜지스터를 구비한다.
본 발명의 고전압 발생회로는 내부전압단자와 고전압단자 사이에 종속 연결된 복수의 전하펌프회로들을 구비하고, 상기 각 전하펌프회로는 입력단에 소오스가 연결되고, 출력단에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터와, 상기 출력단과 제어신호 입력단 사이에 연결된 캐패시터와, 상기 출력단과 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 접지전압으로부터 상기 출력단 전압까지 스윙되는 상기 제어전압을 발생하는 레벨 시프터를 구비하고, 상기 복수의 전하펌프회로들 중 우수번째 전하펌프회로들과 기수번째 전하펌프회로들에 인가되는 제어신호의 위상이 서로 반전된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로를 나타낸다. 도 2의 고전압 발생회로는 내부전압단자(VCC)와 고전압단자(VPP) 사이에 전하펌프회로(20, 22, 24)를 포함한다.
전하펌프회로(20)는 입력단에 소오스가 연결되고, 출력단(AA)에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터(M4)와, 상기 출력단과 제어신호 입력단 사이에 연결된 캐패시터(C1)와, 상기 출력단(AA)과 접지전압(VSS) 사이에 연결되어, 제어신호(OSC)에 응답하여 접지전압으로부터 출력단 전압까지 스윙되는 제어전압을 발생하는 레벨 시프터(LS1)를 포함한다.
레벨 시프터(LS1)는 제 1 노드(N1)와 접지전압(VSS) 사이에 드레인 및 소오스가 연결되고 제어신호(OSC)가 인가되는 제 1 NMOS 트랜지스터(M7)와, 제 2 노드(N2)와 접지전압(VSS) 사이에 드레인 및 소오스가 연결되고 인버터(INV1)를 통하여 제어신호(OSC)가 인가되는 제 2 NMOS 트랜지스터(M8)와, 상기 출력단(AA)과 상기 제 1 노드(N1) 사이에 소오스 및 드레인이 연결되고 게이트가 상기 제 2 노드(N2)에 연결된 제 1 PMOS 트랜지스터(M9)와, 출력단(AA)과 제 2 노드(N2) 사이에 소오스 및 드레인이 연결되고 게이트가 상기 제 1 노드(N1)에 연결된 제 2 PMOS 트랜지스터(M10)를 포함한다.
전하펌프회로(22)는 전하펌프회로(20)와 비교하여 제어신호(OSC) 대신에 위상이 반대인 제어신호(OSCB)가 인가되는 점이 다르고 나머지 구성은 동일하다. 전하펌프회로(24)는 전하펌프회로(20)와 비교하여 캐패시터(C2)의 타단에 제어신호(OSC)가 인가되지 않고 접지전압이 연결된 점이 다르다. 즉, 캐패시터(C2)는 출력 캐패시터를 구성한다.
따라서, 본 발명에서는 OSC가 로우상태로 천이되면 레벨시프트(LS1)의 M8이 턴온되므로 제 2 노드(N2)가 로우레벨로 되고, 이에 전달 트랜지스터(M4)의 게이트에 0V의 접지전압이 인가된다. 그러므로, M4가 턴온되므로 전원전압(VCC)로부터 M4를 통하여 캐패시터(C1)에 전류가 공급되어 전원전압으로 충전되게 된다. 이 때, M4가 PMOS 트랜지스터이므로 턴온시 문턱전압에 의한 전압강하가 없다.
이어서, OSC가 하이상태로 천이하게 되면, VCC로 충전된 캐패시터(C1)의 하단이 VCC만큼 더 상승하게 되므로 AA노드는 거의 2VCC로 상승하게 되고, 레벨시프터(LS1)의 M7이 턴온되므로 제 1 노드(N1)가 접지전압으로 다운되고 M10이 턴온되므로 제 2 노드(N2)에는 AA 노드의 2VCC 전압이 인가된다. 그러므로, M4는 턴오프되고 OSC와 반대 위상인 OSCB가 인가되는 전하펌프회로(22)에서는 M4가 턴온되므로 전하펌프회로(22)의 캐패시터(C1)는 거의 2VCC로 충전하게 된다.
마찬가지 방식으로 OSC, OSCB의 다음 위상에서는 전하펌프회로(20, 24)는 충전모드, 전하펌프회로(22)는 방전모드로 동작하게 되므로, 출력 캐패시터(C2)에는 거의 3VCC의 고전압이 발생되게 된다.
도 3은 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로의 시간에 따른 출력 고전압의 관계를 나타낸 그래프선도이다, 도 3에서 본 발명의 고전압 발생회로는 턴온 후 대략 15㎲ 경과 후에 7.0794V의 고전압이 발생됨을 알 수 있다.
도 4는 본 발명에 의한 3단 전하펌프회로를 이용한 고전압 발생회로의 중간 전하펌프회로의 동작을 설명하기 위한 타이밍도이다. 도 4에 도시한 바와 같이 본 발명에서는 2.5V의 입력전압이 AA 노드에서는 방전모드에서 거의 5V로 상승함을 알 수 있고, BB 노드에서는 5V에서 7.26V로 상승함을 알 수 있다.
이상, 설명한 바와 같이 본 발명에서는 PMOS 트랜지스터를 전하펌핑소자로 사용하고 PMOS 트랜지스터에는 접지전압에서부터 드레인 전압까지 스윙하는 제어전압을 제공하는 레벨 시프터에 의해 제어함으로서 전압강하 없이 높은 전압이득으로 전압을 전달할 수 있고 빠른 시간이내에 원하는 고전압에 도달 할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 입력단에 소오스가 연결되고, 출력단에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터;
    상기 출력단과 제어신호 입력단 사이에 연결된 캐패시터;
    상기 출력단과 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 접지전압으로부터 상기 출력단 전압까지 스윙되는 상기 제어전압을 발생하는 레벨 시프터를 구비하는 것을 특징으로 하는 전하펌프회로.
  2. 제 1 항에 있어서, 상기 레벨 시프터는
    제 1 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 상기 제어신호가 인가되는 제 1 NMOS 트랜지스터;
    제 2 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 인버터를 통하여 상기 제어신호가 인가되는 제 2 NMOS 트랜지스터;
    상기 출력단과 제 1 노드 사이에 소오스 및 드레인이 연결되고 게이트가 제 2 노드에 연결된 제 1 PMOS 트랜지스터; 및
    상기 출력단과 제 2 노드 사이에 소오스 및 드레인이 연결되고 게이트가 제 1 노드에 연결된 제 2 PMOS 트랜지스터를 구비한 것을 특징으로 하는 전하펌프회로.
  3. 내부전압단자와 고전압단자 사이에 종속 연결된 복수의 전하펌프회로들을 구비하고,
    상기 각 전하펌프회로는 입력단에 소오스가 연결되고, 출력단에 기판 및 드레인이 연결되고 게이트에 제어전압이 인가되는 PMOS 트랜지스터와, 상기 출력단과 제어신호 입력단 사이에 연결된 캐패시터와, 상기 출력단과 접지전압 사이에 연결되어, 상기 제어신호에 응답하여 상기 접지전압으로부터 상기 출력단 전압까지 스윙되는 상기 제어전압을 발생하는 레벨 시프터를 구비하고,
    상기 복수의 전하펌프회로들 중 우수번째 전하펌프회로들과 기수번째 전하펌프회로들에 인가되는 제어신호의 위상이 서로 반전된 것을 특징으로 하는 고전압 발생회로.
  4. 제 3 항에 있어서, 상기 레벨 시프터는
    제 1 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 상기 제어신호가 인가되는 제 1 NMOS 트랜지스터;
    제 2 노드와 접지전압 사이에 드레인 및 소오스가 연결되고 인버터를 통하여 상기 제어신호가 인가되는 제 2 NMOS 트랜지스터;
    상기 출력단과 상기 제 1 노드 사이에 소오스 및 드레인이 연결되고 게이트가 상기 제 2 노드에 연결된 제 1 PMOS 트랜지스터; 및
    상기 출력단과 상기 제 2 노드 사이에 소오스 및 드레인이 연결되고 게이트가 상기 제 1 노드에 연결된 제 2 PMOS 트랜지스터를 구비한 것을 특징으로 하는 고전압 발생회로.
KR1019990037849A 1999-09-07 1999-09-07 전하펌프회로 및 고전압 발생회로 KR100576812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037849A KR100576812B1 (ko) 1999-09-07 1999-09-07 전하펌프회로 및 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037849A KR100576812B1 (ko) 1999-09-07 1999-09-07 전하펌프회로 및 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR20010026497A true KR20010026497A (ko) 2001-04-06
KR100576812B1 KR100576812B1 (ko) 2006-05-10

Family

ID=19610359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037849A KR100576812B1 (ko) 1999-09-07 1999-09-07 전하펌프회로 및 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR100576812B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670066B1 (ko) * 2005-05-27 2007-01-16 삼성전자주식회사 전하 펌프 및 이를 이용한 저소비전력 직류-직류 변환기
KR101145059B1 (ko) * 2004-12-30 2012-05-11 인텔렉츄얼 벤처스 투 엘엘씨 Ｃｍｏｓ 이미지센서 및 그 구동방법
KR20160067804A (ko) * 2014-12-04 2016-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전하 펌프 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145059B1 (ko) * 2004-12-30 2012-05-11 인텔렉츄얼 벤처스 투 엘엘씨 Ｃｍｏｓ 이미지센서 및 그 구동방법
KR100670066B1 (ko) * 2005-05-27 2007-01-16 삼성전자주식회사 전하 펌프 및 이를 이용한 저소비전력 직류-직류 변환기
KR20160067804A (ko) * 2014-12-04 2016-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전하 펌프 회로
KR101867656B1 (ko) * 2014-12-04 2018-06-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전하 펌프 회로
US11611276B2 (en) 2014-12-04 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuit

Also Published As

Publication number Publication date
KR100576812B1 (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US5347171A (en) Efficient negative charge pump
US6819162B2 (en) Charge pump for negative voltages
US7208996B2 (en) Charge pump circuit
US6064251A (en) System and method for a low voltage charge pump with large output voltage range
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
US20020122324A1 (en) High voltage generating charge pump circuit
EP0843402B1 (en) BiCMOS negative charge pump
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US20060044042A1 (en) High voltage switching circuit of a NAND type flash memory device
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
KR100347140B1 (ko) 전압 변환 회로
JP2002084739A (ja) チャージポンプ回路
US7724073B2 (en) Charge pump circuit
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
US20050264342A1 (en) Charge pump circuit with no output voltage loss
US6437637B2 (en) Charge-pump circuit and control method thereof
KR100364427B1 (ko) 반도체 메모리장치의 고 효율 펌프회로
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
US11114937B2 (en) Charge pump circuit
US7148739B2 (en) Charge pump element with body effect cancellation for early charge pump stages
EP0109004B1 (en) Low power clock generator
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100349349B1 (ko) 승압 전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee