KR20030056452A - 차지 펌프 회로 - Google Patents

차지 펌프 회로 Download PDF

Info

Publication number
KR20030056452A
KR20030056452A KR1020010086667A KR20010086667A KR20030056452A KR 20030056452 A KR20030056452 A KR 20030056452A KR 1020010086667 A KR1020010086667 A KR 1020010086667A KR 20010086667 A KR20010086667 A KR 20010086667A KR 20030056452 A KR20030056452 A KR 20030056452A
Authority
KR
South Korea
Prior art keywords
current
source
sink
switch
control signal
Prior art date
Application number
KR1020010086667A
Other languages
English (en)
Other versions
KR100424119B1 (ko
Inventor
전하준
김대기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0086667A priority Critical patent/KR100424119B1/ko
Publication of KR20030056452A publication Critical patent/KR20030056452A/ko
Application granted granted Critical
Publication of KR100424119B1 publication Critical patent/KR100424119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 차지 펌프 회로에 관한 것으로, 차지 펌프 회로의 초기 동작시 전류 상승부를 통해 차지 펌프 회로의 절대값 전류를 순간적으로 증가시킴으로써 초기 전원의 인가시 락 타임을 빠르게 하도록 하는 차지 펌프 회로에 관한 것이다. 따라서, 본 발명은 차지 펌프 부스트 업 회로를 이용함으로써 초기 상태에서의 위상 고정 루프 락 타임을 감소시킬 수 있게 되어 빠른 락 타임을 요구하는 IS-95C 무선 통신 주파수 합성기에 적용 가능하다.

Description

차지 펌프 회로{Charge pump circuit}
본 발명은 차지 펌프 회로에 관한 것으로, 차지 펌프 회로의 초기 동작시 전류 상승수단을 통해 차지 펌프 회로의 절대값 전류를 순간적으로 증가시킴으로써 초기 전원의 인가시 락 타임을 빠르게 하도록 하는 차지 펌프 회로에 관한 것이다.
도 1의 종래의 차지 펌프 회로에 대한 회로도이다.
도 1에서 보는 바와 같이, 종래의 차지 펌프 회로(100)는, 전원전압단과 출력노드 A 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 소스 제어신호 Up_b 및 정전류 제어신호 BIAS1,BIAS2를 입력받는 소스 스위치(101) 및 정전류 제어 스위치(102,103)를 구비한다. 그리고, 출력노드 A와 접지전압단 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 정전류 제어신호 BIAS3,BIAS4 및 싱크 제어신호 Down를 입력받는 정전류 제어 스위치(104,105) 및 싱크 스위치(106)를 구비한다. 상술된 정전류 제어 스위치(102~105)는 각각 정전류 제어 신호 BIAS1~BIAS4로 부터 인가되는 전압에 따라 일정 전류를 생성시키는 정전류원이 된다.
여기서, 소스 스위치(101) 및 정전류 제어 스위치(102,103)은 PMOS트랜지스터로 구성되고, 정전류 제어 스위치(104,105) 및 싱크 스위치(106)은 NMOS트랜지스터로 구성된다. 또한, 정전류 제어 스위치(103) 및 정전류 제어 스위치(104)의 공통 드레인 단자인 출력 노드 A를 통해 출력된 출력 전류 Iout는 루프 필터(150)에 인가된다.
이러한 구성을 갖는 종래의 차지 펌프 회로의 동작 과정을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
먼저, 소스 스위치(101) 및 싱크 스위치(106)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 0으로 입력되면, 소스 스위치(101)가 턴온되어 소스 전류 Is가 흐르게 되고, 루프 필터(150)의 전압이 증가한다. 이때, 소스 전류 Is가 일정 전류 이상이 되어 출력되다가, 루프 필터(150)의 전압이 일정 전압 이상이 되면 서서히 소스 전류 Is의 출력 전류량이 줄어드는 특성을 나타낸다.
또한, 소스 스위치(101) 및 싱크 스위치(106)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 1로 입력되면, 싱크 스위치(106)가 턴온되어 싱크 전류 Isi가 흐르게 되고, 루프 필터(150)의 전압이 증가한다. 이때, 싱크 전류 Isi의 출력 전류는 서서히 증가하다가, 루프 필터(150)의 전압이 일정 전압 이상이 되면 일정 전류를 출력하게 된다.
이러한 종래의 동작 과정에서 한가지 고려해야 할 점은 주파수 천이를 하게 되는 루프 필터(150)의 전압 범위는 통상적으로 0.5V~2.5V인데, 이 전압 범위에서소스 전류와 싱크 전류가 정합되어야 한다. 이때, 루프 필터의 초기 동작 상태에서는 소스 전류와 커런트와 싱크 커런트의 정합이 필요치 않으나 락이 된 상태에서는 이러한 정압에 따라 스퓨리어스 톤(spurious tone) 특성이 결정되기 때문이다. 따라서, 루프 필터의 초기 전원 인가시에 락 타임을 증가시키기 위해서는 차지 펌프 회로의 전류의 절대값을 증가시켜야 한다. 이를 위해 차지 펌프의 절대값을 증가시키게 되면 전체 칩에서 소모하는 전류량이 증가함과 동시에 칩 면적도 증가하는 문제가 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 차지 펌프 회로의 초기 동작시 차지 펌프 회로의 절대값 전류를 순간적으로 증가시킴으로써 초기 전원의 인가시 락 타임을 빠르게 하도록 하는데 그 목적이 있다.
도 1은 종래의 차지 펌프 회로에 관한 회로도.
도 2는 도 1의 출력전류를 나타내는 그래프
도 3은 본 발명에 따른 차지 펌프 회로의 회로도.
도 4는 도 3의 출력전류를 나타내는 그래프.
〈 도면의 주요 부분에 대한 부호의 설명 〉
200 : 차지 펌프 회로 201 : 소스 스위치
202~205 : 정전류 제어 스위치 206 : 싱크 스위치
207 : NMOS트랜지스터 208 : PMOS트랜지스터
상기한 목적을 달성하기 위한 본 발명의 차지 펌프 회로는, 소스 제어신호의상태에 따라 스위칭되어 소스 전류를 제어하는 소스 스위치와, 소스 스위치로부터 인가되는 소스 전류를 출력단으로 인가하는 제 1정전류부와, 싱크 제어신호의 상태에 따라 스위칭되어 싱크 전류를 제어하는 싱크 스위치와, 싱크 스위치로부터 인가되는 싱크 전류를 출력단으로 인가하는 제 2정전류부 및 제 1정전류부 및 제 2정전류부에 각각 연결되어 소스 전류 및 싱크 전류를 일정 시간동안 상승시키도록 제어하는 전류 상승부로 구성됨을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3에서 보는 바와 같이, 본 발명의 차지 펌프 회로(200)는, 전원전압단과 출력노드 B 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 소스 제어신호 Up_b 및 정전류 제어신호 BIAS1,BIAS2를 입력받는 소스 스위치(201) 및 정전류 제어 스위치(202,203)를 구비한다. 그리고, 출력노드 B와 접지전압단 사이에 직렬 연결되어 각각 그 게이트 단자를 통하여 정전류 제어신호 BIAS3,BIAS4 및 싱크 제어신호 Down를 입력받는 정전류 제어 스위치(204,205) 및 싱크 스위치(206)를 구비한다. 여기서, 소스 제어신호 Up_b와 싱크 제어신호 Down는 위상 주파수 검출기에서 생성되는 제어신호이다. 그리고, 상술된 정전류 제어 스위치(202~205)는 각각 정전류 제어 신호 BIAS1~BIAS4로 부터 인가되는 전압에 따라 일정 전류를 생성시키는 정전류원이 된다.
여기서, 소스 스위치(201) 및 정전류 제어 스위치(202,203)은 PMOS트랜지스터로 구성되고, 정전류 제어 스위치(204,205) 및 싱크 스위치(206)은 NMOS트랜지스터로 구성된다. 또한, 정전류 제어 스위치(203) 및 정전류 제어 스위치(204)의 공통 드레인 단자인 출력 노드 B를 통해 출력된 출력 전류 Iout는 루프 필터(300)에 인가된다.
그리고, 전류 상승수단은 정전류 제어스위치(202)의 드레인 단자 및 정전류 제어스위치(203)의 소스 단자와 접지전압단 사이에 연결되어 게이트 단자를 통하여 소스 제어신호 Up_b를 인가받는 NMOS트랜지스터(207)를 구비한다. 또한, 전원전압단과 정전류 제어 스위치(204)의 소스 단자 및 정전류 제어 스위치(205)의 드레인 단자 사이에 연결되어 게이트 단자를 통해 싱크 제어신호를 Down를 인가받는 PMOS트랜지스터(208)을 구비한다.
이러한 구성을 갖는 본 발명의 차지 펌프 회로의 동작 과정을 도 3 및 도 4를 참조하여 설명하면 다음과 같다.
먼저, 소스 스위치(201) 및 싱크 스위치(206)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 0으로 입력되면, 소스 스위치(201)가 턴온되어 소스 전류 Is가 흐르게 되고, 루프 필터(300)의 전압이 증가한다. 이때, PMOS트랜지스터(208)에 싱크 제어신호 Down이 0으로 입력되면 PMOS트랜지스터(208)가 턴온되어 I1의 전류가 정전류 제어 스위치(205)의 드레인 단자를 전원전압으로 충전함으로써 출력 전류 Iout의 전류를 상승시킨다. 따라서, 도 4에서 보는 바와 같이, 소스 전류 Is가 I1에 의한 전류로 상승되어 출력되다가, Is에 의한 전류로 일정하게 출력되며, 루프 필터(300)의 전압이 일정 전압 이상이 되면 서서히 소스 전류 Is의 출력 전류량이 줄어드는 특성을 나타낸다.
또한, 소스 스위치(201) 및 싱크 스위치(206)의 게이트에 입력되는 소스 제어신호 Up_b와 싱크 제어신호 Down가 각각 1로 입력되면, 싱크 스위치(206)가 턴온되어 싱크 전류 Isi가 흐르게 되고, 루프 필터(300)의 전압이 증가한다. 이때, 싱크 전류 Isi의 출력 전류는 서서히 증가하다가, 루프 필터(300)의 전압이 일정 전압 이상이 되면 일정 전류를 출력하게 된다. 그리고, NMOS트랜지스터(207)에 소스 제어신호 Up_b가 1으로 입력되면 NMOS트랜지스터(207)가 턴온되어 I2의 전류가 정전류 제어 스위치(202)의 드레인 단자를 접지전압으로 방전시킴으로써 출력 전류 Iout를 상승시킨다. 따라서, 도 4에서 보는 바와 같이, 싱크 전류 Isi가 일정하게 출력되다가, 일정루프 필터(300)의 전압이 일정 전압 이상이 되면 서서히 싱크 전류 Isi의 출력 전류량이 상승되는 특성을 나타낸다.
한편, 위상 고정 루프의 초기 동작시 전원이 인가되면 루프 필터(300)의 전압은 0의 상태에서 원하는 주파수에 해당하는 일정한 전압만큼 상승하는 동작을 하게 된다. 따라서, 위상 고정 루프의 초기 상태에서 소스 전류 Is를 순간적으로 부스트 업(Boost up) 하게 되면 락(Lock) 타임이 상승된 전류의 양에 따라 빨라지게 된다.
위상 고정 루프에서 차지 펌프 회로는 위상 주파수 검출기에서 생성되는 소스 제어신호 Up_b 및 싱크 제어신호 Down에 따라 일정 전류를 루프 필터(300)에 충/방전하는 역할을 하는 회로이다. 차지 펌프 전류의 절대값은 위상 고정 루프의 대역폭을 결정하는 아주 중요한 요소로서, 빠른 락 타임을 가지기 위해서는 위상 고정 루프의 대역폭을 증가시켜야 한다. 이에 본 발명에서는 동일한 차지 펌프 전류의 절대값을 가진 회로에서 전류 상승수단을 통해 순간적인 차지 펌프 전류의 절대값을 증가시켜 줌으로써 락 타임을 증가시키도록 한다.
이를 위해 본 발명에서는 루프 필터(300)의 초기 구동 상태에서만 전류 상승수단이 동작하도록 한다. NMOS트랜지스터(207) 및 PMOS트랜지스터(208)로 구성된 전류 상승수단은 소스 전류 Is의 경우 루프 필터(300)의 전압이 0V~0.5V가 되는 범위 내에서만 동작이 된다. 그리고, 싱크 전류 Isi의 경우 전원 전압이 3V일 경우 2.5V~3V가 되는 범위 내에서만 동작을 하게 된다. 이러한 전류 상승수단의 부스트 업(Boost up) 전류량과 동작 범위는 NMOS트랜지스터(207)과 PMOS트랜지스터(208)의 사이즈를 조절 함으로써 원하는 크기로 가변이 가능하다.
이상에서 설명한 바와 같이, 본 발명은 차지 펌프 부스트 업 회로를 이용함으로써 초기 상태에서의 위상 고정 루프 락 타임을 감소시킬 수 있게 되어 빠른 락 타임을 요구하는 IS-95C 무선 통신 주파수 합성기에 적용 가능하다.

Claims (7)

  1. 소스 제어신호의 상태에 따라 스위칭되어 소스 전류를 제어하는 소스 스위치;
    상기 소스 스위치로부터 인가되는 소스 전류를 출력단으로 인가하는 제 1정전류부;
    싱크 제어신호의 상태에 따라 스위칭되어 싱크 전류를 제어하는 싱크 스위치;
    상기 싱크 스위치로부터 인가되는 싱크 전류를 상기 출력단으로 인가하는 제 2정전류부; 및
    상기 제 1정전류부 및 제 2정전류부에 각각 연결되어 상기 소스 전류 및 싱크 전류를 일정 시간동안 상승시키도록 제어하는 전류 상승부로 구성됨을 특징으로 하는 차지 펌프 회로.
  2. 제 1 항에 있어서, 상기 전류 상승부는
    상기 소스 제어신호의 인가시 인에이블 되어 상기 싱크 전류를 일정 시간동안 상승시키는 제 1전류 상승부; 및
    상기 싱크 제어신호의 인가시 인에이블 되어 상기 소스 전류를 일정 시간동안 상승시키는 제 2전류 상승부로 구성됨을 특징으로 하는 차지 펌프 회로.
  3. 제 2 항에 있어서, 상기 제 1전류 상승부는
    상기 제 1정전류부의 일단과 접지전압단 사이에 연결되어 게이트 단자를 통하여 상기 소스 제어신호의 입력시 상기 제 1정전류부를 방전시키는 NMOS트랜지스터로 구성됨을 특징으로 하는 차지 펌프 회로.
  4. 제 2 항에 있어서, 상기 제 2전류 상승부는
    전원전압단과 상기 제 2정전류부의 일단 사이에 연결되어 게이트 단자를 통하여 상기 싱크 제어신호의 입력시 상기 제 2정전류뷰를 충전시키는 PMOS트랜지스터로 구성됨을 특징으로 하는 차지 펌프 회로.
  5. 제 2 항에 있어서, 상기 소스 전류는
    상기 제 2전류 상승부로부터 발생하는 제 1전류에 의해 일정 시간동안 전류의 상승이 이루어짐을 특징으로 하는 차지 펌프 회로.
  6. 제 2 항에 있어서, 상기 싱크 전류는
    상기 제 1전류 상승부로부터 발생하는 제 2전류에 의해 일정 시간동안 전류의 상승이 이루어짐을 특징으로 하는 차지 펌프 회로.
  7. 소스 제어신호의 상태에 따라 스위칭되어 소스 전류를 제어하는 소스 스위치;
    상기 소스 스위치로부터 인가되는 소스 전류를 출력단으로 인가하는 제 1정전류부;
    싱크 제어신호의 상태에 따라 스위칭되어 싱크 전류를 제어하는 싱크 스위치;
    상기 싱크 스위치로부터 인가되는 싱크 전류를 상기 출력단으로 인가하는 제 2정전류부;
    상기 소스 제어신호의 상태에 따라 상기 제 1정전류부에 인가되는 소스전류를 접지전압으로 방전시키는 제 1전류상승수단; 및
    상기 싱크 제어신호의 상태에 따라 상기 제 2정전류부에 인가되는 싱크전류를 전원전압으로 충전하는 제 2전류상승수단으로 구성됨을 특징으로 하는 차지 펌프 회로.
KR10-2001-0086667A 2001-12-28 2001-12-28 차지 펌프 회로 KR100424119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086667A KR100424119B1 (ko) 2001-12-28 2001-12-28 차지 펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086667A KR100424119B1 (ko) 2001-12-28 2001-12-28 차지 펌프 회로

Publications (2)

Publication Number Publication Date
KR20030056452A true KR20030056452A (ko) 2003-07-04
KR100424119B1 KR100424119B1 (ko) 2004-03-24

Family

ID=32214648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086667A KR100424119B1 (ko) 2001-12-28 2001-12-28 차지 펌프 회로

Country Status (1)

Country Link
KR (1) KR100424119B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843200B1 (ko) * 2006-08-22 2008-07-02 삼성전자주식회사 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321739B1 (ko) * 1999-12-30 2002-01-26 박종섭 위상고정루프의 전하펌프

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843200B1 (ko) * 2006-08-22 2008-07-02 삼성전자주식회사 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Also Published As

Publication number Publication date
KR100424119B1 (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100326956B1 (ko) 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로
KR100462270B1 (ko) Mos 충전펌프 발생 및 레귤레이션 방법 및 장치
EP0032588A2 (en) Substrate bias generation circuit
US7701281B1 (en) Flyback capacitor level shifter feedback regulation for negative pumps
US6885177B2 (en) Switching regulator and slope correcting circuit
US11984849B2 (en) Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode
US6894467B2 (en) Linear voltage regulator
JPH07176995A (ja) 発振器のデューティサイクルの制御方法および装置
US20030122531A1 (en) Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device
KR100424119B1 (ko) 차지 펌프 회로
US6956403B2 (en) Output drive comprising an improved control circuit
US6297688B1 (en) Current generating circuit
JPH02233015A (ja) 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ
US6249151B1 (en) Inverter for outputting high voltage
KR20050018356A (ko) 승압 전압 제어장치 및 방법
JP7151391B2 (ja) Ｐｌｌシンセサイザ回路
US6177827B1 (en) Current mirror circuit and charge pump circuit
JPH08330953A (ja) 定電流型チャージポンプ回路
KR0174155B1 (ko) 위상 동기 루프 회로
KR20150054506A (ko) 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법
JP2001339258A (ja) 電圧電流変換回路
KR100948696B1 (ko) 차지 펌프 회로
KR100206192B1 (ko) 챠지 펌프 회로
KR100886199B1 (ko) 디지털 제어가 용이한 클럭 발생기
US7119626B2 (en) Oscillation circuit and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee