JPH08330953A - 定電流型チャージポンプ回路 - Google Patents
定電流型チャージポンプ回路Info
- Publication number
- JPH08330953A JPH08330953A JP7136563A JP13656395A JPH08330953A JP H08330953 A JPH08330953 A JP H08330953A JP 7136563 A JP7136563 A JP 7136563A JP 13656395 A JP13656395 A JP 13656395A JP H08330953 A JPH08330953 A JP H08330953A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- pmos
- current
- nmos
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 従来に比べオーバシュートの少ない定電流型
チャージポンプ回路を得る。 【構成】 電流ＩＯＨ又はＩＯＬをスイッチングするた
めのＰＭＯＳ１２及びＮＭＯＳ１８からみて出力端子寄
りに、カレントミラー回路の出力側のＰＭＯＳ１４又は
ＭＮＯＳ１６を設ける。カレントミラー回路の入力側の
ＰＭＯＳ１３及びＮＭＯＳ１５からみて電源又は接地側
にＰＭＯＳ１１又はＮＭＯＳ１７を設ける。寄生容量に
起因して流れる過渡電流がＰＭＯＳ１４及びＮＭＯＳ１
６のドレインソース間に流れなくなるため、この過渡電
流の影響たるオーバシュートが電流ＩＯＨ及びＩＯＬに
現れなくなる。ＰＭＯＳ１１及びＮＭＯＳ１７によって
ＰＭＯＳ１２及びＮＭＯＳ１８と等しい値の電圧降下を
発生させているためカレントミラー回路の動作が安定化
する。ＰＭＯＳ１３及び２０によってカレントミラー回
路を構成することにより、単一の定電流源３３を用いる
のみでよくなる。
チャージポンプ回路を得る。 【構成】 電流ＩＯＨ又はＩＯＬをスイッチングするた
めのＰＭＯＳ１２及びＮＭＯＳ１８からみて出力端子寄
りに、カレントミラー回路の出力側のＰＭＯＳ１４又は
ＭＮＯＳ１６を設ける。カレントミラー回路の入力側の
ＰＭＯＳ１３及びＮＭＯＳ１５からみて電源又は接地側
にＰＭＯＳ１１又はＮＭＯＳ１７を設ける。寄生容量に
起因して流れる過渡電流がＰＭＯＳ１４及びＮＭＯＳ１
６のドレインソース間に流れなくなるため、この過渡電
流の影響たるオーバシュートが電流ＩＯＨ及びＩＯＬに
現れなくなる。ＰＭＯＳ１１及びＮＭＯＳ１７によって
ＰＭＯＳ１２及びＮＭＯＳ１８と等しい値の電圧降下を
発生させているためカレントミラー回路の動作が安定化
する。ＰＭＯＳ１３及び２０によってカレントミラー回
路を構成することにより、単一の定電流源３３を用いる
のみでよくなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数シンセサ
イザ等に使用される定電流型チャージポンプ回路に関す
る。
イザ等に使用される定電流型チャージポンプ回路に関す
る。
【０００２】
【従来の技術】図６には、一従来例に係る定電流型チャ
ージポンプ回路２の構成が示されている。この従来例に
おいては、チャージポンプ出力端子から出力する電流Ｉ
ＯＨ及びＩＯＬをスイッチングするため、ＰＭＯＳ１２
及びＮＭＯＳ１８が設けられている。これらのＰＭＯＳ
１２及びＮＭＯＳ１８のドレインはチャージポンプ出力
端子に接続されており、またそのソースはＰＭＯＳ１４
又はＮＭＯＳ１６のドレインに接続されている。ＰＭＯ
Ｓ１４及びＮＭＯＳ１６のソースはそれぞれ電源ＶＤＤ
又は接地ＧＮＤに接続されている。これら、ＰＭＯＳ１
４及びＮＭＯＳ１６はいずれもカレントミラー回路の出
力側トランジスタである。当該カレントミラー回路の入
力側トランジスタ、すなわちダイオード接続されている
トランジスタは、この図ではＰＭＯＳ１３及びＮＭＯＳ
１５として表されている。これら、ＰＭＯＳ１３及びＮ
ＭＯＳ１５のドレインにはそれぞれ定電流源３１及び３
２が接続されている。定電流源３１及び３２は、それぞ
れ、定電流ＩＲｐ又はＩＲｎを発生させる。
ージポンプ回路２の構成が示されている。この従来例に
おいては、チャージポンプ出力端子から出力する電流Ｉ
ＯＨ及びＩＯＬをスイッチングするため、ＰＭＯＳ１２
及びＮＭＯＳ１８が設けられている。これらのＰＭＯＳ
１２及びＮＭＯＳ１８のドレインはチャージポンプ出力
端子に接続されており、またそのソースはＰＭＯＳ１４
又はＮＭＯＳ１６のドレインに接続されている。ＰＭＯ
Ｓ１４及びＮＭＯＳ１６のソースはそれぞれ電源ＶＤＤ
又は接地ＧＮＤに接続されている。これら、ＰＭＯＳ１
４及びＮＭＯＳ１６はいずれもカレントミラー回路の出
力側トランジスタである。当該カレントミラー回路の入
力側トランジスタ、すなわちダイオード接続されている
トランジスタは、この図ではＰＭＯＳ１３及びＮＭＯＳ
１５として表されている。これら、ＰＭＯＳ１３及びＮ
ＭＯＳ１５のドレインにはそれぞれ定電流源３１及び３
２が接続されている。定電流源３１及び３２は、それぞ
れ、定電流ＩＲｐ又はＩＲｎを発生させる。
【０００３】従って、チャージポンプ出力端子から電流
ＩＯＨを吐き出させようとする場合には、例えばＰＭＯ
Ｓ１２のゲート電位ＳＵをＧＮＤレベルに制御しかつＮ
ＭＯＳ１８のゲート電位ＳＤをＧＮＤレベルに制御すれ
ばよい。このように制御すると、ＰＭＯＳ１２のソース
ドレイン間インピーダンスが低下しＰＭＯＳ１２がオン
する結果、定電流源３１からの定電流ＩＲｐがＰＭＯＳ
１３及び１４から構成されるカレントミラー回路によっ
て出力側に転写され、その結果得られる電流ＩＯＨがチ
ャージポンプ出力端子から吐き出される。この電流Ｉ
ＯＨの値は、定電流源３１によって生成される定電流Ｉ
Ｒｐの値と、ＰＭＯＳ１３と１４のゲート幅の比によっ
て決定される。
ＩＯＨを吐き出させようとする場合には、例えばＰＭＯ
Ｓ１２のゲート電位ＳＵをＧＮＤレベルに制御しかつＮ
ＭＯＳ１８のゲート電位ＳＤをＧＮＤレベルに制御すれ
ばよい。このように制御すると、ＰＭＯＳ１２のソース
ドレイン間インピーダンスが低下しＰＭＯＳ１２がオン
する結果、定電流源３１からの定電流ＩＲｐがＰＭＯＳ
１３及び１４から構成されるカレントミラー回路によっ
て出力側に転写され、その結果得られる電流ＩＯＨがチ
ャージポンプ出力端子から吐き出される。この電流Ｉ
ＯＨの値は、定電流源３１によって生成される定電流Ｉ
Ｒｐの値と、ＰＭＯＳ１３と１４のゲート幅の比によっ
て決定される。
【０００４】逆に、チャージポンプ出力端子から定電流
ＩＯＬを吸い込もうとする場合には、例えばＮＭＯＳ１
８のゲート電位ＳＤを電源ＶＤＤのレベルに制御しつつ
ＰＭＯＳ１２のゲート電位ＳＵをＶＤＤレベルに制御す
ることにより、このＮＭＯＳ１８のドレインソース間イ
ンピーダンスを下げ当該ＮＭＯＳ１８をオンさせればよ
い。このようにすると、定電流源３２によって生成され
る定電流ＩＲｎが、ＮＭＯＳ１５及び１６によって構成
されるカレントミラー回路によって出力側に転写され、
定電流ＩＯＬとなる。その際、定電流ＩＯＬの値は、定
電流源３２によって生成される電流ＩＲｎの値と、ＮＭ
ＯＳ１５と１６のゲート幅の比によって、定まる。
ＩＯＬを吸い込もうとする場合には、例えばＮＭＯＳ１
８のゲート電位ＳＤを電源ＶＤＤのレベルに制御しつつ
ＰＭＯＳ１２のゲート電位ＳＵをＶＤＤレベルに制御す
ることにより、このＮＭＯＳ１８のドレインソース間イ
ンピーダンスを下げ当該ＮＭＯＳ１８をオンさせればよ
い。このようにすると、定電流源３２によって生成され
る定電流ＩＲｎが、ＮＭＯＳ１５及び１６によって構成
されるカレントミラー回路によって出力側に転写され、
定電流ＩＯＬとなる。その際、定電流ＩＯＬの値は、定
電流源３２によって生成される電流ＩＲｎの値と、ＮＭ
ＯＳ１５と１６のゲート幅の比によって、定まる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成においては、ＰＭＯＳ１２又はＮＭＯＳ１８を
オフからオンに転ずる際に過渡的なオーバシュート電流
がチャージポンプ出力端子に流れるという問題があっ
た。
うな構成においては、ＰＭＯＳ１２又はＮＭＯＳ１８を
オフからオンに転ずる際に過渡的なオーバシュート電流
がチャージポンプ出力端子に流れるという問題があっ
た。
【０００６】例えば、図７に示されるように、ＰＭＯＳ
１２のソース及びＰＭＯＳ１４のドレインと電源ＶＤＤ
の間には、一般に寄生容量Ｃｆｐが発生する。ＰＭＯＳ
１２がオフからオンに転ずると、これに伴い、電源Ｖ
ＤＤから寄生容量Ｃｆｐを介し電流ＩＣｆｐがＰＭＯＳ
１２のソースに流れこむ。従って、ＰＭＯＳ１２のドレ
イン電流、すなわちチャージポンプ出力端子から吐き出
される電流ＩＯＨは、図９の左半分に示されるようにオ
ーバシュートを有する電流となる。
１２のソース及びＰＭＯＳ１４のドレインと電源ＶＤＤ
の間には、一般に寄生容量Ｃｆｐが発生する。ＰＭＯＳ
１２がオフからオンに転ずると、これに伴い、電源Ｖ
ＤＤから寄生容量Ｃｆｐを介し電流ＩＣｆｐがＰＭＯＳ
１２のソースに流れこむ。従って、ＰＭＯＳ１２のドレ
イン電流、すなわちチャージポンプ出力端子から吐き出
される電流ＩＯＨは、図９の左半分に示されるようにオ
ーバシュートを有する電流となる。
【０００７】また、図８に示されるように、ＮＭＯＳ１
８のソースやＮＭＯＳ１６のドレインと接地ＧＮＤの間
にも、寄生容量Ｃｆｎが生じている。従って、ＮＭＯＳ
１８がオフからオンに転ずると、その際、この寄生容量
Ｃｆｎを介し電流ＩＣｆｎが流れる。チャージポンプ出
力端子から吸い込まれる電流ＩＯＬには、この電流Ｉ
Ｃｆｎによって、図９の右半分に示されるようにオーバ
シュートを有する波形が現れる。
８のソースやＮＭＯＳ１６のドレインと接地ＧＮＤの間
にも、寄生容量Ｃｆｎが生じている。従って、ＮＭＯＳ
１８がオフからオンに転ずると、その際、この寄生容量
Ｃｆｎを介し電流ＩＣｆｎが流れる。チャージポンプ出
力端子から吸い込まれる電流ＩＯＬには、この電流Ｉ
Ｃｆｎによって、図９の右半分に示されるようにオーバ
シュートを有する波形が現れる。
【０００８】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、定電流型チャージ
ポンプ回路におけるＭＯＳＦＥＴ等のトランジスタの配
置を変更することにより、チャージポンプ出力端子に流
れる電流からオーバシュートをなくすことを目的とす
る。本発明は、この目的の達成により、後段に接続され
る回路の性能の改善、例えばＰＬＬシンセサイザの位相
検波特性のリニアリティの向上を実現することを目的と
する。本発明は、更に、トランジスタ配置の変更によっ
てカレントミラー回路の動作が不安定化することを防ぐ
ことを目的とする。本発明は、更に、定電流源が１個で
足りるより簡素な構成の回路を実現することを目的とす
る。
とを課題としてなされたものであり、定電流型チャージ
ポンプ回路におけるＭＯＳＦＥＴ等のトランジスタの配
置を変更することにより、チャージポンプ出力端子に流
れる電流からオーバシュートをなくすことを目的とす
る。本発明は、この目的の達成により、後段に接続され
る回路の性能の改善、例えばＰＬＬシンセサイザの位相
検波特性のリニアリティの向上を実現することを目的と
する。本発明は、更に、トランジスタ配置の変更によっ
てカレントミラー回路の動作が不安定化することを防ぐ
ことを目的とする。本発明は、更に、定電流源が１個で
足りるより簡素な構成の回路を実現することを目的とす
る。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、定電流を発生させる定電流源と、
出力端子に接続され指令に応じてオンするスイッチング
用トランジスタと、このスイッチング用トランジスタが
オンしているときに、定電流源が発生させた定電流に対
応する値の定電流を出力端子に供給するカレントミラー
回路と、を備える定電流型チャージポンプ回路におい
て、上記スイッチング用トランジスタを電源又は接地
に、またカレントミラー回路の出力側トランジスタをス
イッチング用トランジスタと出力端子の間に、それぞれ
接続し、スイッチング用トランジスタがオンするのに伴
い上記スイッチング用トランジスタ及び／又は出力側ト
ラジスタの寄生容量に流れる過渡電流を、当該寄生容量
を介し電源又は接地に向けて流すことを特徴とする。
るために、本発明は、定電流を発生させる定電流源と、
出力端子に接続され指令に応じてオンするスイッチング
用トランジスタと、このスイッチング用トランジスタが
オンしているときに、定電流源が発生させた定電流に対
応する値の定電流を出力端子に供給するカレントミラー
回路と、を備える定電流型チャージポンプ回路におい
て、上記スイッチング用トランジスタを電源又は接地
に、またカレントミラー回路の出力側トランジスタをス
イッチング用トランジスタと出力端子の間に、それぞれ
接続し、スイッチング用トランジスタがオンするのに伴
い上記スイッチング用トランジスタ及び／又は出力側ト
ラジスタの寄生容量に流れる過渡電流を、当該寄生容量
を介し電源又は接地に向けて流すことを特徴とする。
【００１０】本発明は、更に、カレントミラー回路の入
力側トランジスタと電源又は接地の間に、上記スイッチ
ング用トランジスタと等しい値の電圧降下を発生させる
安定化用トランジスタを接続したことを特徴とする。
力側トランジスタと電源又は接地の間に、上記スイッチ
ング用トランジスタと等しい値の電圧降下を発生させる
安定化用トランジスタを接続したことを特徴とする。
【００１１】本発明は、そして、上記定電流源にて発生
した定電流に対する値の定電流を、電源側及び接地側の
うちいずれかのカレントミラー回路に供給する定電流源
共用化用カレントミラー回路を備え、単一の定電流源に
より電源側及び接地側双方に係る定電流を発生させるこ
とを特徴とする。
した定電流に対する値の定電流を、電源側及び接地側の
うちいずれかのカレントミラー回路に供給する定電流源
共用化用カレントミラー回路を備え、単一の定電流源に
より電源側及び接地側双方に係る定電流を発生させるこ
とを特徴とする。
【００１２】
【作用】本発明においては、カレントミラー回路の出力
側トランジスタがスイッチング用トランジスタと出力端
子の間に接続される。また、このスイッチング用トラン
ジスタは、電源又は接地に接続される。従って、スイッ
チング用トランジスタをオフからオンに転ずる際に寄生
容量の存在によって生じる過渡電流は、当該寄生容量及
びスイッチング用トランジスタを含むけれどもカレント
ミラー回路の出力側トランジスタを含まない回路に流れ
ることになるから、この過渡電流が出力端子に供給され
ることはない。
側トランジスタがスイッチング用トランジスタと出力端
子の間に接続される。また、このスイッチング用トラン
ジスタは、電源又は接地に接続される。従って、スイッ
チング用トランジスタをオフからオンに転ずる際に寄生
容量の存在によって生じる過渡電流は、当該寄生容量及
びスイッチング用トランジスタを含むけれどもカレント
ミラー回路の出力側トランジスタを含まない回路に流れ
ることになるから、この過渡電流が出力端子に供給され
ることはない。
【００１３】本発明においては、また、カレントミラー
回路の入力側トランジスタと電源又は接地の間に、安定
化用トランジスタが接続される。この安定化用トランジ
スタは、スイッチング用トランジスタと等しい値の電圧
降下を発生させる。従って、本発明においては、カレン
トミラー回路の出力側トランジスタをスイッチング用ト
ランジスタからみて出力端子側に設けているにもかかわ
らず、このカレントミラー回路の動作が不安定になるこ
とがない。
回路の入力側トランジスタと電源又は接地の間に、安定
化用トランジスタが接続される。この安定化用トランジ
スタは、スイッチング用トランジスタと等しい値の電圧
降下を発生させる。従って、本発明においては、カレン
トミラー回路の出力側トランジスタをスイッチング用ト
ランジスタからみて出力端子側に設けているにもかかわ
らず、このカレントミラー回路の動作が不安定になるこ
とがない。
【００１４】本発明においては、更に、定電流源にて発
生した定電流に対応する値の定電流を電源側及び接地側
のうちいずれかのカレントミラー回路に供給すべく、定
電流源共用可能カレントミラー回路が設けられる。従っ
て、電源側及び接地側のカレントミラー回路のうちいず
れか一方に対しては定電流源から直接に、また他方に対
しては定電流源から上述の定電流源共用可能カレントミ
ラー回路を介して、それぞれ定電流が供給される。その
結果、単一の定電流源により電源側及び接地側双方に係
る定電流を発生させることが可能になる。
生した定電流に対応する値の定電流を電源側及び接地側
のうちいずれかのカレントミラー回路に供給すべく、定
電流源共用可能カレントミラー回路が設けられる。従っ
て、電源側及び接地側のカレントミラー回路のうちいず
れか一方に対しては定電流源から直接に、また他方に対
しては定電流源から上述の定電流源共用可能カレントミ
ラー回路を介して、それぞれ定電流が供給される。その
結果、単一の定電流源により電源側及び接地側双方に係
る定電流を発生させることが可能になる。
【００１５】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図６〜図９に示される従来例と
同様の構成には同一の符号を付し、説明を省略する。
基づき説明する。なお、図６〜図９に示される従来例と
同様の構成には同一の符号を付し、説明を省略する。
【００１６】図１には、本発明の第１実施例に係る定電
流型チャージポンプ回路１の構成が示されている。この
実施例の回路構成は、ＰＭＯＳ１２とＰＭＯＳ１４の位
置が逆である点、ＮＭＯＳ１６とＮＭＯＳ１８の位置が
逆である点、またＰＭＯＳ１３及びＮＭＯＳ１５からみ
て電源ＶＤＤ又は接地ＧＮＤ側にＰＭＯＳ１１又はＮＭ
ＯＳ１７を設けた点で前述の従来例と相違している。ま
た、ＰＭＯＳ１１及びＮＭＯＳ１７は、それぞれ、ＰＭ
ＯＳ１２又はＮＭＯＳ１８と同一の電圧降下を発生させ
るよう、そのゲート幅が設定されている。例えば、ＰＭ
ＯＳ１２のゲート幅とＰＭＯＳ１４のゲート幅とを等し
く設定した場合には、ＰＭＯＳ１１のゲート幅とＰＭＯ
Ｓ１３のゲート幅を等しく設定する。
流型チャージポンプ回路１の構成が示されている。この
実施例の回路構成は、ＰＭＯＳ１２とＰＭＯＳ１４の位
置が逆である点、ＮＭＯＳ１６とＮＭＯＳ１８の位置が
逆である点、またＰＭＯＳ１３及びＮＭＯＳ１５からみ
て電源ＶＤＤ又は接地ＧＮＤ側にＰＭＯＳ１１又はＮＭ
ＯＳ１７を設けた点で前述の従来例と相違している。ま
た、ＰＭＯＳ１１及びＮＭＯＳ１７は、それぞれ、ＰＭ
ＯＳ１２又はＮＭＯＳ１８と同一の電圧降下を発生させ
るよう、そのゲート幅が設定されている。例えば、ＰＭ
ＯＳ１２のゲート幅とＰＭＯＳ１４のゲート幅とを等し
く設定した場合には、ＰＭＯＳ１１のゲート幅とＰＭＯ
Ｓ１３のゲート幅を等しく設定する。
【００１７】このようにＰＭＯＳ１２とＰＭＯＳ１４の
位置を入れ替えた場合、図２に示されるように、ＰＭＯ
Ｓ１２がオフからオンに転じた際に寄生容量Ｃｆｐに流
れる過渡電流ＩＣｆｐが、ＰＭＯＳ１４には流れ込まな
くなる。すなわち、過渡電流ＩＣｆｐが流れる回路に
は、ＰＭＯＳ１４は存在していないから、チャージポン
プ出力端子から吐き出す電流ＩＯＨに過渡電流ＩＣｆｐ
の影響が現れることはない。従って、図４の左半分に示
されるように、図９の左半分に比べオーバシュートが少
ない又は防止された波形が得られる。
位置を入れ替えた場合、図２に示されるように、ＰＭＯ
Ｓ１２がオフからオンに転じた際に寄生容量Ｃｆｐに流
れる過渡電流ＩＣｆｐが、ＰＭＯＳ１４には流れ込まな
くなる。すなわち、過渡電流ＩＣｆｐが流れる回路に
は、ＰＭＯＳ１４は存在していないから、チャージポン
プ出力端子から吐き出す電流ＩＯＨに過渡電流ＩＣｆｐ
の影響が現れることはない。従って、図４の左半分に示
されるように、図９の左半分に比べオーバシュートが少
ない又は防止された波形が得られる。
【００１８】また、ＮＭＯＳ１６とＮＭＯＳ１８の位置
を入れ替えることにより、図３に示されるように、寄生
容量Ｃｆｎに流れる過渡電流ＩＣｆｎが、ＮＭＯＳ１６
に影響を与えなくなる。すなわち、過渡電流ＩＣｆｎが
流れる回路には、ＮＭＯＳ１６は含まれていないから、
チャージポンプ出力端子から吸い込むべき定電流ＩＯ Ｌ
は、過渡電流ＩＣｆｎの影響を受けない。従って、図４
の右半分に示されるように、図９の右半分に比べオーバ
シュートが少なく又は防止された波形が得られる。
を入れ替えることにより、図３に示されるように、寄生
容量Ｃｆｎに流れる過渡電流ＩＣｆｎが、ＮＭＯＳ１６
に影響を与えなくなる。すなわち、過渡電流ＩＣｆｎが
流れる回路には、ＮＭＯＳ１６は含まれていないから、
チャージポンプ出力端子から吸い込むべき定電流ＩＯ Ｌ
は、過渡電流ＩＣｆｎの影響を受けない。従って、図４
の右半分に示されるように、図９の右半分に比べオーバ
シュートが少なく又は防止された波形が得られる。
【００１９】更に、本実施例においては、前述のように
ＰＭＯＳ１１及びＮＭＯＳ１７を設けている。また、こ
れらのゲートの電位は、それぞれ接地ＧＮＤ又は電源Ｖ
ＤＤの電位に固定されている。従って、ＰＭＯＳ１２と
ＰＭＯＳ１４の位置を入れ替え、またＮＭＯＳ１６とＮ
ＭＯＳ１８の位置を入れ替えたとしても、各カレントミ
ラー回路の動作が不安定になることはない。より詳細に
は、ＰＭＯＳ１１及びＮＭＯＳ１７によって、ＰＭＯＳ
１２及びＮＭＯＳ１８による電圧降下と等しい電圧降下
を意図的に発生させているため、各カレントミラー回路
の動作を安定化することができる。
ＰＭＯＳ１１及びＮＭＯＳ１７を設けている。また、こ
れらのゲートの電位は、それぞれ接地ＧＮＤ又は電源Ｖ
ＤＤの電位に固定されている。従って、ＰＭＯＳ１２と
ＰＭＯＳ１４の位置を入れ替え、またＮＭＯＳ１６とＮ
ＭＯＳ１８の位置を入れ替えたとしても、各カレントミ
ラー回路の動作が不安定になることはない。より詳細に
は、ＰＭＯＳ１１及びＮＭＯＳ１７によって、ＰＭＯＳ
１２及びＮＭＯＳ１８による電圧降下と等しい電圧降下
を意図的に発生させているため、各カレントミラー回路
の動作を安定化することができる。
【００２０】図５には、本発明の第２実施例に係る定電
流型チャージポンプ回路の構成が示されている。この実
施例においては、第１実施例における２個の定電流源３
１及び３２が単一の定電流源３３によって置き換えられ
ている。この定電流源３３は、第１実施例における定電
流源３１と同様ＰＭＯＳ１３に定電流（ここではＩＲ）
を供給する。ＰＭＯＳ１３は、第１実施例と同様ＰＭＯ
Ｓ１４と共にカレントミラー回路を構成しているから、
ＰＭＯＳ１２及び１４によって実現される定電流ＩＯＨ
の吐き出し動作は第１実施例と同様の動作となる。
流型チャージポンプ回路の構成が示されている。この実
施例においては、第１実施例における２個の定電流源３
１及び３２が単一の定電流源３３によって置き換えられ
ている。この定電流源３３は、第１実施例における定電
流源３１と同様ＰＭＯＳ１３に定電流（ここではＩＲ）
を供給する。ＰＭＯＳ１３は、第１実施例と同様ＰＭＯ
Ｓ１４と共にカレントミラー回路を構成しているから、
ＰＭＯＳ１２及び１４によって実現される定電流ＩＯＨ
の吐き出し動作は第１実施例と同様の動作となる。
【００２１】また、ＰＭＯＳ１３は、ＰＭＯＳ２０と共
に、定電流源共用化のためのカレントミラー回路を構成
している。すなわち、ＰＭＯＳ１３に定電流源３３から
定電流ＩＲが供給されると、これに応じた値が定電流が
ＰＭＯＳ２０にも流れる。ここではＰＭＯＳ１３のゲー
ト幅とＰＭＯＳ２０のゲート幅は等しく設定されてお
り、従って、ＰＭＯＳ２０に流れる定電流の値はＩＲと
なる。この定電流ＩＲは、ＮＭＯＳ１６とカレントミラ
ー回路を構成するＮＭＯＳ１５に供給されているから、
この実施例においても、第２実施例と同様の定電流Ｉ
ＯＬの引き込み動作が実行される。その際に必要となる
定電流源の個数は１個で足りる。なお、図中１９で示さ
れているのは、ＰＭＯＳ１１と同一のゲート幅を有する
ＰＭＯＳであり、ＰＭＯＳ１３及び２０から構成される
カレントミラー回路の動作を安定化している。
に、定電流源共用化のためのカレントミラー回路を構成
している。すなわち、ＰＭＯＳ１３に定電流源３３から
定電流ＩＲが供給されると、これに応じた値が定電流が
ＰＭＯＳ２０にも流れる。ここではＰＭＯＳ１３のゲー
ト幅とＰＭＯＳ２０のゲート幅は等しく設定されてお
り、従って、ＰＭＯＳ２０に流れる定電流の値はＩＲと
なる。この定電流ＩＲは、ＮＭＯＳ１６とカレントミラ
ー回路を構成するＮＭＯＳ１５に供給されているから、
この実施例においても、第２実施例と同様の定電流Ｉ
ＯＬの引き込み動作が実行される。その際に必要となる
定電流源の個数は１個で足りる。なお、図中１９で示さ
れているのは、ＰＭＯＳ１１と同一のゲート幅を有する
ＰＭＯＳであり、ＰＭＯＳ１３及び２０から構成される
カレントミラー回路の動作を安定化している。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
スイッチング用トランジスタを電源又は接地に、又はカ
レントミラー回路の出力側トランジスタをスイッチング
用トランジスタと出力端子の間に、それぞれ接続するよ
うにしたため、寄生容量に流れる過渡電流が出力端子に
供給される電流に影響を与えなくなり、従来に比べオー
バシュートが少なく従って後段の回路の動作をより安定
化することが可能な定電流型チャージポンプ回路が得ら
れる。
スイッチング用トランジスタを電源又は接地に、又はカ
レントミラー回路の出力側トランジスタをスイッチング
用トランジスタと出力端子の間に、それぞれ接続するよ
うにしたため、寄生容量に流れる過渡電流が出力端子に
供給される電流に影響を与えなくなり、従来に比べオー
バシュートが少なく従って後段の回路の動作をより安定
化することが可能な定電流型チャージポンプ回路が得ら
れる。
【００２３】また、本発明によれば、カレントミラー回
路の入力側トランジスタと電源又は接地の間に、スイッ
チング用トランジスタと等しい値の電圧降下を発生させ
る安定化用トランジスタを接続したため、カレントミラ
ー回路の出力側トランジスタと電源又は接地との間にス
イッチング用トランジスタが介在しているにもかかわら
ず、カレントミラー回路の動作が安定な動作となる。
路の入力側トランジスタと電源又は接地の間に、スイッ
チング用トランジスタと等しい値の電圧降下を発生させ
る安定化用トランジスタを接続したため、カレントミラ
ー回路の出力側トランジスタと電源又は接地との間にス
イッチング用トランジスタが介在しているにもかかわら
ず、カレントミラー回路の動作が安定な動作となる。
【００２４】そして、本発明によれば定電流源にて発生
した定電流に対応する値の定電流を、電源側及び接地側
のうちいずれかのカレントミラー回路に供給する定電流
源共用可能カレントミラー回路を設けるようにしたた
め、単一の定電流源により電源側及び接地側双方に係る
定電流を発生させることが可能になり、より簡素な回路
構成を有する定電流型チャージポンプ回路が得られる。
した定電流に対応する値の定電流を、電源側及び接地側
のうちいずれかのカレントミラー回路に供給する定電流
源共用可能カレントミラー回路を設けるようにしたた
め、単一の定電流源により電源側及び接地側双方に係る
定電流を発生させることが可能になり、より簡素な回路
構成を有する定電流型チャージポンプ回路が得られる。
【図１】 本発明の第１実施例に係る定電流型チャージ
ポンプ回路の構成を示す回路図である。
ポンプ回路の構成を示す回路図である。
【図２】 この実施例の動作を示す図である。
【図３】 この実施例の動作を示す図である。
【図４】 この実施例における出力電流の波形を示す図
である。
である。
【図５】 本発明の第２実施例に係る定電流型チャージ
ポンプ回路の構成を示す図である。
ポンプ回路の構成を示す図である。
【図６】 一従来例に係る定電流型チャージポンプ回路
の構成を示す図である。
の構成を示す図である。
【図７】 この従来例の動作を示す図である。
【図８】 この従来例の動作を示す図である。
【図９】 この従来例における出力電流の波形を示す図
である。
である。
１ 定電流型チャージポンプ回路、１１〜１４，１９，
２０ ＰＭＯＳ、１５〜１８ ＮＭＯＳ、３１〜３３
定電流源。
２０ ＰＭＯＳ、１５〜１８ ＮＭＯＳ、３１〜３３
定電流源。
Claims (3)
- 【請求項１】 定電流を発生させる定電流源と、出力端
子に接続され指令に応じてオンするスイッチング用トラ
ンジスタと、このスイッチング用トランジスタがオンし
ているときに、定電流源が発生させた定電流に対応する
値の定電流を出力端子に供給するカレントミラー回路
と、を備える定電流型チャージポンプ回路において、 上記スイッチング用トランジスタを電源又は接地に、ま
たカレントミラー回路の出力側トランジスタをスイッチ
ング用トランジスタと出力端子の間に、それぞれ接続
し、 スイッチング用トランジスタがオンするのに伴い上記ス
イッチング用トランジスタ及び／又は出力側トランジス
タの寄生容量に流れる過渡電流を、当該寄生容量を介し
電源又は接地に向けて流すことを特徴とする定電流型チ
ャージポンプ回路。 - 【請求項２】 請求項１記載の定電流型チャージポンプ
回路において、 カレントミラー回路の入力側トランジスタと電源又は接
地の間に、上記スイッチング用トランジスタと等しい値
の電圧降下を発生させる安定化用トランジスタを接続し
たことを特徴とする定電流型チャージポンプ回路。 - 【請求項３】 電源側及び接地側双方に上記スイッチン
グ用トランジスタ及びカレントミラー回路を設けた請求
項１又は２記載の定電流型チャージポンプ回路におい
て、 上記定電流源にて発生した定電流に対応する値の定電流
を、電源側及び接地側のうちいずれかのカレントミラー
回路に供給する定電流源共用化用カレントミラー回路を
備え、 単一の定電流源により電源側及び接地側双方に係る定電
流を発生させることを特徴とする定電流型チャージポン
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136563A JPH08330953A (ja) | 1995-06-02 | 1995-06-02 | 定電流型チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136563A JPH08330953A (ja) | 1995-06-02 | 1995-06-02 | 定電流型チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330953A true JPH08330953A (ja) | 1996-12-13 |
Family
ID=15178177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7136563A Pending JPH08330953A (ja) | 1995-06-02 | 1995-06-02 | 定電流型チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330953A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255872B1 (en) | 1999-03-24 | 2001-07-03 | Nec Corporation | Charge pump circuit for PLL |
| KR100750059B1 (ko) * | 2001-11-20 | 2007-08-16 | 매그나칩 반도체 유한회사 | 전류 제어 수단을 구비한 전하 펌핑 회로 |
| KR101007664B1 (ko) * | 2008-01-07 | 2011-01-13 | 전북대학교산학협력단 | 전하 펌프의 전류 정합 특성 개선 방법 |
| WO2011081391A3 (ko) * | 2009-12-30 | 2011-09-09 | 선문대학교 산학협력단 | 전하 릴레이 인핸서 및 인핸서를 구비한 태양전지 시스템 |
| WO2013077628A1 (ko) * | 2011-11-21 | 2013-05-30 | 선문대학교 산학협력단 | 전자 릴레이 인핸서 및 전자 릴레이 인핸서를 구비한 태양전지 시스템 |
| CN107431857A (zh) * | 2015-01-20 | 2017-12-01 | Tdk株式会社 | 用于电荷泵布置的阻抗电路和电荷泵布置 |
-
1995
- 1995-06-02 JP JP7136563A patent/JPH08330953A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255872B1 (en) | 1999-03-24 | 2001-07-03 | Nec Corporation | Charge pump circuit for PLL |
| KR100750059B1 (ko) * | 2001-11-20 | 2007-08-16 | 매그나칩 반도체 유한회사 | 전류 제어 수단을 구비한 전하 펌핑 회로 |
| KR101007664B1 (ko) * | 2008-01-07 | 2011-01-13 | 전북대학교산학협력단 | 전하 펌프의 전류 정합 특성 개선 방법 |
| WO2011081391A3 (ko) * | 2009-12-30 | 2011-09-09 | 선문대학교 산학협력단 | 전하 릴레이 인핸서 및 인핸서를 구비한 태양전지 시스템 |
| US9124116B2 (en) | 2009-12-30 | 2015-09-01 | Industry-University Cooperation Foundation Sunmoon University | Electrical charge relay enhancer and solar cell system including the enhancer |
| WO2013077628A1 (ko) * | 2011-11-21 | 2013-05-30 | 선문대학교 산학협력단 | 전자 릴레이 인핸서 및 전자 릴레이 인핸서를 구비한 태양전지 시스템 |
| CN107431857A (zh) * | 2015-01-20 | 2017-12-01 | Tdk株式会社 | 用于电荷泵布置的阻抗电路和电荷泵布置 |
| CN107431857B (zh) * | 2015-01-20 | 2020-01-31 | Tdk株式会社 | 用于电荷泵布置的阻抗电路和电荷泵布置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473283A (en) | Cascode switched charge pump circuit | |
| JP3250540B2 (ja) | Ｐｌｌ回路 | |
| US6531913B1 (en) | Low voltage charge pump | |
| US5243231A (en) | Supply independent bias source with start-up circuit | |
| US6124741A (en) | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches | |
| JP2559931B2 (ja) | Ｃｍｏｓレシーバ入力インターフェース回路 | |
| KR100422578B1 (ko) | 지터 감소된 차지 펌프 회로 | |
| US5663670A (en) | Controllable variable delay inverter for a process tolerant delay circuit | |
| JPH0918253A (ja) | 演算増幅回路 | |
| US6107789A (en) | Current mirrors | |
| JPH07221620A (ja) | 出力駆動回路 | |
| US6426614B1 (en) | Boot-strapped current switch | |
| US20050068090A1 (en) | High-speed low-noise charge pump | |
| US5793239A (en) | Composite load circuit | |
| JP2933070B2 (ja) | チャ−ジポンプ回路 | |
| US5880579A (en) | VCO supply voltage regulator for PLL | |
| JPH08330953A (ja) | 定電流型チャージポンプ回路 | |
| KR100573249B1 (ko) | 정전압전원 | |
| JP4480547B2 (ja) | チャージポンプ回路 | |
| US6917192B1 (en) | Circuitry for reducing leakage currents in a transmission gate switch using very small MOSFET devices | |
| JPH02233015A (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| KR100481625B1 (ko) | 차지 펌프 회로의 출력 전류간 불일치 보정 회로 및 이를이용한 차지 펌프 회로 | |
| JP3927312B2 (ja) | 入力増幅器 | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JP3440201B2 (ja) | 入力増幅器 |