CN113055004A - 锁频电路、切换电路及切换方法 - Google Patents

锁频电路、切换电路及切换方法 Download PDF

Info

Publication number
CN113055004A
CN113055004A CN202010670535.5A CN202010670535A CN113055004A CN 113055004 A CN113055004 A CN 113055004A CN 202010670535 A CN202010670535 A CN 202010670535A CN 113055004 A CN113055004 A CN 113055004A
Authority
CN
China
Prior art keywords
impedance
circuit
control signal
frequency
impedance node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010670535.5A
Other languages
English (en)
Inventor
詹钦栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN113055004A publication Critical patent/CN113055004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

一种锁频电路、切换电路及切换方法,锁频电路包含频率产生电路、第一阻抗电路、第二阻抗电路及切换电路。频率产生电路包含正极端及负极端。频率产生电路根据正极端及负极端的电压差输出一输出时脉信号。第一阻抗电路及第二阻抗电路分别电性连接于第一阻抗节点及第二阻抗节点。第二阻抗电路根据输出时脉信号调整其阻抗值。切换电路用以周期性地将负极端导通至第一阻抗节点或第二阻抗节点的其中的一者,并周期性地将正极端导通至第一阻抗节点或第二阻抗节点的其中的另一者。据此,即可消除因噪声而产生的抖动问题。

Description

锁频电路、切换电路及切换方法
技术领域
本揭示内容是关于一种锁频电路,特别是一种用以输出时脉信号的电路。
背景技术
在各种电子产品中,时脉产生器是不可缺少的元件。乾淨的时脉訊號通常是由石英震盪器产生在透過鎖相迴路倍頻。為了節省石英震盪器,且仍要产生乾淨的时脉訊號,因此採用低雜訊鎖頻迴路(frequency locked loop circuit,FLL)來取代石英震盪器,以确保时脉信号的正确及稳定。
发明内容
本揭示内容是关于一种锁频电路,包含频率产生电路、第一阻抗电路、第二阻抗电路及切换电路。频率产生电路包含正极端及负极端。负极端电性连接于第一电流源。正极端电性连接于第二电流源。频率产生电路用以根据正极端及负极端间的电压差输出输出时脉信号。第一阻抗电路电性连接于第一阻抗节点。第二阻抗电路电性连接于第二阻抗节点。第二阻抗电路用以根据输出时脉信号调整第二阻抗电路的阻抗值。切换电路电性连接于第一阻抗节点、第二阻抗节点、正极端及负极端。切换电路用以周期性地将负极端导通至第一阻抗节点及第二阻抗节点中的其中的一者,且用以周期性地将正极端导通至第一阻抗节点及第二阻抗节点中的其中的另一者。
在一实施例中,频率产生电路还用以根据输出时脉信号产生第一时脉信号及第二时脉信号,且提供第一时脉信号及第二时脉信号至第二阻抗电路。
在一实施例中,频率产生电路还用以根据输出时脉信号产生第一控制信号及第二控制信号,且提供第一控制信号及第二控制信号至切换电路。
在一实施例中,切换电路还包含多个切换单元,所述多个切换单元包含第一切换单元及第二切换单元。第一切换单元电性连接于第一阻抗节点、第二阻抗节点及负极端。第一切换单元用以根据第一控制信号及第二控制信号,将负极端导通至第一阻抗节点及第二阻抗节点中的其中的一者。第二切换单元电性连接于第一阻抗节点、第二阻抗节点及正极端。第二切换单元用以根据第一控制信号及第二控制信号,将二极端导通至第一阻抗节点及第二阻抗节点中的其中的另一者。
在一实施例中,第一控制信号及第二控制信号中每一者的频率是小于第一时脉信号及第二时脉信号中每一者的频率,第一时脉信号及第二时脉信号是由频率产生电路根据输出时脉信号所产生。
在一实施例中,第一控制信号与第二控制信号互为相反。
在一实施例中,所述多个切换单元中的每一者包含第一晶体管开关及第二晶体管开关。第一晶体管开关电性连接于第一阻抗节点及第二阻抗节点,且电性连接于正极端及负极端的其中一者。第一晶体管开关用以根据第一控制信号及第二控制信号的其中的一者而被导通或关断。第二晶体管开关电性连接于第二阻抗节点及第二阻抗节点,且电性连接于正极端及负极端的其中一者。第二晶体管开关用以根据第一控制信号及第二控制信号的其中的另一者而被导通或关断。
在一实施例中,第二阻抗电路包含多个阻抗单元及第一电容,所述多个阻抗单元电性连接于第二阻抗节点及参考电压之间。第一电容电性连接于该第二阻抗节点及参考电压之间。
在一实施例中,所述多个阻抗单元中的每一者包含第一阻抗开关、第二阻抗开关及第二电容。第一阻抗开关电性连接于第二阻抗节点,且用以根据输出时脉信号而被导通或关断。第二阻抗开关电性连接于第一阻抗节点及参考电压,且用以根据输出时脉信号而被导通或关断。第一阻抗开关及第二阻抗开关的导通时间是彼此错开。第二电容是并联于第二阻抗开关。
在一实施例中,该频率产生电路包含斩波放大器极低通滤波器。斩波放大器用以接收正极端及负极端间的电压差,以输出运算电压信号。低通滤波器电性连接于斩波放大器的输出端,以接收运算电压信号,且用以过滤运算电压信号中的高频信号。
在一实施例中,频率产生电路还包含频率转换电路。频率转换电路用以从低通滤波器接收输出信号,且用以产生输出时脉信号。
在一实施例中,频率产生电路还包含分频器。分频器电性连接于频率转换电路,且用以根据输出时脉信号产生第一时脉信号及第二时脉信号,以及用以将第一时脉信号及第二时脉信号提供至第二阻抗电路。
在一实施例中,还包含一电流镜。电流镜包含第一电流源及第二电流源。切换电路包还第一切换单元及第二切换单元。第一切换单元透过频率产生电路的负极端电性连接于第一电流源。第二切换电路透过频率产生电路的正极端电性连接于第二电流源。
本揭示内容还关于一种切换电路,包含第一切换单元及第二切换单元。第一切换单元透过频率产生电路的负极端电性连接于第一电流源,且透过第一阻抗节点电性连接于第一阻抗电路,以及透过第二阻抗节点电性连接于第二阻抗电路。第一切换单元用以周期性地将负极端导通至第一阻抗节点及第二阻抗节点中的其中一者。第二切换单元透频率产生电路的正极端电性连接于第二电流源,且透过第一阻抗节点电性连接于第一阻抗电路,以及透过第二阻抗节点电性连接于第二阻抗电路。第二切换单元用以周期性地将正极端导通至第一阻抗节点及第二阻抗节点中的其中另一者。
在一实施例中,第一切换电路用以根据第一控制信号及一第二控制信号周期性地将负极端导通至第一阻抗节点及第二阻抗节点中的其中一者。第二切换电路用以根据第一控制信号及第二控制信号周期性地将正极端导通至第一阻抗节点及第二阻抗节点中的其中另一者。
在一实施例中,第一切换电路及第二切换电路中的任一者包含第一晶体管开关及第二晶体管开关。第一晶体管开关电性连接于第二阻抗节点及正极端及负极端的其中一者,且用以根据第一控制信号及第二控制信号的其中的一者而被导通或关断。第二晶体管开关电性连接于第一阻抗节点及正极端及负极端的其中一者,且用以根据第一控制信号及第二控制信号的其中的另一者而被导通或关断,其中第一控制信号与第二控制信号互为相反。
在一实施例中,第一控制信号及第二控制信号是由频率产生电路所输出。
本揭示内容还关于一种切换方法,包含下列步骤:将切换电路电性连接至第一阻抗电路、第二阻抗电路、一频率产生电路的正极端以及该频率产生电路的负极端;根据该频率产生电路输出的输出时脉信号,调整第二阻抗电路的阻抗值;透过切换电路中的第一切换单元,周期性地将负极端导通至第一阻抗节点及第二阻抗节点中的其中一者;以及透过切换电路中的第二切换单元,周期性地将正极端导通至第一阻抗节点及第二阻抗节点中的其中另一者。
在一实施例中,周期性地将负极端导通至第一阻抗节点及第二阻抗节点中的其中一者的方法包含:根据第一控制信号,导通或关断第一切换单元中的一第一晶体管开关;以及根据第二控制信号,导通或关断第一切换单元中的一第二晶体管开关,其中第一控制信号及第二控制信号是互为相反。
在一实施例中,周期性地将正极端导通至第一阻抗节点及第二阻抗节点中的其中另一者的方法包含:根据第二控制信号,导通或关断第一切换单元中的一第一晶体管开关;以及根据第一控制信号,导通或关断第一切换单元中的一第二晶体管开关。
本揭示内容是透过周期性地切换负极端和正极端,使其导通至第一阻抗节点或第二阻抗节点。据此,即可降低来自电流源和频率产生电路的噪声所产生的抖动问题。
附图说明
图1为根据本揭示内容的部分实施例的锁频电路的示意图;
图2为根据本揭示内容的部分实施例的切换电路的示意图;
图3为根据本揭示内容的部分实施例的切换方法的流程图;
图4A为根据本揭示内容的部分实施例的锁频电路的运作状态示意图;
图4B为根据本揭示内容的部分实施例的锁频电路的运作状态示意图。
【符号说明】
100:锁频电路
110:频率产生电路
111:斩波放大器
111a:斩波开关单元
112:低通滤波器
113:频率转换电路
114:分频器
115:非重叠信号电路
120:第一阻抗电路
130:第二阻抗电路
131:阻抗单元
140:切换电路
141:第一切换单元
142:第二切换单元
150:电流镜
CS1:第一电流源
CS2:第二电流源
Sc:输出时脉信号
Tp:正极端
Tn:负极端
N1:第一阻抗节点
N2:第二阻抗节点
S1:第一时脉信号
S2:第二时脉信号
PY1:第一控制信号
PY2:第二控制信号
S0:运算电压信号
OP1:第一运算放大器
OP2:第二运算放大器
Sh:高频信号
T11:第一晶体管开关
T12:第二晶体管开关
T21:第一晶体管开关
T22:第二晶体管开关
W1:第一阻抗开关
W2:第二阻抗开关
C1:第一电容
C2:第二电容
S301-S304:步骤
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示之。
于本文中,当一元件被称为“连接”或“耦接”时,可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外,虽然本文中使用“第一”、“第二”、…等用语描述不同元件,该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明,否则该用语并非特别指称或暗示次序或顺位,亦非用以限定本发明。
请参阅图1所示,图1为根据本揭示内容的部分实施例的锁频电路100的示意图。锁频电路100包含频率产生电路110、第一阻抗电路120、第二阻抗电路130及切换电路140。锁频电路100用以形成一个能锁定输出时脉信号Sc的回路。以下扼要说明锁频电路100的运作方式。在运作过程中,多个电流镜150(如:第一电流源CS1和第二电流源CS2)用以产生多个电流,所述多个电流将被第一阻抗电路120转换以生成对应的输入电压。第一阻抗电路120提供对应的输入电压至频率产生电路110。频率产生电路110用以将对应的输入电压转换为对应的频率,在此以输出时脉信号Sc表示。输出时脉信号Sc用做来产生多个控制信号,以回授给以控制其运作,以及用作调整第二阻抗电路130的阻抗值,据此即可形成锁定输出时脉信号Sc的频率的回路。
频率产生电路110包含正极端Tp和负极端Tn。负极端Tn电性连接于第一电流源CS1。正极端Tp电性连接于第二电流源CS2。频率产生电路110用以根据正极端Tp和负极端Tn之间的电压差输出一输出时脉信号Sc。
第一阻抗电路120电性连接于第一阻抗节点N1。第一阻抗电路120可包含至少一个阻抗元件,例如包含一个电阻及与其并联的电容。第二阻抗电路130电性连接于第二阻抗节点N2。在部分实施例中,第二阻抗电路130的阻抗值是由频率产生电路110根据至少一个回授信号来调整。如图1所示,第二阻抗电路130用以根据输出时脉信号Sc调整第二阻抗电路130的阻抗值。换言之,第二阻抗电路130的阻抗值是可变动的,详情将于后续段落中说明。第二阻抗电路130的阻抗值的变化是根据信号产生电路110提供的回授信号而产生。透过第二阻抗电路130的阻抗值与第一阻抗电路120的阻抗值之间的差值,将进一步产生第一阻抗节点N1与第二阻抗节点N2之间的电压差值,据此将能形成锁定输出时脉信号S的频率的回路。
切换电路140电性连接于第一阻抗节点N1、第二阻抗节点N2、正极端Tp和负极端Tn。切换电路140用以周期性地将负极端Tn导通至第一阻抗节点N1及第二阻抗节点N2中的其中一者,以及周期性地将正极端Tp导通至第一阻抗节点N1及第二阻抗节点N2中的其中另一者。透过切换电路140的运作将可减少由电流源150和频率产生电路110产生的抖动(jitter)。
输出时脉信号Sc是由频率产生电路110所产生,且输出时脉信号Sc的频率将根据正极端Tp和负极端Tn之间的电压差而被锁定。然而,电流源CS1、CS2传送的信号仍可能会具有噪声而产生抖动(jitter)。另一方面,频率产生电路110中的晶体管开关(如:运算放大器内的晶体管)也有可能会在处理信号时产生噪声。本揭示内容是透过周期性地切换负极端Tn和正极端Tp,使其导通至第一阻抗节点N1或第二阻抗节点N2。据此,即可降低来自电流源150和频率产生电路110的噪声所产生的抖动。
此外,切换电路140会周期性地电性连接于“负极端Tn/正极端Tp”和“第一阻抗节点N1/第二阻抗节点N2”之间。因此,无论是电流源CS1、CS2或频率产生电路110所产生的噪声,皆可透过切换电路140的切换运作而削弱或去除。具体而言,切换电路140和频率产生电路110中的斩波放大器111会同时执行切换运作,以完全地消除噪声,故锁频电路100所产生的输出时脉信号Sc将不会具有抖动的情况。
在部分实施例中,频率产生电路110还用以根据输出时脉信号Sc产生第一时脉信号S1及第二时脉信号S2,且提供第一时脉信号S1和第二时脉信号S2至第二阻抗电路130。第一时脉信号S1和第二时脉信号S2用以控制第二阻抗电路130中的开关,以调整第二阻抗电路130的阻抗值。在其他实施例中,第一时脉信号S1和第二时脉信号S2除了由频率产生电路110产生外,亦可由其他电路或处理器产生。换言之,第一时脉信号S1和第二时脉信号S2并不限定透过回授的路径而产生。
在部分实施例中,频率产生电路110还用以根据输出时脉信号Sc产生第一控制信号PY1和第二控制号PY2,以及提供第一控制信号PY1和第二控制信号PY2至切换电路140。第一控制信号PY1和第二控制信号PY2用以至切换电路140中的开关,以调整切换电路140的导通方式。
请参阅图1,图1为根据本揭示内容的部分实施例的频率产生电路110的电路示意图。在部分实施例中,频率产生电路110还包含斩波放大器111、低通滤波器112及频率转换电路113。频率产生电路110包含分频器114。斩波放大器111用以接收(或侦测)正极端Tp和负极端Tn之间的电压差以输出运算电压信号S0。举例而言,斩波放大器111在预设时间中,透过正极端Tp和负极端Tn先接收频率产生电路110的输入信号。接着,斩波放大器111将能对接收到的输入信号进行平均处理(averaging)。据此,斩波放大器111所输出的信号中的低频噪声将能被过滤。
在运作上,切换电路140和斩波放大器111可将电流源150和频率产生电路110所产生的噪声中的低频分量(如:闪烁噪声,flickernoise)调制(modulate)或平移(shift)至高频带。低通滤波器112则可过滤高频噪声(如:调制后的闪烁噪声)。由于闪烁噪声的低频分量是噪声的主要成份,因此只要过滤掉这些低频分量,即可削减大部分的噪声影响。换言之,切换电路140和斩波放大器111同步执行的切换运作能完全消除输出时脉信号Sc中的噪声。
如图1所示,在部分实施例中,斩波放大器111包含第一运算放大器OP1、斩波开关单元111a及第二预算放大器OP2。斩波开关单元111a电性连接于第一运算放大器OP1的输出端,且周期性地将第一运算放大器OP1的任一个输出端切换至耦接于第二运算放大器OP2的输入端之间。切换电路140和斩波放大器111同步执行的切换运作用以消除输出时脉信号Sc的噪声。具体而言,切换电路140可将信号调制至高频带。同时,如果噪声是源自于电流源150和频率产生电路110中的第一运算放大器OP1,噪声将会处于低频带。接着,斩波开关单元的111a的运作能调制回信号,且将噪声调变至高频。此后,低通滤波器112可过滤或消除被平移至高频带的噪声。由于本领域人士能理解斩波放大器111的电路结构及原理,故在此不另复述。
低通滤波器112电性连接于斩波放大器111的输出端以接收运算电压信号S0,且用以过滤运算电压信号S0中的高频信号Sh。
频率转换电路113用以接收低通滤波器112的输出信号(即,高频信号Sh),且产生该输出时脉信号Sc。输出时脉信号Sc可作为频率产生电路110输出的锁频时脉信号。
分流器114电性连接于频率转换电路113。分流器114用以根据输出时脉信号Sc产生第一时脉信号S1、第二时脉信号S2、第一控制信号PY1和第二控制信号PY2。第一时脉信号S1和第二时脉信号S2用以控制第二阻抗电路130。第一控制信号PY1和第二控制信号PY2用以控制切换电路140。分流器114提供第一时脉信号S1和第二时脉信号S2至第二阻抗电路130,且提供第一控制信号PY1和第二控制信号PY2至切换电路140。
在部分实施例中,分流器114透过非重叠信号电路(non-overlapping)115产生第一控制信号PY1和第二控制信号PY2。非重叠信号电路115用以确认第一控制信号PY1和第二控制信号PY2并未同时导通或同时关断。
请参阅图1和图2,图2根据本揭示内容的部分实施例的切换电路140示意图。切换电路140包含多个切换元件。在部分实施例中,所述多个切换元件包含的开关元件有第一切换元件141和第二切换元件142。如图2所示,第一切换单元141电性连接于第一阻抗节点N1、第二阻抗节点N2和负极端Tn。第一切换单元141用以根据第一控制信号PY1和第二控制信号PY2,将负极端Tn导通至第一阻抗节点N1及第二阻抗节点N2中的其中一者。
第二切换单元142电性连接于第一阻抗节点N1、第二阻抗节点N2及正极端Tp。第二切换单元142用以根据第一控制信号PY1和第二控制信号PY2,将正极端Tp导通至第一阻抗节点N1和第二阻抗节点N2的其中的另一者。
第一切换单元141和第二切换单元142根据第一控制信号PY1和第二控制信号PY2,周期性地将负极端Tn(或正极端Tp)—导通至第一阻抗节点N1或第二阻抗节点N2。在部分实施例中,第一控制信号PY1和第二控制信号PY2每一者的频率是小于第一时脉信号S1和第二时脉信号S2每一者的频率。第一控制信号PY1和第二控制信号PY2互为相反(如:电压准位相反)。
在部分实施例中,每一个切换元件141、142包含二晶体管开关,以周期性地将负极端Tn(或正极端Tp)导通至第一阻抗节点N1或第二阻抗节点N2。如图2所示,第一切换单元141包含第一晶体管开关T11和第二晶体管开关T12。第一晶体管开关T11电性连接于第二阻抗节点N2和负极端Tn。第一晶体管开关T11用以根据第一控制信号PY1导通或关断。第二晶体管开关T12电性连接于第一阻抗节点N1和负极端Tn。第二晶体管开关T12用以根据第二控制信号PY2导通或关断。
同理,第二切换单元142包含第一晶体管开关T21和第二晶体管开关T22。第一晶体管开关T21电性连接于第二阻抗节点N2和正极端Tp。第一晶体管开关T21用以根据第一控制信号PY2导通或关断。第二晶体管开关T22电性连接于第一阻抗节点N1和正极端Tp。第二晶体管开关T22用以根据第一控制信号PY1导通或关断。
承上,第二阻抗电路130的阻抗值可根据第一时脉信号S1和第二时脉信号S2被调整。第二阻抗电路130的阻抗值的变化是根据信号产生电路110的回授信号,且能使第二阻抗电路130的阻抗值和第一阻抗电路120的阻抗值产生差异,从而在两个阻抗节点N1、N2形成电压差,形成锁定输出时脉信号Sc的频率的回路。
请参阅图1,在部分实施例中,第二阻抗电路130包含多个阻抗元件131、132和第一电容C1。每个阻抗元件131、132皆电性连接于第二阻抗节点N2和参考电压(如:接地电位)。第一电容C1电性连接于第二阻抗节点N2和参考电压之间,且用以稳定第二阻抗节点N2的电压。
以阻抗单元131为例,阻抗单元131包含第一阻抗开关W1、第二阻抗开关W2和第二电容C2。第一阻抗开关W1电性连接于第二阻抗节点N2,且用以根据输出时脉信号Sc(如:第一时脉信号S1)被控制导通或关断。第二阻抗开关W2电性连接于第一阻抗开关W1和参考电压之间。第二阻抗开关W2用以根据输出时脉信号Sc(如:第二时脉信号S2)被控制导通或关断。第一阻抗开关W1和第二阻抗开关W2的导通时间是互相错开。换言之,第一时脉信号S1和第二时脉信号S2的电压准位互为相反。第二电容C2并联于第二阻抗开关W2。
当第一时脉信号S1为致能准位时、第二时脉信号S2将为禁能准位时,第一阻抗开关W1被导通和第二阻抗开关W2被关断。此时,第二电容C2将透过第二阻抗节点N2被充电。另一方面,当第一时脉信号S1为禁能准位、第二时脉信号S2为致能准位时,第一阻抗开关W1被关断,且第二阻抗开关W2被导通。此时,第二电容C2透过第二阻抗开关W2被放电。接着,随着第一时脉信号S1和第二时脉信号S2的改变,阻抗单元131的阻抗值也将随的改变。
阻抗单元132的电路是与阻抗单元131相似,但阻抗单元132的第一阻抗开关W1用以根据第二时脉信号S2被控制,且阻抗单元132的第二阻抗开关W2用以根据第一时脉信号S1被控制。据此,阻抗单元131中的第二电容C2和阻抗单元132中的第二电容C2将不会同时充电或放电。
此外,在部分实施例中,锁频电路100还包含电流镜150。电流镜150包含第一电流源CS1和第二电流源CS2。第二切换单元141透过频率产生电路110的负极端Tn电性连接于第一电流源CS1,且透过第二阻抗节点N2电性连接于第二阻抗电路130。第一切换单元141用以周期性地将负极端Tn导通至第一阻抗节点N1或第二阻抗节点N2。
第二切换单元142透过频率产生电路110的正极端Tp电性连接于第二电流源CS2,且透过第二阻抗节点N2电性连接于第二阻抗电路130。第二切换单元142用以周期性地将正极端Tp导通至第一阻抗节点N1或第二阻抗节点N2。
请参阅图3,图3是根据本揭示内容的部分实施例的切换方法的流程图。在步骤S301中,切换电路140电性连接至第一阻抗电路120、第二阻抗电路130、正极端Tp和负极端T。接着,频率产生电路110根据正极端Tp和负极端Tn之间的电压差输出该输出时脉信号Sc,且根据输出时脉信号Sc产生第一时脉信号S1、第二时脉信号S2、第一控制信号PY1和第二控制信号PY2。
在步骤S302中,第二阻抗电路130根据输出时脉信号Sc调整第二阻抗电路130的阻抗值。在步骤S303中,切换电路140中的第二切换单元141周期性地将负极端Tn导通至第一阻抗电路120和第二阻抗电路130的其中一者。
在步骤S304中,切换电路140的第二切换单元142周期性地将正极端Tp导通至第一阻抗电路120和第二阻抗电路130中的其中另一者。
请参阅图1和图4A所示,在第一周其中,第一控制信号PY1为致能准位,第二控制信号PY2为禁能准位。换言之,第一控制信号PY1和第二控制信号PY2互为相反。因此,第一晶体管开关T11和第二晶体管开关T22皆被导通。第二晶体管开关T12和第一晶体管开关T21则皆被关断。此时,第二切换单元141透过第一晶体管开关T11将负极端Tn导通至第二阻抗电路130。第二切换单元142则透过第二晶体管开关T22将正极端Tp导通至第一阻抗电路120。
同理,请参阅图1和图4B所示,在第二周期中,第一控制信号PY1为禁能准位,第二控制信号PY2为致能准位。因此,第二晶体管开关T12和第一晶体管开关T21被导通。第一晶体管开关T11和第二晶体管开关T22被关断。此时,第二切换单元141透过第二晶体管开关T12将负极端Tn导通至第一阻抗电路120。第二切换单元142透过第一晶体管开关T21将正极端Tp导通至第二阻抗电路130。
如前述实施例所述,切换电路用以周期性地将负极端导通至第一阻抗节点及第二阻抗节点的其中一者,且周期性地将正极端导通至第一阻抗节点及第二阻抗节点的其中另一者。透过切换电路和频率产生电路中的斩波放大器的同步切换运作,将可实现噪声的消除。因此,因为电流源及频率产生电路中的噪声,导致锁频电路所输出的输出时脉信号的抖动现象将能减少。
前述各实施例中的各项元件、方法步骤或技术特征,是可相互结合,而不以本揭示内容中的文字描述顺序或附图呈现顺序为限。
虽然本揭示内容已以实施方式揭露如上,然其并非用以限定本揭示内容,任何熟悉此技艺者,在不脱离本揭示内容的精神和范围内,当可作各种更动与润饰,因此本揭示内容的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种锁频电路,其特征在于,包含:
一频率产生电路,包含一正极端及一负极端,其中该负极端电性连接于一第一电流源,该正极端电性连接于一第二电流源,且该频率产生电路用以根据该正极端及该负极端间的电压差输出一输出时脉信号;
一第一阻抗电路,电性连接于一第一阻抗节点;
一第二阻抗电路,电性连接于一第二阻抗节点,其中该第二阻抗电路用以根据该输出时脉信号调整该第二阻抗电路的一阻抗值;以及
一切换电路,电性连接于该第一阻抗节点、该第二阻抗节点、该正极端及该负极端,其中该切换电路用以周期性地将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中的一者,且用以周期性地将该正极端导通至该第一阻抗节点及该第二阻抗节点中的其中的另一者。
2.根据权利要求1所述的锁频电路,其特征在于,该频率产生电路还用以根据该输出时脉信号产生一第一时脉信号及一第二时脉信号,且提供该第一时脉信号及该第二时脉信号至该第二阻抗电路。
3.根据权利要求1所述的锁频电路,其特征在于,该频率产生电路还用以根据该输出时脉信号产生一第一控制信号及一第二控制信号,且提供该第一控制信号及该第二控制信号至该切换电路。
4.根据权利要求1所述的锁频电路,其特征在于,该切换电路还包含多个切换单元,所述多个切换单元包含:
一第一切换单元,电性连接于该第一阻抗节点、该第二阻抗节点及该负极端,其中该第一切换单元用以根据该第一控制信号及该第二控制信号,将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中的一者;以及
一第二切换单元,电性连接于该第一阻抗节点、该第二阻抗节点及该正极端,其中该第二切换单元用以根据该第一控制信号及该第二控制信号,将该二极端导通至该第一阻抗节点及该第二阻抗节点中的其中的另一者。
5.根据权利要求4所述的锁频电路,其特征在于,该第一控制信号及该第二控制信号中每一者的频率是小于该第一时脉信号及该第二时脉信号中每一者的频率,该第一时脉信号及该第二时脉信号是由该频率产生电路根据该输出时脉信号所产生。
6.根据权利要求4所述的锁频电路,其特征在于,该第一控制信号与该第二控制信号互为相反。
7.根据权利要求4所述的锁频电路,其特征在于,所述多个切换单元中的每一者包含:
一第一晶体管开关,电性连接于该第一阻抗节点及该第二阻抗节点,且电性连接于该正极端及负极端的其中一者,其中该第一晶体管开关用以根据该第一控制信号及该第二控制信号的其中的一者而被导通或关断;以及
一第二晶体管开关,电性连接于该第二阻抗节点及该第二阻抗节点,且电性连接于该正极端及负极端的该其中一者,其中该第二晶体管开关用以根据该第一控制信号及该第二控制信号的其中的另一者而被导通或关断。
8.根据权利要求1所述的锁频电路,其特征在于,该第二阻抗电路包含多个阻抗单元及一第一电容,所述多个阻抗单元电性连接于该第二阻抗节点及一参考电压之间,该第一电容电性连接于该第二阻抗节点及该参考电压之间。
9.根据权利要求8所述的锁频电路,其特征在于,所述多个阻抗单元中的每一者包含:
一第一阻抗开关,电性连接于该第二阻抗节点,且用以根据该输出时脉信号而被导通或关断;
一第二阻抗开关,电性连接于该第一阻抗节点及该参考电压,且用以根据该输出时脉信号而被导通或关断,其中该第一阻抗开关及该第二阻抗开关的导通时间是彼此错开;以及
一第二电容,并联于该第二阻抗开关。
10.根据权利要求1所述的锁频电路,其特征在于,该频率产生电路包含:
一斩波放大器,用以接收该正极端及该负极端间的电压差,以输出一运算电压信号;以及
一低通滤波器,电性连接于该斩波放大器的一输出端,以接收该运算电压信号,且用以过滤该运算电压信号中的一高频信号。
11.根据权利要求10所述的锁频电路,其特征在于,该频率产生电路还包含一频率转换电路,该频率转换电路用以从该低通滤波器接收一输出信号,且用以产生该输出时脉信号。
12.根据权利要求11所述的锁频电路,其特征在于,该频率产生电路还包含一分频器,该分频器电性连接于该频率转换电路,且用以根据该输出时脉信号产生一第一时脉信号及一第二时脉信号,以及用以将该第一时脉信号及该第二时脉信号提供至该第二阻抗电路。
13.根据权利要求1所述的锁频电路,其特征在于,还包含一电流镜,该电流镜包含该第一电流源及该第二电流源;该切换电路包还一第一切换单元及一第二切换单元,该第一切换单元透过该频率产生电路的该负极端电性连接于该第一电流源;该第二切换电路透过该频率产生电路的该正极端电性连接于该第二电流源。
14.一种切换电路,其特征在于,包含:
一第一切换单元,透过一频率产生电路的一负极端电性连接于一第一电流源,且透过一第一阻抗节点电性连接于一第一阻抗电路,以及透过一第二阻抗节点电性连接于一第二阻抗电路,其中该第一切换单元用以周期性地将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中一者;以及
一第二切换单元,透过该频率产生电路的一正极端电性连接于一第二电流源,且透过该第一阻抗节点电性连接于该第一阻抗电路,以及透过该第二阻抗节点电性连接于该第二阻抗电路,其中该第二切换单元用以周期性地将该正极端导通至该第一阻抗节点及该第二阻抗节点中的其中另一者。
15.根据权利要求14所述的切换电路,其特征在于,该第一切换电路用以根据一第一控制信号及一第二控制信号周期性地将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中一者;该第二切换电路用以根据该第一控制信号及该第二控制信号周期性地将该正极端导通至该第一阻抗节点及该第二阻抗节点中的其中另一者。
16.根据权利要求15所述的切换电路,其特征在于,该第一切换电路及该第二切换电路中的任一者包含:
一第一晶体管开关,电性连接于该第二阻抗节点及该正极端及负极端的其中一者,且用以根据该第一控制信号及该第二控制信号的其中的一者而被导通或关断;以及
一第二晶体管开关,电性连接于该第一阻抗节点及该正极端及负极端的其中一者,且用以根据该第一控制信号及该第二控制信号的其中的另一者而被导通或关断,其中该第一控制信号与该第二控制信号互为相反。
17.根据权利要求16所述的切换电路,其特征在于,该第一控制信号及该第二控制信号是由该频率产生电路所输出。
18.一种切换方法,其特征在于,包含:
将一切换电路电性连接至一第一阻抗电路、一第二阻抗电路、一频率产生电路的一正极端以及该频率产生电路的一负极端;
根据该频率产生电路输出的一输出时脉信号,调整该第二阻抗电路的一阻抗值;
透过该切换电路中的一第一切换单元,周期性地将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中一者;以及
透过该切换电路中的一第二切换单元,周期性地将该正极端导通至该第一阻抗节点及该第二阻抗节点中的其中另一者。
19.根据权利要求18所述的切换方法,其特征在于,周期性地将该负极端导通至该第一阻抗节点及该第二阻抗节点中的其中一者的方法包含:
根据一第一控制信号,导通或关断该第一切换单元中的一第一晶体管开关;以及
根据一第二控制信号,导通或关断该第一切换单元中的一第二晶体管开关,其中该第一控制信号及该第二控制信号是互为相反。
20.根据权利要求18所述的切换方法,其特征在于,周期性地将该正极端导通至该第一阻抗节点及该第二阻抗节点中的其中另一者的方法包含:
根据一第二控制信号,导通或关断该第一切换单元中的一第一晶体管开关;以及
根据一第一控制信号,导通或关断该第一切换单元中的一第二晶体管开关。
CN202010670535.5A 2019-12-26 2020-07-13 锁频电路、切换电路及切换方法 Pending CN113055004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/727,882 2019-12-26
US16/727,882 US11349488B2 (en) 2019-12-26 2019-12-26 Frequency locked loop circuit, switching circuit and switching method

Publications (1)

Publication Number Publication Date
CN113055004A true CN113055004A (zh) 2021-06-29

Family

ID=76507597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010670535.5A Pending CN113055004A (zh) 2019-12-26 2020-07-13 锁频电路、切换电路及切换方法

Country Status (2)

Country Link
US (3) US11349488B2 (zh)
CN (1) CN113055004A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764728B1 (en) * 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054141B2 (en) 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
TWI377779B (en) * 2009-01-06 2012-11-21 Ite Tech Inc Low temperature coefficient oscillator
US8269567B2 (en) 2009-05-07 2012-09-18 Qualcomm Incorporated Flicker noise cancellation in oscillators
US8581632B2 (en) 2012-02-08 2013-11-12 Mediatek Inc. Comparator with transition threshold tracking capability
JP2014049888A (ja) 2012-08-30 2014-03-17 Toshiba Corp 発振回路
US9356554B2 (en) * 2014-07-12 2016-05-31 Texas Instruments Incorporated Relaxation oscillator with current and voltage offset cancellation
US9490744B2 (en) 2014-12-04 2016-11-08 The Regents Of The University Of Michigan Oscillator regulation circuitry and method
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Pvt에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
JP7241596B2 (ja) * 2019-04-23 2023-03-17 ルネサスエレクトロニクス株式会社 発振回路

Also Published As

Publication number Publication date
US20210203330A1 (en) 2021-07-01
US20240106443A1 (en) 2024-03-28
US20220255552A1 (en) 2022-08-11
US11349488B2 (en) 2022-05-31
US11881865B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US7148757B2 (en) Charge pump-based PLL having dynamic loop gain
KR100421411B1 (ko) 클록 신호 재생 장치
US7417477B2 (en) PLL circuit
US20240106443A1 (en) Frequency locked loop circuit
US20070194811A1 (en) Method and arrangement for interference compensation in a voltage-controlled frequency generator
US20120256669A1 (en) Duty cycle correction
JP3923150B2 (ja) 周波数シンセサイザ
US10944360B2 (en) Local oscillator
US11398827B1 (en) Phase-locked loop with phase noise cancellation
US20240056086A1 (en) Frequency locked loop circuit and clock signal generation method
KR20010014348A (ko) 순간 위상 차이 출력부를 구비한 위상 주파수 검출기
EP2629424A1 (en) Frequency synthesizer
KR0154789B1 (ko) 직류레벨 포획장치가 결합된 위상동기루프
CN118316443B (zh) 一种低相噪的小数分频锁相环、芯片及电子设备
JP2014187652A (ja) 受信回路および通信回路
KR100350399B1 (ko) 동조제어방식
KR200359924Y1 (ko) 듀얼밴드모드 중간주파수 발생장치
KR101449864B1 (ko) 고조파 억제를 위한 주파수 합성기
CN118740146A (zh) 环形振荡器、锁相环、电路板组件及电子设备
CN116979960A (zh) 锁相环电路、电子电路装置和电子设备
SU1381729A1 (ru) Демодул тор фазотелеграфных сигналов
CN116405023A (zh) 一种具有极小输出抖动的双vco锁相环电路
KR890004158B1 (ko) 톤 신호 복조기
CN118282389A (zh) 环形振荡器与锁相环
JPH0653827A (ja) Pll回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination