FR2813439A1 - Circuit integre muni d'une protection contre les decharges electrostatiques - Google Patents
Circuit integre muni d'une protection contre les decharges electrostatiques Download PDFInfo
- Publication number
- FR2813439A1 FR2813439A1 FR0011075A FR0011075A FR2813439A1 FR 2813439 A1 FR2813439 A1 FR 2813439A1 FR 0011075 A FR0011075 A FR 0011075A FR 0011075 A FR0011075 A FR 0011075A FR 2813439 A1 FR2813439 A1 FR 2813439A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- voltage
- supply line
- pad
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 208000019300 CLIPPERS Diseases 0.000 description 2
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un circuit intégré comprenant un plot de sortie (6), un bloc de sortie (4) couplé au plot de sortie par un condensateur (C), un premier élément à conduction unidirectionnelle (8) pour relier le plot à une ligne d'alimentation (10) lorsque la tension sur le plot dépasse la tension de la ligne d'alimentation (VDD) d'une première tension de seuil (VT1), un second élément à conduction unidirectionnelle (12) pour relier le plot à la masse (14) du circuit lorsque la tension sur le plot est inférieure à la tension de la masse (GND) d'une seconde tension de seuil (VT2), une résistance (24) couplée d'une part au plot de sortie et d'autre part à la ligne d'alimentation par l'intermédiaire d'un commutateur (26) ouvert lorsque le circuit est au repos et fermé lorsque le circuit est dans un mode de fonctionnement normal.
Description
<Desc/Clms Page number 1>
CIRCUIT INTÉGRÉ MUNI D'UNE PROTECTION CONTRE LES DÉCHARGES ÉLECTROSTATIQUES La présente invention concerne les circuits intégrés protégés contre les décharges électrostatiques (en anglais, Electrostatic Discharge ou ESD), et notamment de tels circuits prévus pour consommer peu en dehors de leurs phases de fonction- nement.
CIRCUIT INTÉGRÉ MUNI D'UNE PROTECTION CONTRE LES DÉCHARGES ÉLECTROSTATIQUES La présente invention concerne les circuits intégrés protégés contre les décharges électrostatiques (en anglais, Electrostatic Discharge ou ESD), et notamment de tels circuits prévus pour consommer peu en dehors de leurs phases de fonction- nement.
De façon classique, un circuit intégré comprend des plots pour échanger des signaux avec l'extérieur et des blocs fonctionnels reliés à ces plots. De nombreux éléments de ces blocs fonctionnels, en particulier les transistors, peuvent être endom- magés par des surtensions telles que des décharges électrostatiques introduites sur les plots par un opérateur lors de la manipulation du circuit.
La figure 1 représente schématiquement un circuit intégré 2. Le circuit 2 comprend un bloc fonctionnel 4 relié par un noeud A à un plot de sortie 6. Les autres blocs fonctionnels et les autres plots du circuit n'ont pas été représentés. La protection du circuit 2 contre les décharges électrostatiques comprend un élément à conduction unidirectionnelle 8 disposé entre le plot 6 et une ligne d'alimentation 10 (VDD). La protection du circuit comprend également un élément à conduction unidirectionnelle 12 disposé entre le plot 6 et une ligne de masse 14 (GND). Les
<Desc/Clms Page number 2>
autres plots du circuit 2 sont connectés de la même manière par des éléments à conduction unidirectionnelle aux lignes 10 et 14.
L'élément 8 est conducteur dans le sens plot-ligne d'alimentation lorsque la tension sur le plot 6 dépasse la tension VDD d'une tension de seuil VT1. De même, l'élément 12 est conducteur dans le sens masse-plot lorsque la tension sur le plot 6 est inférieure d'une tension de seuil VT2 à la tension de la ligne 14.
La figure 2 illustre les variations de la tension VS présente sur le plot 6 lors d'une surtension VESD due à une décharge électrostatique positive. La tension VESD augmente rapidement, par exemple en 10 ns, jusqu'à une tension élevée Vue, par exemple de l'ordre de 4000 V, puis décroît selon une courbe exponentielle.
En figure 2, les échelles n'ont pas été respectées pour des raisons de clarté. La tension vs suit la courbe VESD tant que VESD < VDD + VT1. Lorsque la tension VESD dépasse la tension VDD + VT1, l'élément 8 est conducteur et connecte électriquement le plot 6 et la ligne 10. Un écrêteur (non représenté), disposé entre les lignes 10 et 14, devient conducteur et permet l'évacuation de l'énergie de la décharge électrostatique vers la masse. La tension VS ne dépasse donc pas la valeur VDD + VT1. De manière similaire, lorsque le plot 6 est soumis à une surtension négative, la tension VS ne dépasse pas la valeur GND - VT2. Par ailleurs, si la surtension a lieu entre un premier et un deuxième plot du circuit, l'évacuation des charges s'effectue d'un plot à l'autre par l'intermédiaire de l'élément à conduction unidirec- tionnelle 8 du premier plot, de l'écrêteur et de l'élément à conduction unidirectionnelle 12 du deuxième plot, ou inversement selon le signe de la surtension.
De façon classique, l'élément 8 est une diode, de même que l'élément 12. Les tensions de seuil VT1 et VT2 sont donc toutes deux égales à environ 0,6 V. Or, dans de nombreuses applications, il est souhaitable qu'un circuit intégré puisse fournir une tension de sortie VS d'amplitude élevée, par exemple un ou
<Desc/Clms Page number 3>
plusieurs volts. Avec le dispositif de protection qui vient d'être décrit, le circuit ne peut pas fournir sur le plot 6 une tension VA supérieure à VDD + VTi ou inférieure à GND - VT2 sans qu'elle soit écrêtée. C'est pourquoi, dans les circuits intégrés, on laisse généralement sans protection le ou les plots de sortie susceptibles de fournir un signal d'amplitude élevée, avec le risque de destruction par décharge électrostatique que cela comporte.
Dans la demande de brevet français FR-A-2782581, la demanderesse a résolu le problème des surtensions positives en réalisant, entre un plot de sortie et la ligne d'alimentation positive VDD, un élément à conduction unidirectionnelle dont la tension de seuil est supérieure à 0,6 V. Cet élément est réalisé en connectant en série N diodes, la tension de seuil totale étant alors sensiblement égale à N x 0,6 V.
Cependant, la réalisation de chaînes de diodes pour la protection contre les surtensions négatives pose problème. Pour l'élément 12, on ne pourra en pratique utiliser qu'une diode ou, si nécessaire, deux diodes en série.
Pour ne pas écrêter les tensions basses d'un signal de tension VA produit par le bloc 4 avec une amplitude élevée, par exemple avec une excursion de deux fois la tension d'alimentation VDD, classiquement égale à 3 V, une solution consiste à choisir une tension de seuil Vrl sensiblement égale à la tension VDD et à fournir depuis le bloc de sortie 4 un signal VA dont la tension évolue entre GND (0 V) et la tension VDD + 7T1 (6 V). Cette solution pose d'autres problèmes.
La figure 3 illustre les variations d'un tel signal VA. La tension VA est une sinusoïde de valeur moyenne égale à VDD et d'excursion 2 à V, où à V < VT1, de part et d'autre de la tension VDD. Le bloc 4 est relié à une charge 16, externe au circuit. on considère le cas où le bloc 4 comprend un étage amplificateur de sortie comprenant un transistor bipolaire 18 dont le collecteur est relié au noeud A et à la ligne d'alimentation 10 par une impédance 20, dont l'émetteur est relié à la ligne de masse 14,
<Desc/Clms Page number 4>
et dont la base reçoit le signal à amplifier. L'impédance en courant continu de l'inductance 20 est sensiblement nulle. Si la charge 16 présente une impédance en courant continu RI peu élevée entre son entrée et la masse, un courant continu relativement important peut circuler entre la ligne d'alimentation 10 et la masse par l'internlédiaire de l'inductance 20 et de l'impédance RI. A titre d'exemple, si l'impédance RI est de 18 kSZ, la tension d'alimentation VDD étant de 3 V, le courant continu circulant dans RI va être 0,16 mA environ. Un tel courant n'est pas acceptable en dehors des phases de fonctionnement du circuit. En effet, ce courant continu circule en permanence dans l'inductance 20 et l'impédance RI, que le circuit 2 soit actif ou non. Cette surconsommation est particulièrement gênante dans un appareil alimenté par batterie. Par exemple, un circuit de téléphone cellulaire doit avoir, au repos, une consommation maximale de 5 E.iA .
Pour résoudre le problème de la surconsommation au repos, la demanderesse a cherché à placer un condensateur entre la charge 16 et le plot 6. Ce condensateur laisse passer le signal alternatif fourni par le bloc 4 et empêche le courant continu de circuler dans RI. Un tel condensateur résout le problème. Toutefois, ce condensateur est un composant discret externe au circuit. I1 est volumineux, coûteux, et s'oppose à la tendance constante visant une intégration maximale des composants.
La demanderesse a alors cherché à réaliser un condensateur sous forme intégrée entre le plot 6 et le bloc 4. Cependant, l'introduction d'un condensateur à cet endroit pose les problèmes suivants, décrits en relation avec les figures 4 et 5.
La figure 4 représente très schématiquement un circuit 2' semblable au circuit de la figure 1, dans lequel de mêmes références désignent de mêmes éléments, un condensateur C étant connecté entre le noeud A et le plot 6.
La figure 5 illustre les variations de la tension VS sur le plot 6 du circuit de la figure 4 lorsque la tension VA
<Desc/Clms Page number 5>
suit la courbe de la figure 3. La liaison entre l'inductance 20 et l'impédance RI étant coupée en courant continu par le condensateur C, aucun courant continu ne traverse l'impédance RI. La composante continue de la tension VS est donc nulle. La compo- sante alternative de la tension VS est la même que celle de la tension VA et la tension VS est une sinusoïde d'amplitude e V dont la valeur moyenne est nulle. on a vu précédemment que la tension VT2 est faible (de l'ordre de 0,6 V). Si l'amplitude 0 V est sensiblement égale à VDD, les alternances négatives de la tension VS seront écrêtées.
Pour éviter cela, on peut recourir à la suppression de l'élément à conduction unidirectionnelle 12 des plots destinés à fournir des signaux ayant une forte amplitude. Cela présente l'inconvénient de diminuer la protection du circuit dont le ou les plots de sortie ne sont pas protégés contre les surtensions négatives.
Un objet de la présente invention est de prévoir un circuit intégré comportant une protection complète contre les décharges électrostatiques et qui puisse avoir une consommation réduite.
Un autre objet de la présente invention est de prévoir un tel circuit qui n'utilise aucun composant discret.
Pour atteindre ces objets, ainsi que d'autres, la présente invention prévoit un circuit intégré comprenant un plot de sortie, un bloc de sortie couplé au plot de sortie par l'intermédiaire d'un condensateur, un premier élément à conduction unidirectionnelle pour relier le plot à une ligne d'alimentation lorsque la tension sur le plot dépasse la tension de la ligne d'alimentation d'une première tension de seuil, un second élément à conduction unidirectionnelle pour relier le plot à la masse du circuit lorsque la tension sur le plot est inférieure à la tension de la masse d'une seconde tension de seuil, comprenant en outre une résistance couplée d'une part au plot de sortie et d'autre part à la ligne d'alimentation par l'intermédiaire d'un commutateur commandé à l'ouverture lorsque le circuit est au
<Desc/Clms Page number 6>
repos et à la fermeture lorsque le circuit est dans un mode de fonctionnement normal.
Selon un mode de réalisation de la présente invention, la résistance a une valeur faible devant l'impédance en courant continu de la charge susceptible d'être reliée au plot et une valeur forte devant l'impédance en courant alternatif de ladite charge.
Selon un mode de réalisation de la présente invention, le commutateur est un transistor MOS.
Selon un mode de réalisation de la présente invention, le premier élément à conduction unidirectionnelle est composé d'un groupe de diodes connectées en série.
selon un mode de réalisation de la présente invention, le second élément à conduction unidirectionnelle comprend deux diodes connectées en série.
Selon un mode de réalisation de la présente invention, le bloc de sortie comprend un transistor bipolaire dont le collecteur est relié au condensateur, dont l'émetteur est relié à la masse, et dont la base reçoit le signal à amplifier, et une inductance reliée entre le collecteur du transistor bipolaire et la ligne d'alimentation.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1, décrite précédemment, représente schématiquement un circuit intégré classique muni d'une protection contre les décharges électrostatiques ; la figure 2, décrite précédemment, illustre le fonctionnement de la protection contre les décharges électrostatiques du circuit de la figure 1 ; la figure 3, décrite précédemment, illustre les variations de tension d'un signal fourni par le circuit de la figure 1 ;
<Desc/Clms Page number 7>
la figure 4, décrite précédemment, représente schémati- quement un circuit intégré muni d'un condensateur ; la figure 5, décrite précédemment, illustre les variations de tension d'un signal fourni par le circuit de la figure 4 ; la figure 6 représente schématiquement un circuit intégré selon la présente invention ; et la figure 7 illustre les variations de tension d'un signal fourni par le circuit de la figure 6.
Dans les figures, de mêmes références désignent de mêmes éléments. Pour des raisons de clarté, seul les éléments nécessaires à la compréhension de la présente invention ont été représentés.
La figure 6 représente schématiquement un circuit intégré 2" selon la présente invention. Le circuit comprend un bloc de sortie 4 relié à un plot de sortie 6 par l'intermédiaire d'un condensateur C. Le plot 6 est relié à une ligne d'alimentation 10 (VDD) et à une ligne de masse 14 (GND) par l'intermédiaire d'éléments à conduction unidirectionnelle, respectivement 8 et 12. Une charge 16, externe au circuit, est couplée au plot 6. La charge 16 est par exemple un filtre de type à ondes acoustiques de surface (surface acoustic wave ou SAW), couplé à une antenne.
Selon la présente invention, une première borne d'une résistance 24 est reliée au plot 6. La seconde borne de la résistance 24 est couplée à la ligne 10 par l'intermédiaire d'un transistor MOS 26.
Lorsque le circuit est dans un mode de fonctionnement normal, le transistor 26 est rendu passant et un courant continu circule entre la ligne 10 et la masse par l'intermédiaire du transistor 26, passant, de la résistance 24 et de l'impédance RI en courant continu de la charge 16. Le transistor 26 présente dans ce cas une chute de tension VON à ses bornes. La valeur de la résistance 24 est choisie faible devant la valeur de l'impé- dance RI, de manière que la chute de tension dans la résistance 24 est faible devant la chute de tension dans l'impédance RI. Ainsi, la composante continue de la tension VS du plot 6 est
<Desc/Clms Page number 8>
sensiblement égale à VDD - VON. De manière classique, la tension VON est de l'ordre de 1 V.
La valeur de la résistance 24 est aussi choisie très supérieure à l'impédance en courant alternatif (non représentée) de la charge 16. De cette manière, une faible portion seulement du signal alternatif fourni par le bloc 4 traverse la résistance 24 et le transistor 26. A titre d'exemple, l'impédance en courant alternatif de la charge 16 a une valeur de 50 S2. Si la résistance 24 a une valeur égale à environ 1 kQ, la résistance 24 et le transistor 26 ne détournent qu'un vingtième environ du courant du signal alternatif fourni par le bloc 4 au plot 6.
Une résistance 24 ayant une telle valeur occupe une faible surface du circuit intégré. D'autre part, le transistor 26 qui, lorsqu'il est passant, sert à élever la tension de la composante continue de la tension VS, peut être un transistor occupant aussi une faible surface. I1 en résulte que le dispositif formé par la résistance 24 et le transistor 26 est peu encombrant. En outre, le dispositif formé par la résistance 24 et le transistor 26 ne perturbe pas le fonctionnement du circuit 2, en particulier si le circuit 2 travaille dans la gamme de fréquences RF.
La figure 7 illustre schématiquement les variations de la tension VS de sortie du circuit de la figure 6 en mode de fonctionnement normal, pour une tension VA qui suit la courbe de la figure 3. La tension VS est une sinusoïde dont la valeur moyenne est, comme on l'a vu précédemment, égale à VDD - VON, c'est-à-dire environ 2V pour VON = 1 V. Les composantes alterna- tives des tensions VA et VS sont égales, avec une amplitude de e V. La valeur minimale atteinte par la valeur VS est égale à VDD - VON - 0 V. Si A V est proche de VDD, la valeur minimale de VS est égale à - VON. Selon la présente invention, on choisit la tension VT2 de manière que VT2 > VON. Ainsi, la tension VS reste toujours supérieure à GND - VT2, et le signal produit par le bloc 4 ne sera pas écrêté.
Selon la présente invention, lorsque le circuit est au repos, c'est-à-dire en dehors des phases de fonctionnement, le
<Desc/Clms Page number 9>
transistor 26 est bloqué. Le condensateur C isole la charge 16 de la ligne d'alimentation 10 et aucun courant continu ne circule dans la charge 16. La consommation du circuit est alors minimale.
Selon un mode de réalisation de la présente invention, le dispositif à conduction unidirectionnelle 8 comprend un groupe de diodes en série, par exemple cinq diodes ayant chacune une tension de seuil de 0.6 V pour obtenir une tension de seuil VT1 proche de 3 V.
Le dispositif à conduction unidirectionnelle 12 pourra comprendre deux diodes connectées en série, chaque diode ayant une tension de seuil de 0.6 V.
Ainsi, selon la présente invention, on réalise un circuit intégré muni d'une protection complète contre les décharges électrostatiques, qui consomme peu au repos et qui, dans un mode de fonctionnement normal, peut fournir des signaux ayant une amplitude élevée et qui ne sont pas écrêtés par le dispositif de protection contre les décharges électrostatiques.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier. Notamment, on a décrit un bloc de sortie 4 dont l'étage de sortie comprend un amplificateur comportant un transistor bipolaire et une inductance, mais la présente invention s'applique à tout circuit ou étage de sortie d'un circuit intégré nécessitant l'usage d'un plot à grande dynamique négative.
<Desc/Clms Page number 10>
Claims (6)
1. Circuit intégré comprenant un plot de sortie (6), un bloc de sortie (4) couplé au plot de sortie par l'intermédiaire d'un condensateur (C), un premier élément à conduction unidirectionnelle (8) pour relier le plot à une ligne d'alimentation (10) lorsque la tension sur le plot dépasse la tension de la ligne d'alimentation (VDD) d'une première tension de seuil (VT1), un second élément à conduction unidirectionnelle (12) pour relier le plot à la masse (14) du circuit lorsque la tension sur le plot est inférieure à la tension de la masse (GND) d'une seconde tension de seuil (VT2), caractérisé en ce qu'il comprend en outre une résistance (24) couplée d'une part au plot de sortie et d'autre part à la ligne d'alimentation par l'intermédiaire d'un commutateur (26) commandé à l'ouverture lorsque le circuit est au repos et à la fermeture lorsque le circuit est dans, un mode de fonctionnement normal.
2. Circuit selon la revendication 1, dans lequel la résistance (24) a une valeur faible devant l'impédance en courant continu (RI) de la charge (16) susceptible d'être reliée au plot et une valeur forte devant l'impédance en courant alternatif de ladite charge (16).
3. Circuit selon la revendication 1, dans lequel le commutateur (26) est un transistor MOS.
4. Circuit selon l'une quelconque des revendications précédentes, dans lequel le premier élément à conduction unidirectionnelle (8) est composé d'un groupe de diodes connectées en série.
5. Circuit selon l'une quelconque des revendications précédentes, dans lequel le second élément à conduction unidirectionnelle (12) comprend deux diodes connectées en série.
6. Circuit selon l'une quelconque des revendications précédentes, dans lequel le bloc de sortie (4) comprend
<Desc/Clms Page number 11>
un transistor bipolaire (18) dont le collecteur est relié au condensateur (C), dont l'émetteur est relié à la masse, et dont la base reçoit le signal à amplifier, et une inductance (20) reliée entre le collecteur du transistor bipolaire et la ligne d'alimentation.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0011075A FR2813439B1 (fr) | 2000-08-30 | 2000-08-30 | Circuit integre muni d'une protection contre les decharges electrostatiques |
| US09/942,271 US6882512B2 (en) | 2000-08-30 | 2001-08-29 | Integrated circuit provided with a protection against electrostatic discharges |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0011075A FR2813439B1 (fr) | 2000-08-30 | 2000-08-30 | Circuit integre muni d'une protection contre les decharges electrostatiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2813439A1 true FR2813439A1 (fr) | 2002-03-01 |
| FR2813439B1 FR2813439B1 (fr) | 2003-01-31 |
Family
ID=8853822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0011075A Expired - Fee Related FR2813439B1 (fr) | 2000-08-30 | 2000-08-30 | Circuit integre muni d'une protection contre les decharges electrostatiques |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6882512B2 (fr) |
| FR (1) | FR2813439B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10214068A1 (de) * | 2002-03-28 | 2003-10-23 | Advanced Micro Devices Inc | ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW573350B (en) * | 2002-10-25 | 2004-01-21 | Via Tech Inc | Integrated circuit with electrostatic discharge protection |
| US7280330B2 (en) * | 2004-09-08 | 2007-10-09 | Texas Instruments Incorporated | ESD protection for RF power amplifier circuits |
| TW200737487A (en) * | 2006-03-24 | 2007-10-01 | Realtek Semiconductor Corp | ESD protection circuit and method |
| US7859807B2 (en) * | 2007-03-22 | 2010-12-28 | Realtek Semiconductor Corp. | ESD protection circuit and method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858055A (en) * | 1987-07-23 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Input protecting device for a semiconductor circuit device |
| US5005061A (en) * | 1990-02-05 | 1991-04-02 | Motorola, Inc. | Avalanche stress protected semiconductor device having variable input impedance |
| US5631793A (en) * | 1995-09-05 | 1997-05-20 | Winbond Electronics Corporation | Capacitor-couple electrostatic discharge protection circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603865A (en) * | 1969-09-30 | 1971-09-07 | Gen Motors Corp | Electronic analog for an electromechanical relay |
| US5086365A (en) * | 1990-05-08 | 1992-02-04 | Integrated Device Technology, Inc. | Electostatic discharge protection circuit |
| US5534810A (en) * | 1994-12-28 | 1996-07-09 | Thomson Consumer Electronics, Inc. | Power stage bias circuit with improved efficiency and stability |
| EP0740344B1 (fr) * | 1995-04-24 | 2002-07-24 | Conexant Systems, Inc. | Procédé et appareil pour le couplage de bus on-chip Vdd multiples, indépendants à un verrouillage ESD |
-
2000
- 2000-08-30 FR FR0011075A patent/FR2813439B1/fr not_active Expired - Fee Related
-
2001
- 2001-08-29 US US09/942,271 patent/US6882512B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858055A (en) * | 1987-07-23 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Input protecting device for a semiconductor circuit device |
| US5005061A (en) * | 1990-02-05 | 1991-04-02 | Motorola, Inc. | Avalanche stress protected semiconductor device having variable input impedance |
| US5631793A (en) * | 1995-09-05 | 1997-05-20 | Winbond Electronics Corporation | Capacitor-couple electrostatic discharge protection circuit |
Non-Patent Citations (1)
| Title |
|---|
| MACK W D ET AL: "NEW ESD PROTECTION SCHEMES FOR BICMOS PROCESSES WITH APPLICATION TOCELLULAR RADIO DESIGNS", SAN DIEGO, MAY 10 - 13, 1992,NEW YORK, IEEE,US, vol. CONF. 25, 10 May 1992 (1992-05-10), pages 2699 - 2702, XP000338785, ISBN: 0-7803-0593-0 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10214068A1 (de) * | 2002-03-28 | 2003-10-23 | Advanced Micro Devices Inc | ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung |
| US7224949B2 (en) | 2002-03-28 | 2007-05-29 | Advanced Micro Devices, Inc. | ESD protection circuit for radio frequency input/output terminals in an integrated circuit |
| DE10214068B4 (de) * | 2002-03-28 | 2009-02-19 | Advanced Micro Devices, Inc., Sunnyvale | ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2813439B1 (fr) | 2003-01-31 |
| US6882512B2 (en) | 2005-04-19 |
| US20020066907A1 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0579561B1 (fr) | Circuit de protection d'un composant de puissance contre des surtensions directes | |
| FR2819064A1 (fr) | Regulateur de tension a stabilite amelioree | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| FR2567340A1 (fr) | Relais a semi-conducteur protege contre les surcharges de courant | |
| FR2987496A1 (fr) | Circuit de protection contre les decharges electrostatiques | |
| EP0678802B1 (fr) | Circuit de limitation de tension avec comparateur à hystérésis | |
| FR2733100A1 (fr) | Dispositif semi-conducteur de puissance a porte mos integre a haute tension negative de niveau et fonctionnement a securite intrinseque | |
| FR2840470A1 (fr) | Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre | |
| FR2694851A1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. | |
| EP0664564B1 (fr) | Circuit intégré incorporant une protection contre les décharges électrostatistiques | |
| EP3070798B1 (fr) | Dispositif de protection contre des surtensions | |
| EP0744808B1 (fr) | Dispositif d'écrêtage | |
| EP0677907B1 (fr) | Dispositif de protection contre les surintensités | |
| FR2477338A1 (fr) | Circuit de sortie empeche de se bloquer du fait d'impulsions de tension produites par une charge inductive | |
| FR2813439A1 (fr) | Circuit integre muni d'une protection contre les decharges electrostatiques | |
| EP0022015A1 (fr) | Dispositif amplificateur et procédé d'amplification pour audio-fréquences | |
| EP0279345B1 (fr) | Dispositif comportant un circuit électronique de traitement d'un signal analogique | |
| EP3863140A1 (fr) | Protection contre des surtensions | |
| FR2832261A1 (fr) | Dispositif de protection de charges alimentees par un alternateur | |
| EP0554195B1 (fr) | Composant de protection semiconducteur auto-protégé | |
| EP3799279B1 (fr) | Onduleur à source de courant muni d'un circuit de protection | |
| FR2830329A1 (fr) | Circuit de detection de tension pour dispositifs d'accumulation | |
| EP0466619A1 (fr) | Dispostif de protection contre des surtensions | |
| FR2741756A1 (fr) | Circuit de protection contre les surtensions | |
| EP1073201B1 (fr) | Oscillateur à faible consommation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090430 |