JPH07193462A - 移相器 - Google Patents
移相器Info
- Publication number
- JPH07193462A JPH07193462A JP33215593A JP33215593A JPH07193462A JP H07193462 A JPH07193462 A JP H07193462A JP 33215593 A JP33215593 A JP 33215593A JP 33215593 A JP33215593 A JP 33215593A JP H07193462 A JPH07193462 A JP H07193462A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- phase shifter
- output
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】ＦＳＫやＰＳＫ用変復調器に用いる９０°移相
器の無調整化、回路の簡素化低消費電流化、広帯域動作
化および温度変化、電源電圧変動に対し安定な９０°移
相器を実現することを目的とする。 【構成】一方を基準とした周波数の同じ２つの電圧制御
型発振器１および２と発振器出力信号をアナログ型乗算
器により比較する位相比較器３、位相比較器出力をロー
パスフィルター４とＤＣアンプ５を介してもう一方の電
圧制御型発振器２にフィードバックすることにより２つ
の電圧制御型発振器の周波数が同一で位相差を９０°に
保つことが可能となる。
器の無調整化、回路の簡素化低消費電流化、広帯域動作
化および温度変化、電源電圧変動に対し安定な９０°移
相器を実現することを目的とする。 【構成】一方を基準とした周波数の同じ２つの電圧制御
型発振器１および２と発振器出力信号をアナログ型乗算
器により比較する位相比較器３、位相比較器出力をロー
パスフィルター４とＤＣアンプ５を介してもう一方の電
圧制御型発振器２にフィードバックすることにより２つ
の電圧制御型発振器の周波数が同一で位相差を９０°に
保つことが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は９０°移相器に関し、特
にＦＳＫやＰＳＫ方式を用いた変復調器に関する。
にＦＳＫやＰＳＫ方式を用いた変復調器に関する。
【０００２】
【従来の技術】図４および図５に従来の９０°移相器の
例を示す。まず図４は２分周器を２回路有し、一方の分
周器は入力信号の立ち上がりエッジで出力が反転する周
分器、他方の分周器は入力信号の立し立がりエッジで出
力する分周器から構成されている。したがって２つの分
周器に同一の入力信号を加えればそれぞれの分周器から
の出力信号は周波数が１／２となり、位相差９０°とな
る。
例を示す。まず図４は２分周器を２回路有し、一方の分
周器は入力信号の立ち上がりエッジで出力が反転する周
分器、他方の分周器は入力信号の立し立がりエッジで出
力する分周器から構成されている。したがって２つの分
周器に同一の入力信号を加えればそれぞれの分周器から
の出力信号は周波数が１／２となり、位相差９０°とな
る。
【０００３】次に図５は特開平３−１５９３０５号公報
にて公開されているもおで近似９０°移相器と移相器か
らの出力信号を加算器を通した後検波する同期検波回
路、入力信号と同期検波出力信号を乗算する乗算器およ
び乗算器出力と近似９０°移相器出力を加算する加算器
とを有している。
にて公開されているもおで近似９０°移相器と移相器か
らの出力信号を加算器を通した後検波する同期検波回
路、入力信号と同期検波出力信号を乗算する乗算器およ
び乗算器出力と近似９０°移相器出力を加算する加算器
とを有している。
【０００４】本９０°移相器の基本的な動作原理は、近
似９０°移相器によって９０°移相された出力が温度変
化等により位相がずれた場合、同期検波回路、乗算器お
よび加算器とから成るフィードバック回路から位相変化
を打ち消す電圧が発生され、温度変化によって位相がず
れた電圧と位相変化を打ち消す電圧をベクトル合成する
ことにより常に９０°移相された信号が得られるという
ものである。
似９０°移相器によって９０°移相された出力が温度変
化等により位相がずれた場合、同期検波回路、乗算器お
よび加算器とから成るフィードバック回路から位相変化
を打ち消す電圧が発生され、温度変化によって位相がず
れた電圧と位相変化を打ち消す電圧をベクトル合成する
ことにより常に９０°移相された信号が得られるという
ものである。
【０００５】
【発明が解決しようとする課題】従来の２分周器で構成
された９０°移相回路では２分周器への入力信号周波数
は９０°移相された出力信号周波数の２倍が必要とな
る。したがって２分周器の必要動作周波数は希望とする
９０°移相された周波数の２倍を要するため回路電流が
必然的に大きくなるという問題点があった。
された９０°移相回路では２分周器への入力信号周波数
は９０°移相された出力信号周波数の２倍が必要とな
る。したがって２分周器の必要動作周波数は希望とする
９０°移相された周波数の２倍を要するため回路電流が
必然的に大きくなるという問題点があった。
【０００６】また特開平３−１５９３０５号公報の９０
°移相器は抵抗、コンデンサ、オペアンプを用いた近似
９０°移相器とオペアンプを用いた乗算器、加算器およ
び同期検波回路から成るフィードバック回路によって構
成し９０°移相された信号電圧とフィードバック回路の
出力電圧のベクトル合成によって常に９０°移相された
信号が得られる構成となっているが、回路が複雑なうえ
に電圧合成による移相器であるため位相の絶対精度が悪
いこと、オペアンプのオフセット電圧の温度変化、電源
電圧変動により位相変動を起こすという問題点がある。
°移相器は抵抗、コンデンサ、オペアンプを用いた近似
９０°移相器とオペアンプを用いた乗算器、加算器およ
び同期検波回路から成るフィードバック回路によって構
成し９０°移相された信号電圧とフィードバック回路の
出力電圧のベクトル合成によって常に９０°移相された
信号が得られる構成となっているが、回路が複雑なうえ
に電圧合成による移相器であるため位相の絶対精度が悪
いこと、オペアンプのオフセット電圧の温度変化、電源
電圧変動により位相変動を起こすという問題点がある。
【０００７】
【課題を解決するための手段】本発明の９０°移相器
は、同一周波数を発振する２つの電圧制御型発振器と発
振器からの出力信号を比較するアナログ型の乗算器と乗
算器から直流電圧を通過させるローパスフィルターと直
流電圧を増幅するＤＣ増幅器とを備えている。
は、同一周波数を発振する２つの電圧制御型発振器と発
振器からの出力信号を比較するアナログ型の乗算器と乗
算器から直流電圧を通過させるローパスフィルターと直
流電圧を増幅するＤＣ増幅器とを備えている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の９０°移相回路のブロック
図である。この９０°移相回路の構成に当たっては、ま
ず基準周波数を発振する電圧制御型発振器１ともう一方
の電圧制御型発振器２の出力信号をアナログ型乗算器３
によって位相比較する。次に、アナログ型乗算器３の出
力信号をローパスフィルタ４によって直流成分のみ抽出
し、ＤＣアンプ５によって増幅した後電圧制御型発振器
２にフィードバックする。
図である。この９０°移相回路の構成に当たっては、ま
ず基準周波数を発振する電圧制御型発振器１ともう一方
の電圧制御型発振器２の出力信号をアナログ型乗算器３
によって位相比較する。次に、アナログ型乗算器３の出
力信号をローパスフィルタ４によって直流成分のみ抽出
し、ＤＣアンプ５によって増幅した後電圧制御型発振器
２にフィードバックする。
【００１０】電圧制御型発振器１（以下ＶＣＯ１と記
す）と同２（ＶＣＯ２）をアナログ型乗算器３（以下位
相比較器と記す）によって位相比較すると図２のように
ＶＣＯ１とＶＣＯ２の位相が同期のときは位相比較出力
電圧は相対的にプラス側にずれ、位相比較出力電圧の大
きさはＶＣＯ１とＶＣＯ２の位相誤差に比例した大きさ
となる。
す）と同２（ＶＣＯ２）をアナログ型乗算器３（以下位
相比較器と記す）によって位相比較すると図２のように
ＶＣＯ１とＶＣＯ２の位相が同期のときは位相比較出力
電圧は相対的にプラス側にずれ、位相比較出力電圧の大
きさはＶＣＯ１とＶＣＯ２の位相誤差に比例した大きさ
となる。
【００１１】また、ＶＣＯ１とＶＣＯ２の位相が逆位相
（±１８０°時）のときは位相比較器出力電圧は相対的
にマイナス側へずれる。
（±１８０°時）のときは位相比較器出力電圧は相対的
にマイナス側へずれる。
【００１２】次にＶＣＯ１とＶＣＯ２の位相差が９０°
ずれた場合位相比較器の出力電圧平均値はゼロとなるた
め、ローパスフィルター４、ＤＣアンプ５を介して基準
周波数を発振するＶＣＯ１とは反対のＶＣＯ２にフィー
ドバックすればＶＣＯ１とＶＣＯ２の周波数は同一とな
りＶＣＯ１とＶＣＯ２の位相差は自動的に９０°とな
る。更に、電源電圧や周囲温度変動が生じてもアナログ
型乗算器を用いた位相比較器によりＶＣＯ１とＶＣＯ２
の周波数は常一定で位相差９０°を性格に保つことが可
能となる。
ずれた場合位相比較器の出力電圧平均値はゼロとなるた
め、ローパスフィルター４、ＤＣアンプ５を介して基準
周波数を発振するＶＣＯ１とは反対のＶＣＯ２にフィー
ドバックすればＶＣＯ１とＶＣＯ２の周波数は同一とな
りＶＣＯ１とＶＣＯ２の位相差は自動的に９０°とな
る。更に、電源電圧や周囲温度変動が生じてもアナログ
型乗算器を用いた位相比較器によりＶＣＯ１とＶＣＯ２
の周波数は常一定で位相差９０°を性格に保つことが可
能となる。
【００１３】図３は本発明の９０°移相器を用いた一実
施例のＦＳＫまたはＤＳＫ変調器である。通常ＶＣＯ
１；１０は変調出力周波数と同一周波数で発振周波数は
ＰＬＬ回路９により制御されており発振出力信号はＱ信
号用の乗算器７へ入力されている。図１，図２を用いて
説明したようにＶＣＯ２；１２はＶＣＯ１；１０と同一
周波数であり位相差は９０°となっている。またＶＣＯ
２；１２の発振出力信号はＩ信号用の乗算器；６へ入力
されている。Ｉ信号とＱ信号用乗算器；６および７から
の出力信号は合成された後バッファアンプ；８を通して
ＦＳＫまたはＰＳＫ変調信号として出力される。本発明
の９０°移相器によりＶＣＯ；１０とＶＣＯ；１１の周
波数は常に一定に保たれ、位相差は性格に９０°に保た
れているため電源電圧、周囲温度変化に対し、安定な変
調出力信号が得られる。
施例のＦＳＫまたはＤＳＫ変調器である。通常ＶＣＯ
１；１０は変調出力周波数と同一周波数で発振周波数は
ＰＬＬ回路９により制御されており発振出力信号はＱ信
号用の乗算器７へ入力されている。図１，図２を用いて
説明したようにＶＣＯ２；１２はＶＣＯ１；１０と同一
周波数であり位相差は９０°となっている。またＶＣＯ
２；１２の発振出力信号はＩ信号用の乗算器；６へ入力
されている。Ｉ信号とＱ信号用乗算器；６および７から
の出力信号は合成された後バッファアンプ；８を通して
ＦＳＫまたはＰＳＫ変調信号として出力される。本発明
の９０°移相器によりＶＣＯ；１０とＶＣＯ；１１の周
波数は常に一定に保たれ、位相差は性格に９０°に保た
れているため電源電圧、周囲温度変化に対し、安定な変
調出力信号が得られる。
【００１４】
【発明の効果】以上説明したように本発明の９０°移相
器は一方を基準とした２つの電圧制御型発振器とアナロ
グ型乗算器を位相比較器として用い、位相比較器出力と
ローパスフィルター、ＤＣアンプを介して他方の電圧制
御型発振器へフィードバックする構成としたので２つの
電圧制御型発振器の周波数は周囲の温度変化、電源電圧
変化にかかわらず同一に保つことが可能かつ位相差を正
確に９０°に保つことが可能となる。更に回路の調整が
不要で、電圧制御型発振器の可変可能周波数範囲内であ
ればどの周波数でも自動的に２つの発振周波数は同一と
なり位相差を９０°に保つことが可能な広帯域動作を実
現できる。また本発明の９０°移相器の構成にあたって
はアナログ型の乗算器、ローパスフィルター、ＤＣアン
プおよび電圧制御型発振器のみで可能であるため回路構
成が極めて容易で、回路電流も従来技術に比較し大幅に
低減できるという結果を有する。
器は一方を基準とした２つの電圧制御型発振器とアナロ
グ型乗算器を位相比較器として用い、位相比較器出力と
ローパスフィルター、ＤＣアンプを介して他方の電圧制
御型発振器へフィードバックする構成としたので２つの
電圧制御型発振器の周波数は周囲の温度変化、電源電圧
変化にかかわらず同一に保つことが可能かつ位相差を正
確に９０°に保つことが可能となる。更に回路の調整が
不要で、電圧制御型発振器の可変可能周波数範囲内であ
ればどの周波数でも自動的に２つの発振周波数は同一と
なり位相差を９０°に保つことが可能な広帯域動作を実
現できる。また本発明の９０°移相器の構成にあたって
はアナログ型の乗算器、ローパスフィルター、ＤＣアン
プおよび電圧制御型発振器のみで可能であるため回路構
成が極めて容易で、回路電流も従来技術に比較し大幅に
低減できるという結果を有する。
【図１】本発明の一実施例のブロック図。
【図２】図１に示したアナログ型乗算器の動作波形図。
【図３】本発明の他の実施例のＦＳＫ／ＰＳＫ変調器の
ブロック図。
ブロック図。
【図４】従来例図。
【図５】他の従来例図。
１ 電圧制御型発振器（基準発振用） ２ 電圧制御型発振器 ３ アナログ型乗算器 ４ ローパスフィルタ ５ ＣＤアンプ ６ Ｉ信号用乗算器 ７ Ｑ信号用乗算器 ８ バッファアンプ ９ ＰＬＬ回路 １０ 電圧制御型発振器 １１ アナログ型乗算器 １２ 電圧制御型発振器 １３ ローパスフィルター １４ ＤＣアンプ １５ 第１の２分周器 １６ 第２の２分周器 １７ 近似９０°移相器 １８ 加算器 １９ 乗算器 ２０ 周期検波器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/22
Claims (1)
- 【請求項１】 一方を基準とした２つの電圧制御型発振
器とそれぞれの発振器からの出力信号を乗算するアナロ
グ型乗算器、乗算器出力の直流電圧のみ通過するローパ
スフィルターおよび直流電圧を増幅するＤＣアンプによ
って構成しＤＣアンプ出力をもう一方の電圧制御型発振
器に帰還することを特徴とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33215593A JPH07193462A (ja) | 1993-12-27 | 1993-12-27 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33215593A JPH07193462A (ja) | 1993-12-27 | 1993-12-27 | 移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193462A true JPH07193462A (ja) | 1995-07-28 |
Family
ID=18251771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33215593A Pending JPH07193462A (ja) | 1993-12-27 | 1993-12-27 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193462A (ja) |
-
1993
- 1993-12-27 JP JP33215593A patent/JPH07193462A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200618A (ja) | 位相同期ループ回路 | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| JPH0993045A (ja) | 位相周波数検出回路 | |
| JPS5912214B2 (ja) | 同期信号発生回路 | |
| JPH07193462A (ja) | 移相器 | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPH08340254A (ja) | 周波数シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| US4404428A (en) | Detector for sub signal of modulated AM stereophonic signal | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JP2000004121A (ja) | 発振変調回路 | |
| JP4651931B2 (ja) | シンセサイザ | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| EP1503500B1 (en) | A phase-locked loop | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH0823274A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH04167815A (ja) | 位相同期ループ回路 | |
| JPH10224211A (ja) | シンセサイザ型発振回路 | |
| JPH0345937B2 (ja) | ||
| JPS645769B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981208 |