JPS5912214B2 - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPS5912214B2 JPS5912214B2 JP51147840A JP14784076A JPS5912214B2 JP S5912214 B2 JPS5912214 B2 JP S5912214B2 JP 51147840 A JP51147840 A JP 51147840A JP 14784076 A JP14784076 A JP 14784076A JP S5912214 B2 JPS5912214 B2 JP S5912214B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- amplitude
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 5
- 239000003990 capacitor Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は入力信号に同期した信号を発生する同期信号発
生回路に関する。
生回路に関する。
第1図は従来のこの種の回路の一例を示すブロック図で
、図中1は入力端子2に与えられた信号を振幅制限する
第1の振幅制限器、3はコンデンサ4を介して第1の振
幅制限器1の出力を与えられる第1の電圧可変容量コン
デンサである。
、図中1は入力端子2に与えられた信号を振幅制限する
第1の振幅制限器、3はコンデンサ4を介して第1の振
幅制限器1の出力を与えられる第1の電圧可変容量コン
デンサである。
そして5は第1の電圧可変容量コンデンサ3に接続され
て共振回路を構成する2次巻線5aを有する第1のイン
ダクタンス、6は上記2次巻線5aから与えられた信号
を振幅制限する第2の振幅制限器である。
て共振回路を構成する2次巻線5aを有する第1のイン
ダクタンス、6は上記2次巻線5aから与えられた信号
を振幅制限する第2の振幅制限器である。
そして7は第1、第2の各振幅制限器1゜6の出力の位
相を比較する第1の位相比較器、8は第1の位相比較器
7の出力を濾波して低域だけを通過させる第1の低域通
過濾波器である。
相を比較する第1の位相比較器、8は第1の位相比較器
7の出力を濾波して低域だけを通過させる第1の低域通
過濾波器である。
さらに9はコンデンサ10を介して第2の振幅制限器6
の出力を与えられる第2の電圧可変容量コンデンサ、1
1は第2の電圧可変コンデンサ9に接続されて共振回路
を構成する2次巻線11aを有する第2のインダクタン
スである。
の出力を与えられる第2の電圧可変容量コンデンサ、1
1は第2の電圧可変コンデンサ9に接続されて共振回路
を構成する2次巻線11aを有する第2のインダクタン
スである。
そして12は上記2次巻線11aから与えられた信号を
増幅する緩衝増幅器でこの出力は出力端子13へ出力さ
れる。
増幅する緩衝増幅器でこの出力は出力端子13へ出力さ
れる。
そして14は、第2の振幅制限器6と緩衝増幅器12の
出力の位相を比較する第2の位相比較器、15は第2の
位相比較器14の出力を増幅し、コンデンサ16を介し
て第1の電圧可変容量コンデンサ3の印加電圧を制御す
る電圧増幅器である。
出力の位相を比較する第2の位相比較器、15は第2の
位相比較器14の出力を増幅し、コンデンサ16を介し
て第1の電圧可変容量コンデンサ3の印加電圧を制御す
る電圧増幅器である。
そして1γは第2の位相比較器14の出力を濾波して低
域だけを通過させる第2の低域通過濾波器、18は第2
の電圧可変容量コンデンサ9へ所定の電圧を印加する直
流電源である。
域だけを通過させる第2の低域通過濾波器、18は第2
の電圧可変容量コンデンサ9へ所定の電圧を印加する直
流電源である。
そうして、入力端子2へある周波数の交流信号を与える
と、第1の振幅制限器1によってこの振幅変化成分を除
去し、一定振幅の信号をコンデンサ4を介して第1の電
圧可変容量コンデンサ3と第1のインダクタンス5から
なる共振回路に与える。
と、第1の振幅制限器1によってこの振幅変化成分を除
去し、一定振幅の信号をコンデンサ4を介して第1の電
圧可変容量コンデンサ3と第1のインダクタンス5から
なる共振回路に与える。
そしてこの共振回路の2次巻線5aに誘起された電圧は
さらに第2の振幅制限器6によって振幅制限されたコン
デンサ10を介して第2の電圧可変容量コンデンサ9と
第2のインダクタンス11からなる共振回路に電圧を誘
起させる。
さらに第2の振幅制限器6によって振幅制限されたコン
デンサ10を介して第2の電圧可変容量コンデンサ9と
第2のインダクタンス11からなる共振回路に電圧を誘
起させる。
そして上記第2のインダクタンス11の2 次巻線11
aに誘起された信号は緩衝増幅器12を介して出力端
子13に出力される。
aに誘起された信号は緩衝増幅器12を介して出力端
子13に出力される。
ここで入力端子2に与えられた信号が単一信号で、周波
数が一定で、かつ位相の時間的変動が無い場合、第1の
位相比較器7で比較される信号波形は矩形波である。
数が一定で、かつ位相の時間的変動が無い場合、第1の
位相比較器7で比較される信号波形は矩形波である。
そしてこの第1の位相比較器7の入力信号の位相差θと
出力電圧との関係は第2図に示す曲線で表わされ、図中
A点、すなわち位相差θがπ/2、出力電圧0の点が安
定点となりこの状態を維持するように第1の電圧可変容
量コンデンサ3および第1のインダクタンス5からなる
共振回路を制御する。
出力電圧との関係は第2図に示す曲線で表わされ、図中
A点、すなわち位相差θがπ/2、出力電圧0の点が安
定点となりこの状態を維持するように第1の電圧可変容
量コンデンサ3および第1のインダクタンス5からなる
共振回路を制御する。
そして低域通過濾波器8は第1の位相比較器7の出力の
所定の低い周波数範囲の通過を許容して第1の電圧可変
容量コンデンサ3の印加電圧を制御する。
所定の低い周波数範囲の通過を許容して第1の電圧可変
容量コンデンサ3の印加電圧を制御する。
すなわち、第1の位相比較器7、低域通過濾波器8、第
1の電圧可変容量コンデンサ3、第1のインダクタンス
5、第2の振幅制限器6からなる閉ループは第1の振幅
制限器1からの信号をリファレンスとする第1のフェー
ズロックドループ(以下PLL1と略称する)を形成し
ている。
1の電圧可変容量コンデンサ3、第1のインダクタンス
5、第2の振幅制限器6からなる閉ループは第1の振幅
制限器1からの信号をリファレンスとする第1のフェー
ズロックドループ(以下PLL1と略称する)を形成し
ている。
なおこのPLL、では第2図に示されるように第1の位
相比較器70安定動作領域はA点を含む2nπと(2n
+1)π(H==Q ? i t 2 v・−・)の間
でこの範囲外は不安定領域でループは安定しない。
相比較器70安定動作領域はA点を含む2nπと(2n
+1)π(H==Q ? i t 2 v・−・)の間
でこの範囲外は不安定領域でループは安定しない。
一方第2の位相比較器14、第2の低域通過濾波器17
、第2の電圧可変容量コンデンサ9、第2のインダクタ
ンス11、および緩衝増幅器12からなる閉ループは第
2の振幅制限器6からの信号ヲリファレンスとする第2
のフェーズロックドループ(以下PLL2と略称する)
を形成している。
、第2の電圧可変容量コンデンサ9、第2のインダクタ
ンス11、および緩衝増幅器12からなる閉ループは第
2の振幅制限器6からの信号ヲリファレンスとする第2
のフェーズロックドループ(以下PLL2と略称する)
を形成している。
したがって、第2の振幅制限器6の出力信号と緩衝増幅
器12の出力信号は互にπ/2ラジアンの位相差を有し
、入力端子2の信号と出力端子13の信号との位相差は
0またはπラジアンとなるが通常はこの位相差はOラジ
アンとなるようにしている。
器12の出力信号は互にπ/2ラジアンの位相差を有し
、入力端子2の信号と出力端子13の信号との位相差は
0またはπラジアンとなるが通常はこの位相差はOラジ
アンとなるようにしている。
そして上記入力端子2に与えられた信号の位相が+Δθ
だけ変動すると、第1の位相比較器7の出力は第2図、
図示21点となり第1の低域通過濾波器8を介して第1
の電圧可変容量コンデンサ3を制御してこの共振回路の
位相を変化させて上記第1の位相比較器7の出力が第2
図図示A点になるように制御する。
だけ変動すると、第1の位相比較器7の出力は第2図、
図示21点となり第1の低域通過濾波器8を介して第1
の電圧可変容量コンデンサ3を制御してこの共振回路の
位相を変化させて上記第1の位相比較器7の出力が第2
図図示A点になるように制御する。
同様にPLL2の第2の電圧可変容量コンデンサ9、第
2のインダクタンス11も制御される。
2のインダクタンス11も制御される。
したがって入力信号の位相の変動Δθが定常であれば入
力端子2に入力された信号の周波数が定常的に変化した
ことに相当し、PLL1.PLL2はこの周波数にトラ
ッキングする特性を有する。
力端子2に入力された信号の周波数が定常的に変化した
ことに相当し、PLL1.PLL2はこの周波数にトラ
ッキングする特性を有する。
一方電圧増幅器15、コンデンサ16は交流増幅器を構
成し定常的な位相の変動Δθに対しては第2の位相比較
器14からの信号が与えられてもコンデンサ16の出力
には信号は発生しない。
成し定常的な位相の変動Δθに対しては第2の位相比較
器14からの信号が与えられてもコンデンサ16の出力
には信号は発生しない。
一方上記位相の変動Δθが時間の経過とともに高速で変
動した場合、すなわち、入力端子2に与えられた信号の
位相が高速で変動した場合は初期条件として第1、第2
の位相比較器7,140出力が第2図図示A点に設定さ
れていたとすると上記第1、第2の位相比較器7,14
の出力は第2図図示A点を動作点として、交流的に変動
する。
動した場合、すなわち、入力端子2に与えられた信号の
位相が高速で変動した場合は初期条件として第1、第2
の位相比較器7,140出力が第2図図示A点に設定さ
れていたとすると上記第1、第2の位相比較器7,14
の出力は第2図図示A点を動作点として、交流的に変動
する。
しかしながら第1、第2の低域通過濾波器8゜17の時
定数によって、第1の電圧可変容量コンデンサ3と、第
1のインダクタンス5および第2電圧可変容量コンデン
サ9と第2のインダクタンス11の位相は第1、第2の
位相比較器7,14によって第2図A点の電圧を生じる
ように保持される。
定数によって、第1の電圧可変容量コンデンサ3と、第
1のインダクタンス5および第2電圧可変容量コンデン
サ9と第2のインダクタンス11の位相は第1、第2の
位相比較器7,14によって第2図A点の電圧を生じる
ように保持される。
すなわち位相の変動の速度が第1、第2の低域通過濾波
器8,17の時定数の逆数よりも十分に大きいときは第
2図図示A点を動作点とした交流電圧が誤差電圧として
第1、第2の位相比較器7,14の出力に現われる。
器8,17の時定数の逆数よりも十分に大きいときは第
2図図示A点を動作点とした交流電圧が誤差電圧として
第1、第2の位相比較器7,14の出力に現われる。
この電圧変動は電圧増幅器15で増幅されコンデンサ1
6を介して第1の電圧可変容量コンデンサ3を制御する
。
6を介して第1の電圧可変容量コンデンサ3を制御する
。
この制御は第2の位相比較器14の出力に発生する誤差
電圧を打消すように、すなわち逆共振がなされる。
電圧を打消すように、すなわち逆共振がなされる。
したがって入力信号の位相が変動しても第2の振幅制限
器6の出力信号と緩衝増幅器12の出力信号との位相差
は、常にπ/2ラジアンに保たれるとともに、上記逆共
振によって第2の振幅制限器6の出力信号の位相変動が
抑圧されるから出力端子13には時間的に位相の変動し
ない出力信号が得られる。
器6の出力信号と緩衝増幅器12の出力信号との位相差
は、常にπ/2ラジアンに保たれるとともに、上記逆共
振によって第2の振幅制限器6の出力信号の位相変動が
抑圧されるから出力端子13には時間的に位相の変動し
ない出力信号が得られる。
すなわち上述の説明から明らかなように出力端子13の
出力信号の位相は入力端子2に印加された信号の定常的
位相の変化、あるいは定常的周波数の変化にロックして
いるので速い位相変化は追従しない。
出力信号の位相は入力端子2に印加された信号の定常的
位相の変化、あるいは定常的周波数の変化にロックして
いるので速い位相変化は追従しない。
そして位相の変化の速さに対する応答は第1、第2の低
域通過濾波器8,17の時定数および電圧増幅器15、
コンデンサ16の低域特性によって決定される。
域通過濾波器8,17の時定数および電圧増幅器15、
コンデンサ16の低域特性によって決定される。
したがって第1図に示す従来の装置には次のような欠点
がある。
がある。
今、入力端子2に次の1)式に示す信号が与えられたと
する。
する。
F’(t)=αS 1 n(z) oj+β5in(ω
。
。
十Δω) t・・・・−1)ただしα、βは振幅を表わ
す係数、 ω0.ω0+Δωは角周波数、 この1)式をベクトル図で表わすと第3図に示す通りで
ある。
す係数、 ω0.ω0+Δωは角周波数、 この1)式をベクトル図で表わすと第3図に示す通りで
ある。
このl)式においてα〉βが成立するときは第3図aに
示すように第1項の成分を表わすベクトルOAを基準に
した場合第2項の角周波数は第1項の角周波数よりも犬
であるから第2項を表わすベクトルに1はAを中心とし
て反時計方向に回転する。
示すように第1項の成分を表わすベクトルOAを基準に
した場合第2項の角周波数は第1項の角周波数よりも犬
であるから第2項を表わすベクトルに1はAを中心とし
て反時計方向に回転する。
したがってこの時の合成ベクトルOBのベクトルOAに
対する偏角δは±π/2を越えることはない。
対する偏角δは±π/2を越えることはない。
もしこのような信号が入力端子2に与えられPLL1
、PLL2の安定点Aを1)式の第1項の成分に合わし
たとすれば第3図のベクトルABにもとづく位相の変動
分、すなわち合成ベクトルOBのOAからの偏角δに相
当する位相角に対応した出力が第1、第2の位相比較器
7.14から発生される。
、PLL2の安定点Aを1)式の第1項の成分に合わし
たとすれば第3図のベクトルABにもとづく位相の変動
分、すなわち合成ベクトルOBのOAからの偏角δに相
当する位相角に対応した出力が第1、第2の位相比較器
7.14から発生される。
しかし偏角δは±πカ以内にあるため上記第1、第2の
位相比較器7゜14は安定領域内を動作するだけで誤動
作することはない。
位相比較器7゜14は安定領域内を動作するだけで誤動
作することはない。
一方第1)式でα〈βのときは第3図すに示すようにベ
クトルABがAを中心に回転したときBがO付近を通過
する際に明らかにベクトルOBのベクトルOAに対する
偏角δは、たとえばB′において±π/2を越えること
が分かる。
クトルABがAを中心に回転したときBがO付近を通過
する際に明らかにベクトルOBのベクトルOAに対する
偏角δは、たとえばB′において±π/2を越えること
が分かる。
したがってこのような状態では第1、第2の位相比較器
7゜14は非安定領域の出力を生じることになる。
7゜14は非安定領域の出力を生じることになる。
しかしながらPLL1 、PLL、、は第1、第2の比
較器7,14に安定領域の出力を生じるように動作する
ために非安定領域の出力を生じたことによって誤動作す
る。
較器7,14に安定領域の出力を生じるように動作する
ために非安定領域の出力を生じたことによって誤動作す
る。
この誤動作によって出力端子13にあられれる信号の位
相が不規則に変動し、入力端子2に印加された信号に同
期した信号を得ることはできない。
相が不規則に変動し、入力端子2に印加された信号に同
期した信号を得ることはできない。
本発明は上記の事情に鑑みてなされたもので入力信号の
条件にかかわらず位相の早い変動にも確実に追従して正
確に同期した信号を得ることができる同期信号発生回路
を提供することを目的とするものである。
条件にかかわらず位相の早い変動にも確実に追従して正
確に同期した信号を得ることができる同期信号発生回路
を提供することを目的とするものである。
以下本発明の一実施例を第1図と同一部分に同一符号を
付与して示す第4図を参照して説明する。
付与して示す第4図を参照して説明する。
すなわち、■)式に示す信号が入力端子2に印加された
とき誤動作しないようにするために第1)式においてα
〉βの条件下では第1図に示す装置も正常に動作し、出
力端子13に得られる信号は入力信号の位相にロックし
た一定振幅の信号波であるから、これを入力にフィード
バックして入力信号がα〈βであっても、振幅制限器に
与えられる信号がα〉βとなるようにする。
とき誤動作しないようにするために第1)式においてα
〉βの条件下では第1図に示す装置も正常に動作し、出
力端子13に得られる信号は入力信号の位相にロックし
た一定振幅の信号波であるから、これを入力にフィード
バックして入力信号がα〈βであっても、振幅制限器に
与えられる信号がα〉βとなるようにする。
このようにすれば入力信号は次の2)式で示される。
Fl(t)−=αsinω。
t+β5in(ωo+Δω)t+γsinω t ・・
・・・・2) したがって上記2)式のγが次の3)式を満足するよう
に制御すればよい。
・・・・2) したがって上記2)式のγが次の3)式を満足するよう
に制御すればよい。
(α+γ)〉β ・・・・・・3)そして
第4図において20は緩衝増幅器12の出力を端子21
に与えられる信号によって利得制御して増幅する増幅器
である。
第4図において20は緩衝増幅器12の出力を端子21
に与えられる信号によって利得制御して増幅する増幅器
である。
そして22は増幅器20の出力をレベル調整するレベル
アジャスター、23は入力端子2に与えられた信号とレ
ベルアジャスター22の信号を加算して第1の振幅制限
器に与える加算器である。
アジャスター、23は入力端子2に与えられた信号とレ
ベルアジャスター22の信号を加算して第1の振幅制限
器に与える加算器である。
そして第5図は上記3)式を満足するベクトル図を示す
もので図中ベクトル局が2)式第3項に該当し、ベクト
ルdtのベクトルOAに対する偏角δは明らかに±π/
2を越えることはない。
もので図中ベクトル局が2)式第3項に該当し、ベクト
ルdtのベクトルOAに対する偏角δは明らかに±π/
2を越えることはない。
そして第4図の回路において増幅器20を固定利得とし
たときは2)式でα≦γが成立すると、第1、第2の位
相比較器7,14の出力は2)式第3項の成分が支配的
となってシステム全体が発振し、誤動作する。
たときは2)式でα≦γが成立すると、第1、第2の位
相比較器7,14の出力は2)式第3項の成分が支配的
となってシステム全体が発振し、誤動作する。
そこで上記実施例では増幅器20を可変利得増幅器とし
α〉γが常に成立するように端子21に制御信号を与え
る。
α〉γが常に成立するように端子21に制御信号を与え
る。
したがって第1、第2の位相比較器7,14の出力は2
)式第1項の成分によるものが支配的となり正常な動作
がなされる。
)式第1項の成分によるものが支配的となり正常な動作
がなされる。
したがってたとえば振幅変調による通信において少くと
も搬送波と、単一側帯波とを含む信号波が伝送された場
合、受信機において送られた搬送波に正確に位相ロック
した復調用の搬送波を作り同期検波することができる。
も搬送波と、単一側帯波とを含む信号波が伝送された場
合、受信機において送られた搬送波に正確に位相ロック
した復調用の搬送波を作り同期検波することができる。
このような放送波はたとえば次の4)式で示される。
F AM(t)=asinωを十Σbnsin((ω十
Ωn)t+φn) ・・・・・・4)ただしa
は搬送波の振幅 bnは単一側帯波の振幅(変調信号振 幅の関数) Ωnは変調信号の角周波数 φnは変調信号の初位相角 ωは搬送波の角周波数 ここで一例として4)式において第2項が一信号成分の
みから成る場合について考えると次の5)式で示される
。
Ωn)t+φn) ・・・・・・4)ただしa
は搬送波の振幅 bnは単一側帯波の振幅(変調信号振 幅の関数) Ωnは変調信号の角周波数 φnは変調信号の初位相角 ωは搬送波の角周波数 ここで一例として4)式において第2項が一信号成分の
みから成る場合について考えると次の5)式で示される
。
FAM 1(t)= a s i nωt+b1 s
i n((ω+Ω1)t+φ1)・・・・・・5)した
がって5)式の(Ω1t+φ1 )を一項と考えると5
)式は1)式と等しくなる。
i n((ω+Ω1)t+φ1)・・・・・・5)した
がって5)式の(Ω1t+φ1 )を一項と考えると5
)式は1)式と等しくなる。
したがって側帯波のレベルが搬送波のレベルより大きく
なるような変調方式の信号波も、搬送波に正確に位相ロ
ックした信号を得ることによって同期検波することがで
きる。
なるような変調方式の信号波も、搬送波に正確に位相ロ
ックした信号を得ることによって同期検波することがで
きる。
このような場合、伝送される情報は側帯波に含まれてい
るので、このような通信方式においては極めて大きな効
果を得ることができ、側帯波に立脚すれば搬送波抑圧単
一側波放送波による通信を可能にすることができる。
るので、このような通信方式においては極めて大きな効
果を得ることができ、側帯波に立脚すれば搬送波抑圧単
一側波放送波による通信を可能にすることができる。
またこのような方法を拡張すれば、たとえば搬送波の上
側帯波と下側帯波をそれぞれ別情報で変調するステレオ
放送の同期検波用の復調搬送波を得ることもでき、しか
もこのような放送波の搬送波の振幅を抑圧することがで
きる。
側帯波と下側帯波をそれぞれ別情報で変調するステレオ
放送の同期検波用の復調搬送波を得ることもでき、しか
もこのような放送波の搬送波の振幅を抑圧することがで
きる。
このような放送波はたとえば次の6)式で示される。
FAMS (t)= a s i nωt+Σbnsi
n((ω+Ωn)を十φn)+Σcmsin((ω=Ω
□)1+φ□) ・・・・・・6)た
だしbnは上側帯波の振幅(変調信号振幅の関数) Ωnは上側帯波を生じさせる変調信号・ の角周波数、 φnは、上側帯波を生じさせる変調信 号の初位相角、 cmは下側帯波の振幅(変調信号振幅 の関数) Ω□は下側帯波を生じさせる変調信号 の角周波数、 φ□は下側帯波を生じさせる変調信号 の初位相角、 この6)式においてbn2cmあるいはφ。
n((ω+Ωn)を十φn)+Σcmsin((ω=Ω
□)1+φ□) ・・・・・・6)た
だしbnは上側帯波の振幅(変調信号振幅の関数) Ωnは上側帯波を生じさせる変調信号・ の角周波数、 φnは、上側帯波を生じさせる変調信 号の初位相角、 cmは下側帯波の振幅(変調信号振幅 の関数) Ω□は下側帯波を生じさせる変調信号 の角周波数、 φ□は下側帯波を生じさせる変調信号 の初位相角、 この6)式においてbn2cmあるいはφ。
。φ。
は伝送される情報の混合された信号によって生じた側帯
波の振幅でもよい。
波の振幅でもよい。
そして上記6)式に示される信号を第4図に示す回路に
与え出力側からフィードバック信号を入力側に加え、か
つ上記6)式のF A M S (t)のベクトルと6
)式第1項を示すベクトルの偏角が常に±π/2以下の
偏角となるようにフィードバック量を制御する。
与え出力側からフィードバック信号を入力側に加え、か
つ上記6)式のF A M S (t)のベクトルと6
)式第1項を示すベクトルの偏角が常に±π/2以下の
偏角となるようにフィードバック量を制御する。
このフィードバック量の制御のためには、たとえば第6
図に示す受信機の一実施例に於てゲインを制御するAG
C信号等を用いるようにすればよい。
図に示す受信機の一実施例に於てゲインを制御するAG
C信号等を用いるようにすればよい。
以上詳述したように本発明は入力信号をリファレンスと
する第1のフェーズロックドループの出力をリファレン
スとする第2のフェーズロックドループを設け、この第
2の7エーズロツクドループの出力をフィードバックし
て上記入力信号に加算するようにしたものである。
する第1のフェーズロックドループの出力をリファレン
スとする第2のフェーズロックドループを設け、この第
2の7エーズロツクドループの出力をフィードバックし
て上記入力信号に加算するようにしたものである。
したがって、入力信号の位相が高速で変動した場合も確
実に入力信号に同期した信号を得ることができる同期信
号発生回路を提供できる。
実に入力信号に同期した信号を得ることができる同期信
号発生回路を提供できる。
第1図は従来の同期信号発生回路の一例を示すブロック
図、第2図は上記回路の動作を説明するグラフ、第3図
a、l)は上記回路の動作を説明するベクトル図、第4
図は本発明の一実施例を示すブロック図、第5図は上記
実施例の動作を説明するベクトル図、第6図は上記実施
例を用いた受信機の一例を示すブロック図である。 PLL1・・・第1の7エーズロツクドループ、PLL
2・・・第2のフェーズロックドループ、23・・・加
算器。
図、第2図は上記回路の動作を説明するグラフ、第3図
a、l)は上記回路の動作を説明するベクトル図、第4
図は本発明の一実施例を示すブロック図、第5図は上記
実施例の動作を説明するベクトル図、第6図は上記実施
例を用いた受信機の一例を示すブロック図である。 PLL1・・・第1の7エーズロツクドループ、PLL
2・・・第2のフェーズロックドループ、23・・・加
算器。
Claims (1)
- 1 人力信号をリファレンスとする第1のフェーズロッ
クドループと、この第1のフェーズロックドループの出
力をリファレンスとする第2の7エーズロツクドループ
と、この第2のフェーズドロックループの出力をレベル
制御してフィードバックし上記入力信号に加算するフィ
ードバック系とを具備したことを特徴とする同期信号発
生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51147840A JPS5912214B2 (ja) | 1976-12-10 | 1976-12-10 | 同期信号発生回路 |
US05/857,979 US4135164A (en) | 1976-12-10 | 1977-12-06 | Synchronous generating circuit devices with two phase-locked loops and feedback around both |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51147840A JPS5912214B2 (ja) | 1976-12-10 | 1976-12-10 | 同期信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5372511A JPS5372511A (en) | 1978-06-28 |
JPS5912214B2 true JPS5912214B2 (ja) | 1984-03-21 |
Family
ID=15439429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51147840A Expired JPS5912214B2 (ja) | 1976-12-10 | 1976-12-10 | 同期信号発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4135164A (ja) |
JP (1) | JPS5912214B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0242329U (ja) * | 1988-09-14 | 1990-03-23 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54100639A (en) * | 1978-01-26 | 1979-08-08 | Fujitsu Ltd | Band-pass filter circuit |
JPS5691537A (en) * | 1979-12-26 | 1981-07-24 | Fujitsu Ltd | Phase synchronizing circuit |
US4320345A (en) * | 1980-04-28 | 1982-03-16 | Sangamo Weston, Inc. | Adaptive differential PSK demodulator |
US4451930A (en) * | 1982-08-02 | 1984-05-29 | Motorola Inc. | Phase-locked receiver with derived reference frequency |
US4596046A (en) * | 1984-10-01 | 1986-06-17 | Motorola, Inc. | Split loop AFC system for a SSB receiver |
JPH0752838B2 (ja) * | 1985-03-20 | 1995-06-05 | 株式会社日立製作所 | 集積回路 |
US4691176A (en) * | 1986-03-17 | 1987-09-01 | General Electric Company | Adaptive carrier tracking circuit |
US5945854A (en) * | 1998-02-10 | 1999-08-31 | Ericsson Inc. | Phase locked loops including input amplitude control |
US7428694B2 (en) | 2004-03-02 | 2008-09-23 | Stmicroelectronics S.A. | Device for protection against error injection into a synchronous flip-flop of an elementary logic module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3416096A (en) * | 1967-02-01 | 1968-12-10 | Gen Dynamics Corp | Frequency synthesizer systems for generating accurate radio frequency signals of selected frequencies |
US3769602A (en) * | 1972-08-07 | 1973-10-30 | Rca Corp | Analog phase tracker |
-
1976
- 1976-12-10 JP JP51147840A patent/JPS5912214B2/ja not_active Expired
-
1977
- 1977-12-06 US US05/857,979 patent/US4135164A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0242329U (ja) * | 1988-09-14 | 1990-03-23 |
Also Published As
Publication number | Publication date |
---|---|
JPS5372511A (en) | 1978-06-28 |
US4135164A (en) | 1979-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0196697B1 (en) | Am receiver | |
JPS623621B2 (ja) | ||
US3939425A (en) | Noise-squelching circuit using a phase-locked loop | |
JPS5912214B2 (ja) | 同期信号発生回路 | |
US4021752A (en) | Phase locked loop for use with local oscillator | |
US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
US4023115A (en) | Means for controlling the phase or frequency output of an oscillator in a loop circuit | |
US4316153A (en) | Passive masers having oscillator and cavity control loops | |
US3629716A (en) | Method and apparatus of infinite q detection | |
EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
JP3254009B2 (ja) | 位相固定ループを含む回路 | |
JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
SU1589388A1 (ru) | Цифровой синтезатор частот с частотной модул цией | |
JP2011014961A (ja) | Pll装置及び不要周波数回避方法 | |
US5347240A (en) | Circuit and method for automatically controlling the carrier frequency of a video recording device | |
JP2948601B2 (ja) | Am復調回路 | |
JPH0730332A (ja) | Fm変調器 | |
JPS6253081B2 (ja) | ||
KR100380580B1 (ko) | 에이엠밴드패스필터를이용한에프엠스테레오복조기 | |
JPS6057722B2 (ja) | Fm変調装置 | |
JPS5845860B2 (ja) | 変調回路 | |
JP2951704B2 (ja) | 干渉補償装置 | |
JPS6311764Y2 (ja) | ||
FI88569B (fi) | Faslaost slinga foer generering av referensbaervaogen foer en koherent detektor | |
JPH04245814A (ja) | Fm送信回路 |