JPH04288708A - 周波数シンセサイザー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、周波数シンセサイザ
ーに関するものであり、特に、周波数シンセサイザー回
路の切換動作を高速化するための回路構成に関するもの
である。

【０００２】

【従来の技術】図５は例えば特開平１−２６５６１６号
公報に示された従来のＰＬＬシンセサイザー発振器の高
速立上げ装置を示すブロック図であり、図において１は
基準周波数発振器、２は、位相比較器で、基準周波数発
振器１と分周器５に接続されている。３は、位相比較器
２の出力に接続されているフイルター回路で抵抗器３１
、３２、コンデンサー３３で構成されている。４は電圧
制御発振器であってフイルター回路３と分周器５に接続
されている。５は分周器で、電圧制御発振器４の発振信
号の周波数を周波数設定データに従い分周する。６はＤ
Ａ変換器で周波数設定データに従い電圧を発生させる。 １２はＳＷ（開閉器）で、切替信号により、フィルタ−
回路３を構成しているコンデンサ−３３をＤＡ変換器６
の出力に接続したり、フィルタ−回路３を構成する抵抗
器３２に接続する。また、３１、３２はフイルター回路
３を構成する抵抗器、３３はフイルター回路３を構成す
るコンデンサーである。

【０００３】次に動作について説明する。定常動作時に
は、位相比較器２は、基準周波数発振器１の出力信号と
、電圧制御発振器４の出力信号を分周した、分周器５の
出力信号との位相差を比較し、誤差をパルス巾変調信号
等で出力する。例えば位相がすすんでいる部分ではＨレ
ベル（Ｖｃｃレベル）のパルス、位相が遅れている部分
ではＬレベル（ＧＮＤレベル）のパルス、一致している
部分はＯｐｅｎ（ハイインピーダンス）の信号とするこ
とができる。従って、位相比較器２の出力信号はフイル
ター回路３の抵抗器３１，３２、コンデンサー３３で積
分され直流を含む低域成分になる。低域信号となった誤
差は電圧制御発振器４に加えられるので、負帰還動作に
より位相差を減少させる。このような負帰還動作によっ
て最終目的には電圧制御発振器４の出力信号の周波数ｆ
ｏは、基準周波数発振器１の信号周波数ｆｒに位相同期
するため、分周比をＮとするとｆｏ＝Ｎ・ｆｒとなる。

【０００４】さて、ここで、出力周波数ｆｏを変化させ
るために、分周比Ｎを変化させる場合について説明する
。変化させる前の電圧制御発振器４の印加電圧をＥ１と
し、変化後に定常となる印加電圧をＥ２とすると、この
回路は、変化させる前の電圧制御発振器４の印加電圧Ｅ
１と、変化後に定常となる印加電圧Ｅ２の電圧差を補正
するように帰還動作するが、フイルター回路３の時定数
が大きいと、コンデンサー３３への充放電に時間がかか
り、切換時間が増大する。そこで、切換え時に、ＤＡ変
換器６によって、切換後に必要となるＥ２を造り、前も
ってＳＷ１２でコンデンサー３３に充放電してから、コ
ンデンサー３３を帰還回路に接続して定常値Ｅ２になる
までの時間を短縮する。

【０００５】

【発明が解決しようとする課題】従来の周波数シンセサ
イザーは、以上のように、コンデンサー１個からなる単
純なフイルター回路を採用しており、分周比Ｎの切換時
に、コンデンサーを帰還回路から切離す。そして、ＤＡ
変換器６でコンデンサーを充放電している時間は、コン
デンサーなしの帰還回路により位相比較器２のパルス状
の誤差信号が電圧制御発振器へ加えられるので、切換前
の定常印加電圧がこわされ異常電圧になってしまう。

【０００６】そして、コンデンサーをこの帰還回路に接
続すると、この異常電圧のために異常電圧から切換後の
定常印加電圧への充放電となり、切換時間の改善が不安
定となったり、ＰＬＬ帰還ループの安定条件がコンデン
サーを切離すことによって大きく変化し、異常発振しや
すくなるなどの問題点があった。

【０００７】この発明は、上記のような問題点を解決す
るためになされたもので、切換え時間を短縮できる周波
数シンセサイザーを得ることを目的とする。

【０００８】

【課題を解決するための手段】請求項１に記載した第１
の発明にかかる周波数シンセサイザーは以下の要素を有
するものである。 （ａ）基準周波数を発振させる基準周波数発振器、（ｂ
）波形発生データに基づき指定された周波数をもつ直交
関係にある２信号を生成するＤＡ変換手段、（ｃ）基準
周波数発振器から直交関係にある２信号を生成する位相
手段、 （ｄ）ＤＡ変換手段及び位相手段で生成された直交関係
にある信号同志を乗算し、２種の乗算信号を生成する乗
算手段、 （ｅ）乗算手段により生成された２種の乗算信号を合成
して合成信号を生成する合成手段。

【０００９】請求項２に記載した第２の発明にかかる周
波数シンセサイザーは、請求項１記載の周波数シンセサ
イザーにおいて、合成信号に含まれるビート成分を検出
する検出手段と、乗算信号の振巾とＤＡ変換手段で生成
された信号の振巾と位相手段で生成された信号の振巾と
のうち少なくともいずれかひとつを制御する振巾制御手
段を備えたものである。

【００１０】

【作用】第１の発明に係る周波数シンセサイザーは、位
相手段により、基準周波数発振器からｓｉｎ波信号とｃ
ｏｓ波信号をつくる。また、ＤＡ変換手段は、波形発生
データとＤＡ変換器により指定された周波数成分をもつ
ｓｉｎ波信号とｃｏｓ波信号をつくり、乗算手段は、そ
れぞれｓｉｎ、ｃｏｓの組合わせでｓｉｎ波信号とｃｏ
ｓ波信号を乗算して乗算信号を生成し、合成手段は、各
々の乗算信号を加算する。

【００１１】また、第２の発明に係る周波数シンセサイ
ザーは、検出手段により合成信号に含まれるビート成分
を検出し、振巾制御手段は、その検出状態に応じて、少
なくとも、乗算信号の振巾と、ＤＡ変換手段で生成され
た信号の振巾と、位相手段で生成された信号の振巾との
うち、いずれかひとつを制御することにより振巾を等し
くして、位相手段や乗算手段等の回路から生じるロスを
調整する。

【００１２】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１は基準周波数発振器
、６は波形発生データから目的の周波数をもつ信号を作
り出すためのＤＡ変換器、１０１は波形発生データを記
憶しているＲＯＭ、１０２、１０３はＤＡ変換器６から
の高調波を除去するＢＰＦ（バンドパスフィルタ、以下
ＢＰＦという）、１０４は基準周波数発振器１からの信
号をπ／２位相をシフトさせる位相器、１０５、１０６
は基準周波数信号とＤＡ変換器６でつくられた信号とを
乗算する乗算器、１０７は各乗算信号を合成するための
加算器、１０８は乗算された合成信号から高調波成分を
除去するＢＰＦである。

【００１３】次に、動作について説明する。まず、位相
手段の動作について説明する。基準周波数発振器１の発
振周波数をωｏ　（ｆｏ　）とし、基準周波数発振器１
の出力信号は、 Ｅｏｓ＝Ａｓｉｎωｏ　ｔ　　（Ａは信号の振巾）とす
る。基準周波数発振器１の出力信号　　Ｅｏｓ＝Ａｓｉ
ｎωｏ　ｔ　　を入力する位相器１０４は、基準周波数
発振器１からの信号をπ／２位相をシフトさせるで、こ
の位相器１０４の出力信号は、 Ｅｏｃ＝Ａｃｏｓωｏ　ｔ　　（Ａは信号の振巾）と表
現できる。

【００１４】次に、ＤＡ変換手段の動作について説明す
る。ＲＯＭ１０１とＤＡ変換器６には、周波数を変更す
るための波形発生データ（以下、チャネルデ−タあるい
はＣＨデ−タともいう）が入力される。ＲＯＭ１０１は
この波形発生データを記憶する。ＲＯＭ１０１とＤＡ変
換器６は、この波形発生データにもとづき指定された周
波数をもつ直交する２つの信号を発生する。ＲＯＭ１０
１とＤＡ変換器６でつくられる信号の周波数をＮωｒ　
（Ｎｆｒ　）とし、これらの２つの信号をそれぞれＥｒ
ｓとＥｒｃとすると、ＢＰＦ１（１０２）の出力信号は
、Ｅｒｓ＝ＫｓｉｎＮωｒ　ｔ Ｋは信号の振巾 ωｒ　（ｆｒ　）はＣＨ間周波数 ＮはＣＨデ−タで指定された任意のチャネル（ＣＨ）を
決定する定数と表現でき、ＢＰＦ２（１０３）の出力信
号は、 Ｅｒｃ＝ＫｃｏｓＮωｒ　ｔ Ｋは信号の振巾 ωｒ　（ｆｒ　）はＣＨ間周波数 ＮはＣＨデ−タで指定された任意のチャネル（ＣＨ）を
決定する定数と表現できる。

【００１５】次に、乗算手段について説明する。乗算器
１０５には、位相手段で生成されたＥｏｃと、ＤＡ変換
手段で生成されたＥｒｓが印加され、乗算器１０５によ
り乗算された出力信号を乗算信号Ｅ１とすると、Ｅ１＝
ＡＫｃｏｓωｏ　ｔ・ｓｉｎＮωｒ　ｔとなり、乗算器
１０６には、同様に、ＥｏｓとＥｒｃが印加されるから
乗算された出力信号を乗算信号Ｅ２とすると、 Ｅ２＝ＡＫｓｉｎωｏ　ｔ・ｃｏｓＮωｒ　ｔとなる。 ここで、Ａ、Ｋは信号の振巾、ωｒ　（ｆｒ　）はＣＨ
デ−タで指定された間周波数、Ｎは任意のチャネル（Ｃ
Ｈ）を決定する定数である。

【００１６】次に、合成手段について説明する。加算器
１０８には、乗算手段で生成された乗算信号Ｅ１とＥ２
が入力されることになる。この加算器で合成された信号
を合成信号Ｅとすると、 Ｅ＝Ｅ１＋Ｅ２ ＝ＡＫ（ｓｉｎωｏ　ｔｃｏｓＮωｒ　ｔ＋ｃｏｓωｏ
　ｔｓｉｎＮωｒ　ｔ） ＝ＡＫｓｉｎ（ωｏ　＋Ｎωｒ　）ｔ となる。 このように、合成信号は、周波数ωｏ　＋Ｎωｒ　を持
つ信号になり、ＣＨデータによりＮを決定すると任意の
周波数ωｏ　＋Ｎωｒ　が決定できることになる。ここ
で、出力信号をＦｏ　とし、ＡＫ＝１とすると、Ｆｏ　
＝Ｅ＝Ｅ１＋Ｅ２ ＝ｓｉｎωｏ　ｔｃｏｓＮωｒ　ｔ＋ｃｏｓωｏ　ｔｓ
ｉｎＮωｒ　ｔ ＝ｓｉｎ（ωｏ　ｔ＋Ｎωｒ　ｔ） ＝ｓｉｎ２π（ｆｏ　＋Ｎｆｒ　）ｔ となる。

【００１７】実施例２．次に、図２を用いて、この発明
の他の実施例を説明する。図２において、図１と同一符
号のものは同一あるいは相当部分を示し、ここでは説明
を省略する。図において、１０９はＢＰＦ１０８の出力
信号に含まれるビート成分をとり出す検波器、１１０は
基準周波数発振器１から作られたｃｏｓ波信号との乗算
信号の振巾を制御するＰＧＣ（プログラマブル・ゲイン
・コントロール：可変利得制御器）、１１１はＢＰＦ１
０９の出力信号に含まれるビート信号とＤＡ変換器６か
らつくられたｓｉｎ波信号とを比較する排他的論理素子
（ＥＸＯＲ）で、カウンタ１１４のデータの変化方向を
決定している。１１２は、ＢＰＦ１０８の出力信号に含
まれるビート成分の振巾を判定する比較器で、ビート成
分の振巾があるレベル以下になるとＬレベルを出力する
。１１３は論理積素子であって、比較器１１２の出力が
、Ｈレベルの間、パルスをカウンタ１１４に加える。 カウンタ１１４は出力をＰＧＣ１１０へ送出する。また
、図３は、検出手段及び振巾制御手段の動作を説明する
ための図であり、以下、図２と図３を用いて、利得を制
御する動作を説明する。

【００１８】実施例１で示した、周波数を決定するアル
ゴリズムには、ＰＬＬ回路のように時定数回路やループ
がないので瞬時に目的の周波数を持つチャネル（ＣＨ）
に切換えられる。しかし、実際には、乗算器の利得、位
相器のロスの考慮が必要であり、実施例２では、乗算器
の利得、位相器のロス等の回路影響分を考慮した場合を
説明する。

【００１９】まず、この実施例２における乗算手段と合
成手段の動作について、実施例１と異なるところを説明
する。ＰＧＣ１１０の利得をｎとし、この回路影響分を
αとし、加算器１０７から出力される合成信号をＥｏ　
とすると、 　　Ｅｏ　＝ＡＫｓｉｎωｏ　ｔｃｏｓＮωｒ　ｔ＋　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　ｎ・αＡＫｃｏｓωｏ　ｔｓｉｎＮω
ｒ　ｔ　　　　　　＝ＡＫｓｉｎ（ωｏ　＋Ｎωｒ　）
ｔ＋　　　　　　　　　　　　　　　　　　　　　　　
　　　　　ＡＫ（ｎα−１）ｃｏｓωｏ　ｔｓｉｎＮω
ｒ　ｔとなる。

【００２０】次に、検出手段について説明する。検波器
１０９には、合成信号Ｅｏ　が入力され、検波器１０９
がその信号からビート成分を検出する（図３のＳ１０９
）ことから、その出力にはビート成分 ｛ＡＫ（ｎα−１）／２｝ｓｉｎＮωｒ　ｔが生じる。

【００２１】次に、振巾制御手段について説明する。ま
ず、排他的論理和素子１１１では、ＢＦＰ２（１０２）
からのＥｒｓ＝ＫｓｉｎＮωｒ　ｔとビート成分｛ＡＫ
（ｎα−１）／２｝・ｓｉｎＮωｒ　ｔ　　入力されて
両者が比較され、同相の時は“Ｌ”、逆相の時“Ｈ”の
出力をカウンタ１１４へ出す（Ｓ１１１）。

【００２２】また、検出されたビート成分の振巾｛ＡＫ
（ｎα−１）／２｝は比較器１１２に入力される。そし
て、ビート成分の振巾｛ＡＫ（ｎα−１）／２｝は、比
較器１１２で所定の設定レベルと比較される。ビート成
分の振巾｛ＡＫ（ｎα−１）／２｝が比較器１１２で比
較され、その結果、所定の設定レベル以下である場合は
、“Ｌ”レベルを出力する。反対に、所定の設定レベル
以上である場合は、“Ｈ”レベルを出力する（Ｓ１１２
ｕまたはＳ１１２ｄ）。

【００２３】もし、比較器１１２で設定レベル以上と判
定され、比較器１１２の出力が“Ｈ”レベルを出すと、
カウンタ１１４には論理積素子１１３を介してクロック
（ＣＬＫ）が送られる。ここで、カウンタ１１４は、排
他的論理和素子１１１からの出力が逆相の時（“Ｈ”の
時）、カウント値を増大させる（Ｓ１１４ｕ）。反対に
、同相の時（“Ｌ”の時）には、カウント値を減少させ
る（Ｓ１１４ｄ）。ＰＧＣ１１０は、カウント値の増減
により利得ｎを増減する（Ｓ１１０ｕまたはＳ１１０ｄ
）。

【００２４】以上のことから、乗算信号Ｅ１＝ＡＫｃｏ
ｓωｏ　ｔ・ｓｉｎＮωｒ　ｔの振巾が大きい時、すな
わち、α＞１でＰＧＣ１１０の利得ｎ＝１の時は、（ｎ
α−１）＞０であるから同相になり、排他的論理和素子
１１１は“Ｌ”レベルを出し（Ｓ１１１）、カウンタ１
１４はデータを利得減少の方向のダウン方向を指示する
（Ｓ１１４ｄ）。そして、α＜１では、乗算信号Ｅ１＝
ＡＫｃｏｓωｏ　ｔ・ｓｉｎＮωｒ　ｔの振巾が小さい
時であり、逆相になり、排他的論理和素子１１１は“Ｈ
”レベルを出し（Ｓ１１１）、カウンタ１１４はデータ
を利得減少の方向のアップ方向を指示する（Ｓ１１４ｕ
）。

【００２５】以上のように、実施例２では、ＰＧＣ１１
０を設けて乗算信号Ｅ１の振巾を調整することにより、
乗算器の利得や位相器のロス等の回路影響分を考慮した
場合を説明した。

【００２６】実施例３．なお、上記実施例では、ＤＡ変
換器６から同時にｓｉｎ波信号とｃｏｓ波信号をつくっ
たが、９０°位相器を設け、ｓｉｎ波信号からｃｏｓ波
信号をつくり出してもよい。

【００２７】実施例４．上記実施例では、ＤＡ変換器６
からつくり出す信号の周波数が固定周波数となっている
が、ＦＭ変調信号等の変調信号であってもよく、チャネ
ル切換え（ＣＨ切換え）と変調の同時動作が実現できる
。

【００２８】実施例５．上記実施例では、ＰＧＣ１１０
をＥ１＝ＡＫｃｏｓωｏ　ｔ・ｓｉｎＮωｒ　ｔなる乗
算信号の振巾を変化させるように配置したが、Ｅ２＝Ａ
Ｋｓｉｎωｏ　ｔ・ｃｏｓＮωｒ　ｔなる乗算信号の振
巾を、変化させるように配置してもよく、更に、Ｅｒｓ
＝ｌｃｓｉｎＮωｒ　ｔ又はＥｒｃ＝ＫｃｏｓＮωｒ　
ｔ、Ｅｏｓ＝Ａｓｉｎωｏ　ｔ、Ｅｏｃ＝Ａｃｏｓωｏ
　ｔなる信号の振巾を変化させるように配置してもよい
。

【００２９】実施例６．上記実施例では、ＰＧＣ１１０
を設けて乗算信号振巾を調整しているが、図４のように
Ｅｒｓ、Ｅｒｃ信号を作り出すＤＡ変換器６へのデータ
をシフトレジスタ２０１を設けることにより、カウント
値と利得変化方向値により調整してＥｒｓ又はＥｒｃの
振巾を調整しても同様の効果を奏する。

【００３０】

【発明の効果】以上のように、この発明によれば、周波
数変化分をディジタル回路にて構成したので、周波数切
換時間が短く、周波数安定度の高いものが得られる。 又、高周波乗算器以外は、ディジタル回路で構成できる
のでＩＣ化がしやすいため安価に作ることができる。

【図面の簡単な説明】

【図１】第１の発明の一実施例による周波数シンセサイ
ザーのブロック図。

【図２】第２の発明の一実施例による周波数シンセサイ
ザーのブロック図。

【図３】第２の発明の動作を説明するための利得制御ル
ープのフローチャート図。

【図４】第２の発明の他の実施例による周波数シンセサ
イザーのブロック図。

【図５】従来の周波数シンセサイザーのブロック図。

【符号の説明】

１　　基準周波数発振器 ６　　ＤＡ変換器 １０１　　波形発生データ記憶素子（ＲＯＭ）１０４　
　位相器 １０５　　乗算器 １０６　　乗算器 １０７　　加算器 １０９　　検波器 １１０　　プログラマブル・ゲイン・コントロ−ル（Ｐ
ＧＣ） １１１　　排他的論理素子 １１２　　比較器 １１３　　論理積素子 １１４　　カウンタ Ｅ１　　乗算信号 Ｅ２　　乗算信号 Ｅ　　　　合成信号 Ｅｏ　　　合成信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　以下の要素を有する周波数シンセサイ
   ザー （ａ）基準周波数を発振させる基準周波数発振器、（ｂ
   ）波形発生データに基づき指定された周波数をもつ直交
   関係にある２信号を生成するＤＡ変換手段、（ｃ）基準
   周波数発振器から直交関係にある２信号を生成する位相
   手段、 （ｄ）ＤＡ変換手段及び位相手段で生成された直交関係
   にある信号同志を乗算し、２種の乗算信号を生成する乗
   算手段、 （ｅ）乗算手段により生成された２種の乗算信号を合成
   して合成信号を生成する合成手段。
2. 【請求項２】　　合成信号に含まれるビート成分を検出
   する検出手段と、乗算信号とＤＡ変換手段で生成された
   信号と位相手段で生成された信号とのうち、少なくとも
   いずれかひとつの振巾を制御する振巾制御手段を備えた
   ことを特徴とする請求項１記載の周波数シンセサイザー
   。