CN110034756B - 电压保持电路及使用其的电子装置 - Google Patents

电压保持电路及使用其的电子装置 Download PDF

Info

Publication number
CN110034756B
CN110034756B CN201811617651.XA CN201811617651A CN110034756B CN 110034756 B CN110034756 B CN 110034756B CN 201811617651 A CN201811617651 A CN 201811617651A CN 110034756 B CN110034756 B CN 110034756B
Authority
CN
China
Prior art keywords
transistor
voltage
terminal
capacitor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811617651.XA
Other languages
English (en)
Other versions
CN110034756A (zh
Inventor
曾华俊
王笃修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN110034756A publication Critical patent/CN110034756A/zh
Application granted granted Critical
Publication of CN110034756B publication Critical patent/CN110034756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09421—Diode field-effect transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种电压保持电路及使用其的电子装置。所述电压保持电路包括第一晶体管、第二晶体管以及第一电容。第一晶体管的第一端耦接输入电压，第一晶体管的控制端接收控制信号。第二晶体管的第一端耦接第一晶体管的第二端，第二晶体管第二端作为电压保持电路的输出端，第二晶体管的控制端接收控制信号。第一电容的第一端耦接至第一晶体管的第二端以及第二晶体管的第一端。第一电容的第一端的保持电压通过第一电容、第一晶体管以及第二晶体管中的寄生二极管来维持。

Description

电压保持电路及使用其的电子装置
技术领域
本发明是有关于一种电压保持技术，且特别是有关于一种电压保持电路。
背景技术
在电路设计技术中，经常使用电压参考电路来产生参考电压。为了让参考电压能够不受温度影响，通常利用带隙(bandgap)电路来实现电压参考电路。然而，在使电压参考电路运作时，仍会消耗电力。
因此，可在电压参考电路的输出端设置电压保持元件来维持参考电压的电压准位。由于半导体工艺的技术演进，以往的电压保持元件的电路布局可能无法适应更为高阶的工艺，因半导体元件的厚度更为纤薄而导致容易发生漏电情形。因此，为了适应高阶的半导体工艺，电压保持元件的电路布局亦需要适度地调整及改变。
发明内容
本发明提供一种电压保持电路及使用其的电子装置，可使此电压保持电路适应高阶的半导体工艺(如，55nm的半导体工艺技术)、解决漏电流的问题、以及让此电压保持电路能够延长参考电压的电压准位维持时间。
本发明的电压保持电路包括第一晶体管、第二晶体管、第一电容。第一晶体管的第一端耦接输入电压，第一晶体管的控制端接收控制信号。第二晶体管的第一端耦接第一晶体管的第二端，第二晶体管第二端作为电压保持电路的输出端，第二晶体管的控制端接收所述控制信号。第一电容的第一端耦接至第一晶体管的第二端以及第二晶体管的第一端。第一电容的第一端的保持电压通过电容、第一晶体管以及第二晶体管中的寄生二极管(parasitic diodes)在所述第一晶体及所述第二晶体管截止时来维持所述第一电容上的电压。
本发明的电子装置包括电压参考电路、电压保持装置以及负载电路。电压参考电路用以产生参考电压。电压保持装置包括至少一电压保持电路。电压保持装置耦接至电压参考电路以接收参考电压。负载电路耦接所述电压保持装置，用以从电压保持装置的输出端接收经保持的参考电压。所述每个电压保持电路包括第一晶体管、第二晶体管、第一电容以及第二电容。第一晶体管的第一端耦接有关于所述参考电压的输入电压，第一晶体管的控制端接收控制信号。第二晶体管的第一端耦接第一晶体管的第二端，第二晶体管第二端作为电压保持电路的输出端，第二晶体管的控制端接收所述控制信号。第一电容的第一端耦接至第一晶体管的第二端以及第二晶体管的第一端。第二电容的第一端耦接至第二晶体管的第二端，以维持所述第二晶体管的所述第二端的电压。第一电容的第一端的保持电压通过第一电容、第二电容、第一晶体管以及第二晶体管中的寄生二极管在第一晶体管及第二晶体管截止时来维持所述第一电容及所述第二电容上的电压。
基于上述，本发明实施例的电压保持电路及使用其的电子装置是通过两个晶体管以及两个电容来实现所述电压保持电路，并藉由两个晶体管中的寄生二极管以阻隔参考电压可能接触到的漏电路径，从而通过电容的特性来有效地维持其电压准位。换句话说，本发明实施例的电压保持电路可藉由第一电容、第二电容、第一晶体管及第二晶体管中的寄生二极管来维持第一电容及第二电容上的电压。另一方面，本发明实施例可藉由将电压保持电路相互串联或并联来更为有效地维持参考电压的电压准位，从而延长电压准位维持时间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明第一实施例的一种电压保持电路的电路图。
图2是依照本发明第二实施例的电子装置的电路图。
图3是依照本发明第三实施例的电子装置的电路图。
符号说明：
100、321：电压保持电路
200、300：电子装置
210：电压参考电路
220：电压保持装置
222：路径开关
224：漏电电路
230：负载电路
232：低压差稳压器
MP1、MN1：第一晶体管
MP2、MN2：第二晶体管
M3：第三晶体管
C1：第一电容
C2：第二电容
Vref：参考电压
Vin：输入电压
CS1：控制信号
Vh：保持电压
D1、D3：第一寄生二极管
D2、D4：第二寄生二极管
Nout：电压保持电路的输出端
PL：漏电路径
V1：第一电压
SI：电流源
NL1：漏电电路的输入端
N1：路径电路的第一端
N2：路径电路的第二端
N3：路径电路的第三端
CS1、CS2：控制信号
具体实施方式
图1是依照本发明第一实施例的一种电压保持电路100的电路图。电压保持电路100可应用于电压参考电路(如，带隙电路)的输出端，藉以维持电压参考电路所输出的参考电压。电压保持电路100包括第一晶体管(在此以P型晶体管MP1作为举例)、第二晶体管(在此以P型晶体管MP2作为举例)以及第一电容C1。本实施例的电压保持电路100还可以包括第二电容C2。
第一晶体管MP1的第一端(漏极端)耦接输入电压Vin，第一晶体管MP1的控制端(栅极端)接收控制信号CS1。第二晶体管MP2的第一端(源极端)耦接第一晶体管MP1的第二端(源极端)。第二晶体管MP2的第二端(漏极端)作为电压保持电路100的输出端Nout。第二晶体管MP2的控制端(栅极端)接收控制信号CS1。换句话说，第一晶体管MP1与第二晶体管MP2皆受控于控制信号CS1。第一电容C1的第一端耦接至第一晶体管MP1的第二端(源极端)以及第二晶体管MP2的第一端(源极端)，第二电容C2的第一端耦接至第二晶体管MP2的第二端(也就是，电压保持电路100的输出端Nout)。本实施例的第一电容C1及第二电容C2的第二端接地。第二电容C2用以维持第二晶体管MP2的第二端(也就是，电压保持电路100的输出端Nout)的电压。
由上述电压保持电路100的电路结构可知，第一晶体管MP1在其第一端(漏极端)至第一晶体管MP1的基极端之间包括第一寄生二极管D1，且第二晶体管MP2的第二端(漏极端)至第二晶体管MP2的基极端之间包括第二寄生二极管D2。如此一来，在第一晶体管MP1与第二晶体管MP2皆为截止时，只要第一晶体管MP1的第一端(漏极端)以及第二晶体管MP2的第二端(漏极端)并未另外电性连接到漏电路径的话，位于第一电容C1第一端的保持电压Vh将由第一电容C1、第二电容C2、第一寄生二极管D1以及第二寄生二极管D2来维持。详细来说，第一晶体管MP1以及第二晶体管MP2中的寄生二极管D1、D2在第一晶体管MP1及第二晶体管MP2截止时利用维持第一电容C1上的电压来维持第二电容C2上的电压。本实施例的电压保持电路可以是以55纳米的半导体工艺来实现。换句话说，在高阶的半导体工艺中，本发明实施例通过两个晶体管中的寄生二极管以阻隔参考电压可能接触到的漏电路径，并避免让晶体管的基极端成为漏电路径，从而更为有效地维持住保持电压Vh。经实验得知，在常温情况下，电压保持电路100可将保持电压Vh的电压准位维持住300毫秒，甚至可在极端情况下将保持电压Vh的电压准位维持住10秒钟。上述数据将受到不同半导体工艺、温度、电路结构及其他情况而略有改变。
图2是依照本发明第二实施例的电子装置200的电路图。如图2所示，电子装置200包括电压参考电路210、电压保持装置220及负载电路230。电压参考电路210用以产生参考电压Vref。电压保持装置220包括至少一个电压保持电路100。图2中的电压保持装置220包括多个相互串联的电压保持电路100。电压保持装置220耦接至电压参考电路210以接收参考电压Vref。负载电路230耦接电压保持装置220，用以从电压保持装置210的输出端接收经保持的参考电压。负载电路230通常是利用经保持的参考电压作为电压比对的基准来使用。负载电路230可包括低压差稳压器(LDO)232来维持经保持的参考电压的电压准位。
电压保持装置220主要包括至少一个电压保持电路100，本实施例在图2中以多个相互串联的电压保持电路100作为举例。本实施例在每个电压保持电路100的输出端处皆有设置第二电容C2，以维持电压保持电路100的输出端的电压准位。相互串联的电压保持电路100愈多，则保持电压Vh的电压准位维持时间便愈长。图2中的每个电压保持电路100中的电路结构皆与图1相同。电压保持装置220来包括路径开关222以及漏电电路224。设置路径开关222以及漏电电路224的用意在于，在实际操作电子装置200的时候，若无法将电压参考电路210的输出端进行漏电，则电压参考电路210可能无法得知何时要重新启动以对参考电压Vref进行充电。因此，本实施例利用路径开关222以及漏电电路224来创造漏电路径，以使图2中的电压保持电路100对保持电压Vh进行漏电。
路径开关222的第一端N1耦接电压参考电路210以接收参考电压Vref。路径开关222的第三端N3耦接电压保持电路100的输入端，且路径开关222的控制端耦接控制信号CS1。漏电电路224的输入端NL1耦接路径开关222的第二端N2。当控制信号CS1使能(enable)时，路径开关222的第一端N1耦接至路径开关222的第三端N3，以使电压保持电路100中的保持电压Vh等于参考电压Vref，并通过第一电容C1、第二电容C2以及第一晶体管MP1与第二晶体管MP2中的寄生二极管D1、D2来维持保持电压Vh。另一方面，当控制信号CS1禁能(disable)时，路径开关222的第二端N2耦接至路径开关222的第三端N3，以使电压保持电路100中的第一电容C1的第一端耦接至较参考电压Vref为低的电位，从而让保持电压Vh能够通过漏电路径PL进行电荷释放。
本实施例的漏电电路224包括第三晶体管M3以及电流源SI。第三晶体管M3可以是N型晶体管。第三晶体管M3的第一端(漏极端)耦接第一电源V1。第三晶体管M3的第二端(源极端)耦接电流源SI的第一端以作为漏电电路224的输入端NL1。第三晶体管M3的第三端(栅极端)耦接至电压保持电路100的输出端Nout，电流源SI的第二端接地。藉此，当路径开关222的第二端N2及第三端N3相互耦接时，漏电电路224的输入端NL1的电压准位会较电压保持电路100的输出端Nout的电压准位低，便可使漏电路径PL发挥效用。
图3是依照本发明第三实施例的电子装置300的电路图。图3的电子装置300与图2的电子装置200相类似，例如，图3中路径开关322以及漏电电路324的电路结构等同于图2中的路径开关222以及漏电电路224的电路结构。两者的不同之处在于，图3中电压保持电路321是以两个N型晶体管MN1、MN2来实现；N型晶体管MN1的基极端与漏极端之间包括第一寄生二极管D3且N型晶体管MN2的基极端与漏极端之间包括第二寄生二极管D4；N型晶体管MN1、MN2以及路径开关222接受控于控制信号CS2。图3中的控制信号CS2与图1、图2中的控制信号CS1之间的差异仅在于信号极性互为相反(如，逻辑“1”与逻辑“0”互为相反)。图3中电压保持电路321的其余电路结构与图1及图2中电压保持电路100相似。此外，图3中的多个电压保持电路321为相互并联，而图2中的多个电压保持电路100则为相互串联。本发明实施例可藉由将电压保持电路相互串联(如图2)或并联(如图3)来更为有效地维持参考电压Vref的电压准位，从而延长电压准位维持时间。
综上所述，本发明实施例的电压保持电路及使用其的电子装置是通过两个晶体管以及两个电容来实现所述电压保持电路，并藉由两个晶体管中的寄生二极管以阻隔参考电压可能接触到的漏电路径，从而通过电容的特性来有效地维持其电压准位。换句话说，本发明实施例的电压保持电路可藉由第一电容、第二电容、第一晶体管及第二晶体管中的寄生二极管来维持第一电容及第二电容上的电压。另一方面，本发明实施例可藉由将电压保持电路相互串联或并联来更为有效地维持参考电压的电压准位，从而延长电压准位维持时间。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种电压保持电路，其特征在于，包括：
第一晶体管，其第一端耦接输入电压，所述第一晶体管的控制端接收控制信号；
第二晶体管，其第一端耦接所述第一晶体管的第二端，所述第二晶体管的第二端作为所述电压保持电路的输出端，所述第二晶体管的控制端接收所述控制信号；以及
第一电容，其第一端耦接至所述第一晶体管的所述第二端以及所述第二晶体管的所述第一端，所述第一电容的第二端接地，
第二电容，耦接所述电压保持电路的所述输出端，以维持所述输出端的电压，
其中，所述第一电容的所述第一端的保持电压通过所述第一电容、所述第一晶体管以及所述第二晶体管中的寄生二极管在所述第一晶体管及所述第二晶体管截止时来维持所述第一电容上的电压。
2.如权利要求1所述的电压保持电路，其特征在于，所述第一晶体管在其所述第一端至基极端之间包括第一寄生二极管，且所述第二晶体管在其所述第二端至基极端之间包括第二寄生二极管，
其中所述保持电压由所述第一电容、所述第一寄生二极管以及所述第二寄生二极管来维持。
3.如权利要求1所述的电压保持电路，其特征在于，所述电压保持电路是以55纳米的半导体工艺来实现。
4.如权利要求1所述的电压保持电路，其特征在于，所述第一晶体管以及所述第二晶体管中的寄生二极管在所述第一晶体管及所述第二晶体管截止时利用维持所述第一电容上的电压来维持所述第二电容上的电压。
5.一种电子装置，其特征在于，包括：
电压参考电路，用以产生参考电压；
电压保持装置，包括至少一电压保持电路，所述电压保持装置耦接至所述电压参考电路以接收所述参考电压；
负载电路，耦接所述电压保持装置，用以从所述电压保持装置的输出端接收经保持的所述参考电压，
其中，每个所述电压保持电路包括：
第一晶体管，其第一端耦接有关于所述参考电压的输入电压，所述第一晶体管的控制端接收控制信号；
第二晶体管，其第一端耦接所述第一晶体管的第二端，所述第二晶体管的第二端作为所述每个电压保持电路的输出端，所述第二晶体管的控制端接收所述控制信号；以及
第一电容，其第一端耦接至所述第一晶体管的所述第二端以及所述第二晶体管的所述第一端；以及
第二电容，耦接所述第二晶体管的所述第二端，以维持所述第二晶体管的所述第二端的电压，
其中，所述第一电容的所述第一端的保持电压通过所述第一电容、所述第二电容、所述第一晶体管以及所述第二晶体管中的寄生二极管以在所述第一晶体管及所述第二晶体管截止时来维持所述第一电容及所述第二电容上的电压。
6.如权利要求5所述的电子装置，其特征在于，所述电压保持装置还包括：
路径开关，其第一端耦接所述电压参考电路以接收所述参考电压，所述路径开关的第三端耦接所述至少一电压保持电路的输入端，且所述路径开关的控制端耦接所述控制信号；以及
漏电电路，其输入端耦接所述路径开关的第二端，
其中，当所述控制信号使能时，所述路径开关的所述第一端耦接至所述路径开关的所述第三端，以使所述至少一电压保持电路中的所述保持电压等于所述参考电压，并通过所述第一电容、所述第二电容以及所述第一晶体管与所述第二晶体管中的寄生二极管来维持所述保持电压，
当所述控制信号禁能时，所述路径开关的所述第二端耦接至所述路径开关的所述第三端，以使所述至少一电压保持电路中的所述第二电容的所述第一端接至较所述参考电压为低的电位。
7.如权利要求6所述的电子装置，其特征在于，所述漏电电路包括：
第三晶体管，其第一端耦接第一电源，所述第三晶体管的控制端耦接所述电压保持电路的输出端；以及
电流源，其第一端耦接所述第三晶体管的第二端以作为所述漏电电路的所述输入端，所述电流源的第二端接地。
8.如权利要求5所述的电子装置，其特征在于，所述电压保持装置中的所述至少一电压保持电路相互串联。
9.如权利要求5所述的电子装置，其特征在于，所述第一晶体管的所述第一端至所述第一晶体管的基极端包括第一寄生二极管，且所述第二晶体管的所述第二端至所述第二晶体管的基极端包括第二寄生二极管，
其中所述保持电压由所述第一电容及所述第二电容、所述第一寄生二极管以及所述第二寄生二极管来维持。
CN201811617651.XA 2017-12-29 2018-12-28 电压保持电路及使用其的电子装置 Active CN110034756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106146375A TWI666859B (zh) 2017-12-29 2017-12-29 電壓保持電路及使用其之電子裝置
TW106146375 2017-12-29

Publications (2)

Publication Number Publication Date
CN110034756A CN110034756A (zh) 2019-07-19
CN110034756B true CN110034756B (zh) 2023-06-09

Family

ID=67058458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811617651.XA Active CN110034756B (zh) 2017-12-29 2018-12-28 电压保持电路及使用其的电子装置

Country Status (3)

Country Link
US (1) US10497456B2 (zh)
CN (1) CN110034756B (zh)
TW (1) TWI666859B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072353A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd トランジスタ回路および昇圧回路
CN103391003A (zh) * 2013-07-05 2013-11-13 华为技术有限公司 电源转换装置
CN106157886A (zh) * 2016-07-01 2016-11-23 友达光电股份有限公司 像素电路
CN106887437A (zh) * 2011-08-29 2017-06-23 株式会社半导体能源研究所 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP2005328599A (ja) * 2004-05-12 2005-11-24 Koninkl Philips Electronics Nv チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法
JP2006279849A (ja) 2005-03-30 2006-10-12 Sanyo Electric Co Ltd 電圧保持回路及びクロック同期回路
US9058047B2 (en) * 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI437820B (zh) 2010-12-31 2014-05-11 鈺創科技股份有限公司 電壓保持電路
JP2016111677A (ja) * 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
JP6831752B2 (ja) * 2016-06-08 2021-02-17 パナソニック株式会社 基板電圧制御回路
US9997254B2 (en) * 2016-07-13 2018-06-12 Nxp Usa, Inc. Sample-and-hold circuit
CN106297710B (zh) 2016-09-12 2018-12-21 京东方科技集团股份有限公司 电压保持电路及驱动方法、goa单元和电路、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072353A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd トランジスタ回路および昇圧回路
CN106887437A (zh) * 2011-08-29 2017-06-23 株式会社半导体能源研究所 半导体装置
CN103391003A (zh) * 2013-07-05 2013-11-13 华为技术有限公司 电源转换装置
CN106157886A (zh) * 2016-07-01 2016-11-23 友达光电股份有限公司 像素电路

Also Published As

Publication number Publication date
TW201931741A (zh) 2019-08-01
US20190206505A1 (en) 2019-07-04
CN110034756A (zh) 2019-07-19
TWI666859B (zh) 2019-07-21
US10497456B2 (en) 2019-12-03

Similar Documents

Publication Publication Date Title
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
US7893671B2 (en) Regulator with improved load regulation
KR100940151B1 (ko) 밴드갭 기준전압 발생회로
CN210129850U (zh) 输出缓冲电路
US7310012B2 (en) Voltage level shifter apparatus
CN108205348B (zh) 用于调节电子设备的启动和操作电压的电路
CN107274920B (zh) 用于存储器的电压维持电路、存储器及电子设备
US9979181B2 (en) Low power circuit for transistor electrical overstress protection in high voltage applications
CN110034756B (zh) 电压保持电路及使用其的电子装置
US8854097B2 (en) Load switch
CN107688368B (zh) 缓冲级和控制电路
RU2487392C2 (ru) Резервированный стабилизатор напряжения на мдп-транзисторах
CN104967433A (zh) 高电压开关输出驱动器
JP2016187123A (ja) コンパレータ回路
CN113885639A (zh) 基准电路、集成电路及电子设备
CN111446949B (zh) 上电复位电路和集成电路
CN110874110B (zh) 电压调节器及动态泄流电路
KR100607164B1 (ko) 기준 전압 발생 회로
CN111831046A (zh) 输出级电路及其稳压器
CN114640099B (zh) 一种高压输入保护电路与驱动芯片
US10868467B1 (en) Pump circuit, pump device, and operation method of pump circuit
US10084374B1 (en) Semiconductor device
CN112650345B (zh) 半导体装置
CN110297517B (zh) 基准电压产生电路
US7990129B2 (en) Reference voltage generating circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant