JP2014123632A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014123632A
JP2014123632A JP2012278560A JP2012278560A JP2014123632A JP 2014123632 A JP2014123632 A JP 2014123632A JP 2012278560 A JP2012278560 A JP 2012278560A JP 2012278560 A JP2012278560 A JP 2012278560A JP 2014123632 A JP2014123632 A JP 2014123632A
Authority
JP
Japan
Prior art keywords
diffusion region
type diffusion
pad
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012278560A
Other languages
English (en)
Other versions
JP6085166B2 (ja
Inventor
Hitomi Sakurai
ひと美 桜井
Hirotane Hirose
嘉胤 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012278560A priority Critical patent/JP6085166B2/ja
Priority to TW102145872A priority patent/TWI595625B/zh
Priority to KR1020130156173A priority patent/KR102145169B1/ko
Priority to CN201310705960.3A priority patent/CN103887305B/zh
Priority to US14/134,438 priority patent/US9337077B2/en
Publication of JP2014123632A publication Critical patent/JP2014123632A/ja
Application granted granted Critical
Publication of JP6085166B2 publication Critical patent/JP6085166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】小さい面積でラッチアップの発生を抑制できる半導体装置を提供する。
【解決手段】少数キャリア捕獲領域では、Ｐ型拡散領域２２とＮ型ウェル２４とＰ型拡散領域２５とが、Ｐ型の半導体基板２７の表面に形成される。Ｎ型拡散領域２３が、Ｎ型ウェル２４の表面に形成される。この時、Ｎ型ウェル２４は、Ｐ型拡散領域２２とＰ型拡散領域２５とに挟まれている。Ｐ型拡散領域２２とＰ型拡散領域２５とは、最短距離でなくて迂回して配置された金属膜配線によって接続され、且つ、両方ともに接地パッド１２に接続される。
【選択図】図１

Description

本発明は、半導体装置に関する。より詳細にはラッチアップの発生を抑制できる半導体装置に関する。
まず、従来の半導体装置について説明する。図５は、従来の半導体装置を示す断面図である。
入力パッド７１への負の電圧を有するサージが印加された場合、Ｐ型半導体基板８７における少数キャリアである電子が、ＥＳＤ保護回路の領域のＮ型拡散領域８１からＰ型の半導体基板８７に漏れ出ることがある。この少数キャリアは、半導体基板８７から、接地パッド７２に接続されるＰ型拡散領域８２に、流れ込み、吸収される。ここで、ＥＳＤ保護回路から内部回路への方向におけるＰ型拡散領域８２の水平方向の長さは十分に長いので、少数キャリアは十分にＰ型拡散領域８２に吸収される。Ｐ型拡散領域８２に吸収されなかった少数キャリアは、半導体基板８７から、電源パッド７３に接続されるＮ型拡散領域８３〜８４に、強制的に引き抜かれる。入力パッド７１へのサージにより発生する少数キャリアは、内部回路でのラッチアップの発生の主要原因であるが、以上のように半導体基板８７から逃がすことで、内部回路でのラッチアップを発生しにくくしている（例えば、特許文献１参照）。
特開２００７−０１９３４５号公報
しかし、特許文献１で開示された技術では、ＥＳＤ保護回路から内部回路への方向におけるＰ型拡散領域８２の水平方向の長さが長いので、その分、半導体装置の面積が大きくなってしまう。
本発明は、上記課題に鑑みてなされ、小さい面積でラッチアップの発生を抑制できる半導体装置を提供する。
本発明は、上記課題を解決するため、パッドに接続される拡散領域であるドレインと、内部回路の領域と、前記ドレインと前記内部回路の領域との間に設けられ、第一Ｐ型拡散領域と、第二Ｐ型拡散領域と、前記第一Ｐ型拡散領域と前記第二Ｐ型拡散領域とに挟まれるＮ型拡散領域と、の３重ガードリングを備え、前記パッドへのサージによる少数キャリアを捕獲する少数キャリア捕獲領域と、を備え、前記第一Ｐ型拡散領域と前記第二Ｐ型拡散領域とは、最短距離でなくて迂回して金属膜配線によって接続され、且つ、それぞれ接地パッドに接続され、前記Ｎ型拡散領域は、電源パッドに接続される、ことを特徴とする半導体装置を提供する。
本発明では、３重ガードリング内において、正の電源電位を有するＮ型の拡散領域を接地電位を有するＰ型拡散領域によって挟むことで、ＥＳＤ保護回路から内部回路への方向におけるＰ型拡散領域の長さを短くしても、内部回路でのラッチアップの発生が抑制される。半導体装置の面積を小さくすることが可能となる。
半導体装置を示す断面図である。 半導体装置を示す平面図である。 半導体装置を示す断面図である。 半導体装置を示す平面図である。 従来の半導体装置を示す断面図である。
以下、本発明の実施形態について、図面を参照して説明する。まず、半導体装置の構成について説明する。図１は、半導体装置を示す断面図であり、図２は、半導体装置を示す平面図である。
図１に示すように、半導体基板２７は、半導体装置をＥＳＤから保護するＥＳＤ保護回路の領域と、内部回路の領域と、入力あるいは出力のパッド１１への負の電圧を有するサージにより半導体基板に発生する少数キャリアを捕獲する少数キャリア捕獲領域と、の３つの領域からなっており、少数キャリア捕獲領域は内部回路の領域を取り囲み、通常ガードリングを形成している。入力あるいは出力のパッド１１、接地パッド、電源パッド、保護回路は基本的にはガードリングの外側に配置される。
ＥＳＤ保護回路の領域では、Ｎ型拡散領域２１が、Ｐ型の半導体基板２７の表面に形成される。このＮ型拡散領域２１は、通常半導体装置をＥＳＤから保護するＥＳＤ保護回路として機能するＮＭＯＳトランジスタのドレインである。このドレイン（Ｎ型拡散領域２１）は、パッド１１に接続される。図示しないが、このＮＭＯＳトランジスタのソース及びゲートが接地パッド１２に接続され、ドレインがパッド１１に接続されることにより、このＮＭＯＳトランジスタはＥＳＤ保護回路として機能する。また、他の構成として、Ｎ型拡散領域２１は、保護ダイオードのカソードであっても良い。
内部回路の領域では、Ｎ型ウェル２６が、Ｐ型の半導体基板２７の表面に形成される。Ｐ型拡散領域が、図示はしないが、Ｎ型ウェル２６の表面に形成される。このＰ型拡散領域は、ＰＭＯＳトランジスタのソースやドレインとなる。また、Ｎ型拡散領域が、図示はしないが、Ｐ型の半導体基板２７の表面に形成される。このＮ型拡散領域は、ＮＭＯＳトランジスタのソースやドレインとなる。
少数キャリア捕獲領域では、Ｐ型拡散領域２２とＮ型ウェル２４とＰ型拡散領域２５とが、Ｐ型の半導体基板２７の表面に形成される。Ｎ型拡散領域２３が、Ｎ型ウェル２４の表面に形成される。この時、Ｎ型ウェル２４は、Ｐ型拡散領域２２とＰ型拡散領域２５とに挟まれている。これらのＰ型拡散領域２２とＰ型拡散領域２５とＮ型ウェル２４内部のＮ型拡散領域２３とは、ドレイン（Ｎ型拡散領域２１）と内部回路の領域との間における、３重ガードリングとなる。Ｐ型拡散領域２２及びＰ型拡散領域２５は、それぞれ接地パッド１２に接続され、Ｎ型拡散領域２３は、電源パッド１３に接続される。
図２はＰ型拡散領域２２およびＰ型拡散領域２５と接地パッドの配置方法を示す例である。図２に示すように、Ｐ型拡散領域２２は、コンタクト２２Ａによって金属膜配線２２Ｂに電気的に接続され、Ｐ型拡散領域２５はコンタクト２５Ａによって金属膜配線２５Ｂに電気的に接続される。この金属膜配線２２Ｂは、外部接続用パッドである接地パッド１２に電気的に接続される。同様に、金属膜配線２５Ｂも、外部接続用パッドである接地パッド１２に電気的に接続される。この時、金属膜配線２２Ｂは、可能な限り接地パッド１２の近くまで、金属膜配線２５Ｂとは一緒にならずに別の配線として離間して、独立して配線されるようレイアウト設計する。同様に、金属膜配線２５Ｂも、可能な限り接地パッド１２の近くまで、金属膜配線２２Ｂとは一緒にならずに別の配線として離間して、独立して配線されるようレイアウト設計する。つまり、Ｐ型拡散領域２２とＰ型拡散領域２５とは、最短距離でなくて、相互に接触を避けて離間し、迂回した金属膜配線によって接続され、且つ、両方ともに接地パッド１２に接続される。
次に、半導体装置の動作について説明する。
パッド１１へのサージによる少数キャリア（電子）は、ＥＳＤ保護回路の領域のＮ型拡散領域２１（保護トランジスタのドレインあるいは保護ダイオードのカソード）からＰ型の半導体基板２７に漏れ出ることがある。この少数キャリアは、半導体基板２７から、接地パッド１２に接続されるＰ型拡散領域２２に、流れ込み、吸収される。Ｐ型拡散領域２２に吸収されなかった少数キャリアは、半導体基板２７から、電源パッド１３に接続されるＮ型拡散領域２３〜２４に、強制的に引き抜かれる。Ｎ型拡散領域２３〜２４に引き抜かれなかった少数キャリアは、半導体基板２７から、接地パッド１２に接続されるＰ型拡散領域２５に、流れ込み、吸収される。つまり、パッド１１へのサージによる少数キャリアを、Ｐ型拡散領域２２とＰ型拡散領域２５とＮ型ウェル２４内部のＮ型拡散領域２３との３重ガードリングにより、半導体基板２７から逃がすのである。
ここで、３重ガードリングにおけるＰ型拡散領域２２とＰ型拡散領域２５とは、最短距離でなくて迂回して金属膜配線によって接続されている。よって、Ｐ型拡散領域２２とＰ型拡散領域２５との間に、金属膜配線２２Ｂ及び金属膜配線２５Ｂによる寄生抵抗が存在する。この寄生抵抗により、Ｐ型拡散領域２２に吸収された少数キャリアは、Ｐ型拡散領域２５に流れ込まず、接地パッド１２に流れ込む。つまり、Ｐ型拡散領域２２による少数キャリア吸収機能が、確実に発揮される。パッド１１へのサージによる少数キャリアは、内部回路でのラッチアップの発生の主要原因であるが、前述のように半導体基板２７から逃がすことで、内部回路でのラッチアップを発生させにくくしている。
なお、図１では、Ｎ型拡散領域２１は、半導体装置をＥＳＤから保護するＥＳＤ保護回路として機能するＮＭＯＳトランジスタのドレインあるいは保護ダイオードのカソードである。ＮＭＯＳトランジスタの場合、このＮＭＯＳトランジスタのソース及びゲートが接地パッドに接続され、ドレインがパッド１１に接続される。
他の実施形態として、図３に示すように、Ｎ型拡散領域２１は、オープンドレイン出力のＮＭＯＳトランジスタのドレインでも良い。このＮＭＯＳトランジスタのソースが接地パッドに接続され、ドレインが出力パッド３１に接続される。
また、図４に示すように、ドレインは、オープンドレイン出力のＰＭＯＳトランジスタのドレインでも良い。このＰＭＯＳトランジスタのソースが電源パッドに接続され、ドレイン（Ｎ型ウェル２９内部のＰ型拡散領域２８）が出力パッドに接続される。
１１ 入力パッド
１２ 接地パッド
１３ 電源パッド
２１ Ｎ型拡散領域
２２ Ｐ型拡散領域
２３ Ｎ型拡散領域
２４ Ｎ型ウェル
２５ Ｐ型拡散領域
２６ Ｎ型ウェル
２７ 半導体基板

Claims (4)

  1. パッド、接地パッド、および電源パッドを有するＰ型の半導体基板と、
    前記半導体基板に設けられ、前記パッドに接続されたＮ型拡散領域と、
    前記半導体基板に設けられた内部回路の領域と、
    前記Ｎ型拡散領域と前記内部回路の領域との間に設けられた、
    第一Ｐ型拡散領域と、
    第二Ｐ型拡散領域と、
    前記第一Ｐ型拡散領域と前記第二Ｐ型拡散領域とに挟まれたＮ型拡散領域と、の３重ガードリングを有する、
    前記パッドへのサージにより前記半導体基板に発生する少数キャリアを捕獲する少数キャリア捕獲領域と、
    を備え、
    前記第一Ｐ型拡散領域と前記第二Ｐ型拡散領域とは、離間して配置された金属膜配線を介して、それぞれ前記接地パッドに接続され、
    前記Ｎ型拡散領域は、前記電源パッドに接続されている、
    ことを特徴とする半導体装置。
  2. ソース及びゲートが前記接地パッドに接続され、Ｎ型拡散領域であるドレインが前記パッドに接続された、ＥＳＤ保護回路として機能するＮＭＯＳトランジスタをさらに備えることを特徴とする請求項１記載の半導体装置。
  3. ソースが前記電源パッドに接続され、Ｐ型拡散領域であるドレインが前記パッドに接続されたオープンドレイン出力のＰＭＯＳトランジスタをさらに備えることを特徴とする請求項１記載の半導体装置。
  4. ソースが前記接地パッドに接続され、Ｎ型拡散領域であるドレインが前記パッドに接続されたオープンドレイン出力のＮＭＯＳトランジスタをさらに備えることを特徴とする請求項１記載の半導体装置。
JP2012278560A 2012-12-20 2012-12-20 半導体装置 Expired - Fee Related JP6085166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012278560A JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置
TW102145872A TWI595625B (zh) 2012-12-20 2013-12-12 半導體裝置
KR1020130156173A KR102145169B1 (ko) 2012-12-20 2013-12-16 반도체 장치
CN201310705960.3A CN103887305B (zh) 2012-12-20 2013-12-19 半导体装置
US14/134,438 US9337077B2 (en) 2012-12-20 2013-12-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012278560A JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2014123632A true JP2014123632A (ja) 2014-07-03
JP6085166B2 JP6085166B2 (ja) 2017-02-22

Family

ID=50956129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012278560A Expired - Fee Related JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置

Country Status (5)

Country Link
US (1) US9337077B2 (ja)
JP (1) JP6085166B2 (ja)
KR (1) KR102145169B1 (ja)
CN (1) CN103887305B (ja)
TW (1) TWI595625B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545841A (zh) * 2018-11-22 2019-03-29 长江存储科技有限责任公司 双保护环及其形成方法
US11817447B2 (en) 2019-12-10 2023-11-14 Samsung Electronics Co., Ltd. Electrostatic discharge protection element and semiconductor devices including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280650A (ja) * 1985-06-05 1986-12-11 Toshiba Corp 入力回路
JPS63208240A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体集積回路装置
JPH03295268A (ja) * 1990-04-13 1991-12-26 Sony Corp 半導体装置
JP2003031668A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置
JP2010109172A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置
JP2012043845A (ja) * 2010-08-13 2012-03-01 Renesas Electronics Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3935538A1 (de) * 1989-10-25 1991-05-02 Thomson Brandt Gmbh Mos-logik in bicmos-schaltkreisen
CN1245758A (zh) * 1998-08-20 2000-03-01 司福佳 一种将文字直接设计成花朵的工艺方法
CN1157789C (zh) * 2001-04-11 2004-07-14 华邦电子股份有限公司 静电放电缓冲装置
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit
JP4613720B2 (ja) 2005-07-08 2011-01-19 株式会社デンソー 半導体装置
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8586423B2 (en) * 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280650A (ja) * 1985-06-05 1986-12-11 Toshiba Corp 入力回路
JPS63208240A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体集積回路装置
JPH03295268A (ja) * 1990-04-13 1991-12-26 Sony Corp 半導体装置
JP2003031668A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置
JP2010109172A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置
JP2012043845A (ja) * 2010-08-13 2012-03-01 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TW201432876A (zh) 2014-08-16
CN103887305B (zh) 2018-02-09
CN103887305A (zh) 2014-06-25
KR20140080420A (ko) 2014-06-30
KR102145169B1 (ko) 2020-08-18
US9337077B2 (en) 2016-05-10
US20140175552A1 (en) 2014-06-26
TWI595625B (zh) 2017-08-11
JP6085166B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI496265B (zh) 用於靜電放電保護之半導體裝置
JP2013008715A (ja) 半導体装置
JP5968548B2 (ja) 半導体装置
JP2014170919A (ja) Ｅｓｄ保護回路を備えた半導体装置
JP2008177246A (ja) 半導体装置
JP2009071173A (ja) 半導体装置
JP5359072B2 (ja) 半導体装置
JP6085166B2 (ja) 半導体装置
US11373996B2 (en) Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof
US9293424B2 (en) Semiconductor structure for electrostatic discharge protection
JP5156331B2 (ja) 半導体装置
TW201407913A (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
JP5835977B2 (ja) 保護ダイオードを備えた半導体装置
JP5849670B2 (ja) 半導体装置
US20130168772A1 (en) Semiconductor device for electrostatic discharge protecting circuit
JP2009141071A (ja) 静電気保護用半導体素子
JP6847731B2 (ja) 半導体装置
JP2011210896A (ja) 半導体装置
JP2023152650A (ja) 半導体装置
JPH10223843A (ja) 半導体装置の保護回路
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
JP2007134596A (ja) サージ保護用半導体装置
JP6099986B2 (ja) 半導体装置
JP2013153018A (ja) 半導体装置
JP2011124516A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151009

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170127

R150 Certificate of patent or registration of utility model

Ref document number: 6085166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees