JP2008198777A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008198777A
JP2008198777A JP2007032034A JP2007032034A JP2008198777A JP 2008198777 A JP2008198777 A JP 2008198777A JP 2007032034 A JP2007032034 A JP 2007032034A JP 2007032034 A JP2007032034 A JP 2007032034A JP 2008198777 A JP2008198777 A JP 2008198777A
Authority
JP
Japan
Prior art keywords
well
region
voltage circuit
supply voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007032034A
Other languages
English (en)
Inventor
Hiroaki Takasu
博昭 鷹巣
Sukehiro Yamamoto
祐広 山本
Shigeto Inoue
成人 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007032034A priority Critical patent/JP2008198777A/ja
Priority to CN2008100966863A priority patent/CN101271894B/zh
Priority to KR1020080012825A priority patent/KR101391580B1/ko
Priority to US12/030,294 priority patent/US7667280B2/en
Publication of JP2008198777A publication Critical patent/JP2008198777A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 工程の増加なく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得る。
【解決手段】 トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部近傍にラッチアップを防止するためのキャリア捕獲領域を有し、キャリア捕獲領域の深さはトレンチ分離領域の深さよりも深くした。また、高電源電圧回路部内に形成されたキャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。
【選択図】 図１

Description

本発明は、トレンチ分離構造を有する半導体装置に関する。特に、素子分離構造にトレンチ分離を使用した多電源電圧を持つＣＭＯＳデバイス等の半導体装置に関する。
多電源電圧を使用するＣＭＯＳデバイスを有する半導体装置では、ロジック回路などの内部回路を構成する低電源電圧部の集積度を向上させるとともに、入出力回路などに用いられる高電源電圧部のラッチアップ耐性を確保することが重要である。
素子分離にはＬＯＣＯＳ法に比べて高集積化に適しているトレンチ分離方法が採用される場合が多いが、トレンチ分離で素子分離した半導体装置においては、高電源電圧回路部に十分なラッチアップ耐性を持たせるためにはウエルの深さを深くして寄生バイポーラ動作を抑える必要があり、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ間のリーク電流を抑え、耐圧特性を確保するために、トレンチ分離部の分離幅を大きくとる必要があった。このため低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用すると高い集積度が要求される低電源電圧部の素子の集積度が低下するという問題点を有していた。
その改善策として、高電源電圧回路部のウエルの深さを低電源電圧回路部のウエルの深さよりも深くしたり、高電源電圧回路部のトレンチ分離部の分離幅を低電源電圧回路部のトレンチ分離幅に比べて広くしたりする方法も提案されている。（例えば、特許文献１参照。）
特開２０００−５８６７３号公報
しかしながら、上述のようにトレンチ分離で素子分離した多電源電圧を使用する半導体装置においては、高電源電圧回路部に十分なラッチアップ耐性を持たせるためにはウエルの深さを深くして寄生バイポーラ動作を抑える必要があり、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ間のリーク電流を抑え、耐圧特性を確保するために、トレンチ分離部の分離幅を大きくとる必要があった。このため低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用すると高い集積度が要求される低電源電圧回路部の素子の集積度が低下するという問題点を有していた。
また、高電源電圧回路部のウエルの深さを低電源電圧回路部のウエルの深さよりも深くしたり、高電源電圧回路部のトレンチ分離部の分離幅を低電源電圧回路部に比べて広くしたりする例も提案されているが、製造工程が増加する、分離幅が増大してコストアップに繋がるなどの問題点があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
高電源電圧回路部と低電源電圧回路部とを有し、高電源電圧回路部及び低電源電圧回路部における各素子をトレンチ分離領域により素子分離したトレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されている半導体装置において、ウエル領域の端部近傍にラッチアップを防止するためのキャリア捕獲領域を有し、キャリア捕獲領域の深さは、トレンチ分離領域の深さよりも深くした
また、高電源電圧回路部内に形成されたキャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。
これらの手段によって、以上説明したように、工程の増加もなく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
図１は、本発明に係る半導体装置における高電源電圧回路部の第１の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第１ウエルとしてＰ型の低濃度不純物領域からなるＰウエル領域２０１および第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が隣接して形成されるており、これらのウエルの表面には、ここでは図示しないが複数のＭＯＳ型のトランジスタが形成されており、それらの素子分離用のトレンチ分離領域３０１が形成されている。そして、Ｐウエル領域２０１とＮウエル領域２０２との接合部付近のＰウエル領域２０１内のトレンチ分離領域３０１は一部が除去されて、トレンチ分離領域３０１より深い深さを有するＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１が形成され、またＮウエル領域２０２内のトレンチ分離領域３０１も一部が除去されて、トレンチ分離領域３０１より深い深さを有するＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２が形成されている。
トレンチ分離領域３０１より深い深さを有するＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１、およびＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２が形成されていることによって、Ｐウエル領域２０１とＮウエル領域２０２、ならびにＰ型のシリコン基板１０１と、図示しないがＰウエル領域２０１あるいはＮウエル領域２０２に形成されたＭＯＳ型トランジスタのソースまたはドレイン領域との間において、外部からのサージや内部回路動作による電位の変動などのトリガーによって引き起こされるラッチアップを効果的に防止することができる。
ここで、Ｐウエル領域２０１内のＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１は、図示しないがＮウエル領域２０２内に形成されたＰ型のＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の不純物拡散層によって形成されている。また、Ｎウエル領域２０２内に設けたＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２も、対照的かつ同様に、図示しないがＰウエル領域２０１内に形成されたＮ型のＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の不純物拡散層によって形成されている。
これによって、特別な工程の増加無く、簡単にラッチアップ防止用のＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１およびＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２を形成することができる。
図１の例では、第１導電型半導体基板としてＰ型のシリコン基板、第１ウエルとしてＰウエル、第２ウエルとしてＮウエルからなる例を示したが、第１導電型半導体基板としてＮ型のシリコン基板、第１ウエルとしてＮウエル、第２ウエルとしてＰウエルとしても構わない。
なお、図示は省略するが、本発明における半導体装置の低電源電圧回路部においては、動作電圧が低いため、寄生バイポーラ動作やラッチアップは発生しにくい。そのため上記の説明のようなトレンチ分離領域より深い深さを有するキャリア捕獲領域は必要ないので高集積化が可能となる。
以上の説明のとおり、本発明によって、工程の増加もなく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
図２は、本発明に係る半導体装置における高電源電圧回路部の第２の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が形成されるており、それらの表面には、ここでは図示しないが複数のＭＯＳ型のトランジスタが形成されており、それらの素子分離用のトレンチ分離領域３０１が形成されている。そして、Ｐ型のシリコン基板１０１とＮウエル領域２０２との接合部付近のＰ型のシリコン基板１０１内におけるトレンチ分離領域３０１は一部が除去されて、トレンチ分離領域３０１より深い深さを有するＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１が形成され、またＮウエル領域２０２内のトレンチ分離領域３０１も一部が除去されて、トレンチ分離領域３０１より深い深さを有するＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２が形成されている。
トレンチ分離領域３０１より深い深さを有するＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１、およびＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２が形成されていることによって、Ｎウエル領域２０２、ならびにＰ型のシリコン基板１０１と、図示しないがＰ型のシリコン基板１０１あるいはＮウエル領域２０２に形成されたＭＯＳ型トランジスタのソースまたはドレイン領域との間で、外部からのサージや内部回路動作による電位の変動などのトリガーによって引き起こされるラッチアップを効果的に防止することができる。
ここで、Ｐ型のシリコン基板１０１内におけるＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１は、図示しないがＮウエル領域２０２内に形成されたＰ型のＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の不純物拡散層によって形成されている。また、Ｎウエル領域２０２内に設けたＮ型の高濃度不純物領域からなるＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２も、対照的かつ同様に、図示しないがＰ型のシリコン基板１０１内に形成されたＮ型のＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の不純物拡散層によって形成されている。
これによって、特別な工程の増加無く、簡単にラッチアップ防止用のＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１およびＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２を形成することができる。
図２の例では、第１導電型半導体基板としてＰ型のシリコン基板、第２ウエルとしてＮウエルからなる例を示したが、第１導電型半導体基板としてＮ型のシリコン基板、第２ウエルとしてＰウエルとしても構わない。その他の説明については図１と同一の符号を付記することで説明に代える。
図３は、本発明に係る半導体装置における高電源電圧回路部の第３の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第１ウエルとしてＰ型の低濃度不純物領域からなるＰウエル領域２０１および第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が隣接して形成されるており、それらの表面には、ここでは図示しないが複数のＭＯＳ型のトランジスタが形成されており、それらの素子分離用のトレンチ分離領域３０１が形成されている。そして、Ｐウエル領域２０１とＮウエル領域２０２との接合部付近のＰウエル領域２０１内のトレンチ分離領域３０１は一部が除去されて、トレンチ分離領域３０１より深い深さを有するＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１が形成されている。
図１の実施例と異なる点は、図１の例ではＰウエル領域２０１とＮウエル領域２０２の両方にキャリア捕獲領域４０１およびＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２を設けていたが、図３の実施例ではＰウエル領域２０１内のみにＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１を形成している点である。
図１のように、Ｐウエル領域２０１とＮウエル領域２０２の両方にＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１および４０２を設けることはラッチアップ防止の観点から大変望ましいが、占有面積を少しでも縮小したい場合や、十分なラッチアップ耐性が確保できる場合には、Ｐウエル領域２０１あるいはＮウエル領域２０２のうち、効果的な片側にのみＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１あるいはＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２を形成することも可能である。
図３の例では、Ｐウエル領域２０１とＮウエル領域２０２の両ウエル領域を有する場合を示したが、図２の例のように第１導電型半導体基板上に一つの第２ウエルを有する場合にも、第１導電型半導体基板あるいは第２ウエルのどちらか一方にＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１あるいはＮ型の高濃度不純物領域からなるキャリア捕獲領域４０２を形成することで同様の効果を得ることができる。
図３の例の説明にもどり、トレンチ分離領域３０１より深い深さを有するキャリア捕獲領域４０１によって、Ｐウエル領域２０１とＮウエル領域２０２、ならびにＰ型のシリコン基板１０１と、図示しないがＰウエル領域２０１あるいはＮウエル領域２０２に形成されたＭＯＳ型トランジスタのソースまたはドレイン領域との間で、外部からのサージや内部回路動作による電位の変動などのトリガーによって引き起こされるラッチアップを効果的に防止することができる。
ここで、Ｐウエル領域２０１内のＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１は、図示しないがＮウエル領域２０２内に形成されたＰ型のＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の不純物拡散層によって形成されている。これによって、特別な工程の増加無く、簡単にラッチアップ防止用のＰ型の高濃度不純物領域からなるキャリア捕獲領域４０１を形成することができる。
図３の例では、第１導電型半導体基板としてＰ型のシリコン基板、第１ウエルとしてＰウエル、第２ウエルとしてＮウエルからなる例を示したが、第１導電型半導体基板としてＮ型のシリコン基板、第１ウエルとしてＮウエル、第２ウエルとしてＰウエルとしても構わない。その他の説明については図１と同一の符号を付記することで説明に代える。
以上の説明のとおり、本発明によって工程の増加もなく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
本発明に係る半導体装置の第１の実施例示す模式的断面図である。 本発明に係る半導体装置の第２の実施例示す模式的断面図である。 本発明に係る半導体装置の第３の実施例示す模式的断面図である。
符号の説明
１０１ Ｐ型のシリコン基板
２０１ Ｐウエル領域
２０２ Ｎウエル領域
３０１ トレンチ分離領域
４０１ Ｐ型の高濃度不純物領域からなるキャリア捕獲領域
４０２ Ｎ型の高濃度不純物領域からなるキャリア捕獲領域

Claims (8)

  1. 高電源電圧回路部と低電源電圧回路部とを有し、前記高電源電圧回路部および前記低電源電圧回路部における各素子をトレンチ分離領域により素子分離したトレンチ分離構造を有し、前記高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されている半導体装置において、前記ウエル領域の端部近傍にラッチアップを防止するためのキャリア捕獲領域を有し、前記キャリア捕獲領域の深さは、前記トレンチ分離領域の深さよりも深くしたことを特徴とする半導体装置。
  2. 前記高電源電圧回路部は、第１導電型半導体基板と、第１導電型の第１ウエル及び第２導電型の第２ウエルから成り、前記第１ウエルと前記第２ウエルの接合部において、前記第１ウエルと前記第２ウエルの両方の端部に、それぞれ前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  3. 前記高電源電圧回路部は、第１導電型半導体基板と、第２導電型の第２ウエルからなり、前記第１導電型半導体基板と前記第２ウエルの接合部付近において、前記第１導電型半導体基板と前記第２ウエルのそれぞれに前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  4. 前記高電源電圧回路部は、第１導電型半導体基板と、第１導電型の第１ウエル及び第２導電型の第２ウエルから成り、前記第１ウエルと前記第２ウエルの接合部において、前記第１ウエルの端部にのみ、前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  5. 前記高電源電圧回路部は、第１導電型半導体基板と、第１導電型の第１ウエル及び第２導電型の第２ウエルから成り、前記第１ウエルと前記第２ウエルの接合部において、前記第２ウエルの端部にのみ、前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  6. 前記高電源電圧回路部は、第１導電型半導体基板と、第２導電型の第２ウエルからなり、前記第１導電型半導体基板と前記第２ウエルの接合部付近の、前記第１導電型半導体基板側にのみ前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  7. 前記高電源電圧回路部は、第１導電型半導体基板と、第２導電型の第２ウエルからなり、前記第１導電型半導体基板と前記第２ウエルの接合部付近の、前記第２ウエル側にのみ前記キャリア捕獲領域を有する請求項１記載の半導体装置。
  8. 前記高電源電圧回路部内に形成された前記キャリア捕獲領域は、前記高電源電圧回路部に形成された前記ＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成されていることを特徴とする請求項１記載の半導体装置。
JP2007032034A 2007-02-13 2007-02-13 半導体装置 Withdrawn JP2008198777A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007032034A JP2008198777A (ja) 2007-02-13 2007-02-13 半導体装置
CN2008100966863A CN101271894B (zh) 2007-02-13 2008-02-13 半导体装置
KR1020080012825A KR101391580B1 (ko) 2007-02-13 2008-02-13 반도체 장치
US12/030,294 US7667280B2 (en) 2007-02-13 2008-02-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032034A JP2008198777A (ja) 2007-02-13 2007-02-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2008198777A true JP2008198777A (ja) 2008-08-28

Family

ID=39685113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032034A Withdrawn JP2008198777A (ja) 2007-02-13 2007-02-13 半導体装置

Country Status (4)

Country Link
US (1) US7667280B2 (ja)
JP (1) JP2008198777A (ja)
KR (1) KR101391580B1 (ja)
CN (1) CN101271894B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632370A (ja) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd 半導体装置
JPS63200560A (ja) * 1987-02-17 1988-08-18 Matsushita Electronics Corp Ｃｍｏｓ型半導体装置
JPH09307000A (ja) * 1996-05-13 1997-11-28 Citizen Watch Co Ltd 半導体装置
JP2005116744A (ja) * 2003-10-07 2005-04-28 Seiko Epson Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420061A (en) * 1993-08-13 1995-05-30 Micron Semiconductor, Inc. Method for improving latchup immunity in a dual-polysilicon gate process
EP0936677A1 (de) * 1998-02-16 1999-08-18 Asea Brown Boveri AG Leistungshalbleiterbauelement mit einer isolierten Gateelektrode und Verfahren zu dessen Herstellung
JP2000058673A (ja) 1998-08-14 2000-02-25 Nec Corp トレンチ分離構造を有する半導体装置
US7232712B2 (en) 2003-10-28 2007-06-19 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
KR100843969B1 (ko) * 2006-12-20 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632370A (ja) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd 半導体装置
JPS63200560A (ja) * 1987-02-17 1988-08-18 Matsushita Electronics Corp Ｃｍｏｓ型半導体装置
JPH09307000A (ja) * 1996-05-13 1997-11-28 Citizen Watch Co Ltd 半導体装置
JP2005116744A (ja) * 2003-10-07 2005-04-28 Seiko Epson Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080191308A1 (en) 2008-08-14
CN101271894B (zh) 2012-02-22
KR20080075795A (ko) 2008-08-19
KR101391580B1 (ko) 2014-05-02
CN101271894A (zh) 2008-09-24
US7667280B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
US9412738B2 (en) Semiconductor device
US20170154957A1 (en) Compact cmos device isolation
JP2012019093A (ja) 半導体装置及びその製造方法
JP2005072566A (ja) 半導体装置
JP2006013450A (ja) 半導体装置およびその製造方法
JP2006319231A (ja) 半導体装置
JP2004311891A (ja) 半導体装置
JP5623898B2 (ja) 半導体装置およびその製造方法
JP2009158621A (ja) 半導体装置
JP2007019413A (ja) 保護回路用半導体装置
US7880240B2 (en) Semiconductor device
US8546880B2 (en) Anti punch-through leakage current metal-oxide-semiconductor transistor and manufacturing method thereof
JP2004064090A (ja) 高電圧出力回路のプルアップトランジスタアレイ
JP2008198777A (ja) 半導体装置
JP4950692B2 (ja) 半導体装置
JP2011103408A (ja) 半導体装置
JP7156612B2 (ja) 半導体素子
JP5517691B2 (ja) 半導体装置およびその製造方法
JP2011003830A (ja) 半導体装置
JP2005109400A (ja) 半導体集積回路
JP4198158B2 (ja) 半導体集積回路及びその製造方法
US8742498B2 (en) High voltage semiconductor device and fabricating method thereof
JP5147319B2 (ja) 半導体装置
JP2011071326A (ja) 半導体装置
JP2009038100A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120409