DE69727809T2 - Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung - Google Patents

Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung Download PDF

Info

Publication number
DE69727809T2
DE69727809T2 DE1997627809 DE69727809T DE69727809T2 DE 69727809 T2 DE69727809 T2 DE 69727809T2 DE 1997627809 DE1997627809 DE 1997627809 DE 69727809 T DE69727809 T DE 69727809T DE 69727809 T2 DE69727809 T2 DE 69727809T2
Authority
DE
Germany
Prior art keywords
layers
electrode
dielectric
capacitance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997627809
Other languages
English (en)
Other versions
DE69727809D1 (de
Inventor
Man-Kuen Michael WATT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gennum Corp
Original Assignee
Gennum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gennum Corp filed Critical Gennum Corp
Application granted granted Critical
Publication of DE69727809D1 publication Critical patent/DE69727809D1/de
Publication of DE69727809T2 publication Critical patent/DE69727809T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf mehrschichtige Filmkondensatorstrukturen und auf Verfahren, um dieselben zu bilden.
  • Hintergrund der Erfindung
  • Bei der Schaltungsherstellung ist ein Bedarf für kleine zuverlässige Kondenstorstrukturen vorhanden, die in integrierter Form, üblicherweise als Teil eines integrierten Schaltkreises, hergestellt werden können.
  • Ein typischer dem Stand der Technik entsprechender, mehrschichtiger Kondensator wird in dem U.S.-Patent 5,367,430, erteilt am 22. November 1994, gezeigt. Dieses Patent legt einen mehrschichtigen Kondensator aus zwischengelagerten Schichten von Grünfolie, die keramischen Puder in einem Binder enthält, mit Schichten von elektrischen Leitungen bedruckt offen. Anschließend werden Anschlüsse an den Rändern der leitenden Schichten hergestellt, um externe Anschlüsse bereitzustellen. Ein Problem der in diesem Patent gezeigten Kondensatorstruktur ist, dass sie nicht leicht integrierbar ist und zusätzlich ist das Anschließen an der Randschicht mechanisch schwierig und zeitaufwendig.
  • Eine andere Form des mehrschichtigen Kondensators wird in dem U.S.-Patent 5,206,788, erteilt am 27. April 1993, gezeigt. Dieses Patent zeigt einen ferroelektrischen Kondensator mit unteren und oberen Elektroden, mit einer Anzahl von alternierenden Schichten von ferroelektrischem Material und Elektroden zwischen den unteren und den oberen Elektroden. Der Zweck dieses Patentes ist, die Fehlerrate in Kondensatoren, die für Speichereinrichtungen verwendet werden, zu verringern. Der in diesem Patent gezeigte Kondensator wird durch eine Reihe von Aufbringungsschritten der Art, wie sie beim Bilden integrierter Schaltungen verwendet werden, gebildet. Da jedoch die Schichten so dünn sind, ist keine Möglichkeit vorhanden Anschlüsse an den Zwischenschich ten auszubilden und es gibt keinen Vorschlag, dass derartige Verbindungen ausgebildet werden sollen.
  • Eine integrierte Schaltung mit einer großen Kapazität wird in Patent Abstracts of Japan, Band 13, Nr. 364 (E-305) [3712], vom 14. August 1989 und in JP-A-01120858 offen gelegt. Die Vorrichtung umfasst eine Vielzahl von Elektrodenschichten, die durch Isolationsschichten getrennt werden. Die große Kapazität der Vorrichtung wird durch das Verbinden von geradzahligen Elektrodenschichten miteinander und das elektrische Verbinden von ungeradzahligen Elektrodenschichten miteinander erreicht.
  • Kurze Zusammenfassung der Erfindung
  • Es ist deshalb gemäß einem ihrer Aspekte ein Ziel der vorliegenden Erfindung, eine verbesserte Filmkondensatorstruktur bereitzustellen, die einen einfachen Zugang zu jeder Anzahl von Elektroden oder Kombination von Elektroden ermöglicht. Nach einem der Aspekte der vorliegenden Erfindung wird eine mehrschichtige Kapazitätsstruktur, die auf einem Substrat ausgebildet ist, bereitgestellt und umfasst Folgendes:
    • a) eine untere Film-Elektrodenschicht, die über dem Substrat liegt,
    • b) wenigstens ein Paar Zwischenschichten aus einer Filmelektrode und einem dielektrischen Filmmaterial, die über der unteren Elektrode liegen,
    • c) ein oberes Paar Schichten aus einer Filmelektrode und einem dielektrischen Filmmaterial, die über dem obersten Paar Zwischenschichten (22a, 22b) liegen,
    • d) wobei die untere Elektrode einen Verbindungsabschnitt hat, der sich seitlich über die Zwischenschichten hinaus erstreckt, wobei der Verbindungsabschnitt eine erste obere Fläche hat und die erste obere Fläche eine Einrichtung enthält, die zur Verbindung mit einer Schaltung eingerichtet ist,
    • e) wenigstens eine Elektrode der Zwischenschichten einen Verbindungsabschnitt hat, der sich über die Schichten darüber seitlich hinaus erstreckt, und der Ver bindungsabschnitt eine zweite obere Fläche hat, wobei die zweite obere Fläche eine Einrichtung einschließt, die zur Verbindung mit einer Schaltung eingerichtet ist,
    • f) die obere Elektrodenschicht eine dritte obere Fläche hat, wobei die dritte obere Fläche eine Einrichtung enthält, die zur Verbindung mit einer Schaltung eingerichtet ist, dadurch gekennzeichnet, dass:
    • g) die Schichten in einer Mesa-Struktur angeordnet sind, so dass das wenigstens eine Paar Zwischenschichten sich um den gesamten Umfang der oberen Schichten herum seitlich über die oberen Schichten hinaus erstreckt und sich die untere Elektrode um den gesamten Umfang der Zwischenschichten herum seitlich über das wenigstens eine Paar Zwischenschichten hinaus erstreckt.
  • Gemäß einem weiteren Aspekt der vor liegenden Erfindung wird ein Verfahren zum Herstellen einer mehrschichtigen Filmkondensatorstruktur, das umfasst:
    • a) Bereitstellen eines Substrats,
    • b) Einrichten einer unteren Film-Elektrodenschicht über dem Substrat,
    • c) Einrichten einer Vielzahl von Paaren von Zwischenschichten aus Filmelektrode und dielektrischem Filmmaterial über der unteren Film-Elektrodenschicht,
    • d) Einrichten eines oberen Paares Schichten aus Filmelektrode und dielektrischem Filmmaterial über den Zwischenpaaren,
    • e) Definieren der Schichten, so, dass die untere Film-Elektrodenschicht, die obere Elektrode und die Elektrode jedes Zwischenpaares eine freiliegende obere Fläche zum Zugang von oben zur elektrischen Verbindung damit hat; gekennzeichnet durch:
    • f) selektives Entfernen von Abschnitten der Schichten, um eine Mesa-Struktur auszubilden, in der die untere Film-Elektrodenschicht sich um den gesamten Umfang der Struktur herum seitlich über den Umfang der Elektrodenschichten darüber hinaus erstreckt, und wenigstens einige der Elektrodenschichten der Zwischenschichten sich um den gesamten Umfang der Struktur herum seitlich über den Umfang der Elektrodenschichten darüber hinaus erstrecken.
  • Weitere Ziele und Vorteile der Erfindung werden aus der folgenden Beschreibung zusammen mit den begleitenden Zeichnungen ersichtlich werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Seitenquerschnittsansicht einer erfindungsgemäßen mehrschichtigen Kapazitätsstruktur.
  • 2 ist eine Draufsicht auf die Kondensatorstruktur der 1, wobei die abdeckende dielektrische Schicht entfernt ist.
  • 2a ist eine Draufsicht auf ein modifiziertes Paar von dielektrischen- und Elektrodenschichten.
  • 3 ist eine der 2 ähnliche Draufsicht, die jedoch Herstelltoleranzen darstellt.
  • 4a und 4b sind schematische Darstellungen, die die Herstellung einer Kondensatorstruktur gemäß der Erfindung durch Top-down-Strukturieren darstellen.
  • 5 zeigt eine Reihe von Produktherstellungsschritten von der Herstellung eines unstrukturierten Blankets über die Herstellung einer anwendungsspezifischen Mesa-Struktur bis zur Herstellung eines verdrahteten Kundenprodukts.
  • 6 zeigt eine Reihe von Produktherstellungsschritten von einem unstrukturierten Blanket über die Herstellung einer Reihen-Mesa-Struktur bis zur Produktion eines verdrahteten Kundenprodukts.
  • 7a und 7b zeigen jeweils eine Kondensatorstruktur gemäß der vorliegenden Erfindung und einen Kondensator nach dem Stand der Technik und die parasitäre Kapazität zwischen der unteren Elektrode und dem Trägerleiter.
  • 8a ist eine schematische Ansicht einer mehrschichtigen Kapazitätsstruktur des in der 1 gezeigten Typs, jedoch mit verschiedenen Eigenschaften der dielektrischen Schichten zwischen jeder Leiterschicht.
  • 8b ist eine grafische Darstellung, die die Kapazität in Abhängigkeit von der Kondensatorstruktur der 8 zeigt.
  • 9 ist eine schematische Ansicht der Kondensatorstruktur der 1 und 2, jedoch mit der unteren Elektrode nicht angeschlossen.
  • 10 ist eine schematische Ansicht mit einer Kondensatorstruktur des in der 1 und der 2 gezeigten Typs mit einer zwischen den beiden hohen Verbindungsschichten eingebetteten unteren Kapazitätsschicht.
  • 11 eine schematische Ansicht mit einer Kapazitätsstruktur wie die der 10, jedoch mit vertikalen Rändern anstatt einer Mesa-Konfiguration.
  • 12 ist eine schematische Ansicht der Kapazitätsstruktur der 1 und 2 mit einer niedrigen Kapazitätsunterschicht und mit der unteren Elektrode geerdet.
  • 13 ist eine schematische Ansicht der Kapazitätsstruktur der 1 und 2, jedoch mit geringen oberen und unteren Kapazitätsschichten und mit geerdeten unteren und oberen Elektroden.
  • 14a bis 14d stellen den Skalierungseffekt eines in Reihe geschalteten Mehrschichtkondensators auf die Kapazität in Abhängigkeit von der Wechselspannung gemäß einer Ausführung der Erfindung dar.
  • 15a bis 15d stellen den Skalierungseffekt eines in Reihe geschalteten Mehrschichtenaufbaus auf den Leckstrom in Abhängigkeit von dem Spannungsverhältnis gemäß der Ausführung der 1 und 2 dar.
  • 16 stellt für die Kapazitäten der 15b bis 15d den Einfluss einer Wechselspannung auf die Kapazität dar.
  • 17 ist ein grafischer Verlauf, der den zeitabhängigen dielektrischen Durchbruch darstellt.
  • 18a ist eine Draufsicht einer alternativen Ausführung der Erfindung, die verschobene Schichten anstelle der Mesa-Geometrie verwendet und
  • 18b ist eine Seitenansicht der Kapazitätsstruktur der 18a.
  • Ausführliche Beschreibung der bevorzugten Ausführungen
  • Zuerst wird Bezug auf die 1 und 2 genommen, die eine bevorzugte Ausführung einer mehrschichtigen Kapazitätsstruktur 10 gemäß der Erfindung zeigen. Die Struktur 10 enthält einen konventionellen Träger 12 (z. B. aus Silizium oder jedem anderen ge eigneten Material), bedeckt von einer Isolationsschicht 14 (z. B. aus Siliziumdioxid oder jedem anderen geeigneten Isolationsmaterial). Eine obere Isolationsschicht 14 ist eine konventionelle untere Elektrode 16, gebildet durch jedes geeignete Material (z. B. Nickel, Platin oder Palladium).
  • Die obere Zwischenelektrode 16 besteht aus aufeinander folgenden Paaren von Zwischenelektrodenschichten bzw. dielelektrischen Schichten 18a, 18b, 20a, 20b und 22a, 22b. Über den oberen Zwischenschichten 22a, 22b sind die Oberschichten 24a, 24b (wobei die Schicht 24a eine Elektrodenschicht ist und die Schicht 24b eine dielektrische Schicht ist). Sämtliche in den Filmschichten gezeigten Elektrodenschichten und dielektrischen Schichten werden durch konventionelle Techniken aufgebracht, wie zum Beispiel Zerstäubung, chemisches Bedampfen, Verdampfung oder Aufschleudern (Spin-0n-Technik), die in der Technik wohlbekannt sind. Die Zwischenelektrodenschichten und die oberen Elektrodenschichten bestehen, wie die untere Elektrode 16, aus jedem geeigneten Metall, wie zum Beispiel Platin und/oder Palladium. Die dielelektrischen Schichten bestehen aus jedem erwünschten geeigneten Material. Eine Materialklasse von der festgestellt wurde, dass sie besonders geeignet ist, ist die als ferroelektrisches Material bekannte Klasse, ebenso polar-dielektrische Materialien genannt, wie jene, die in dem U.S.-Patent 5,206,788 offen gelegt werden, und die in der Technik für Kondensatoren wohlbekannt sind. Beispiele für ferroelektrische oder polarelektrische Materialien sind Bleizirkonat-Titanat-Verbindungen. Wie allgemein bekannt, zeigen ferroelektrische-(polar-)dielektrische Materialien bei Temperaturen unter ihrer Curie-Temperatur spontane Polarisation.
  • Bei der 1 ist die vertikale Dicke sehr übertrieben. Die Elektrode und die dielektrischen Schichten sind sämtlich Filmschichten mit sehr geringen Dicken, üblicherweise in der Größe von 0,03 μm bis 1 μm, obwohl sie dicker sein können, falls dies erwünscht ist. Wie gezeigt, werden die Schichten 16 und 18a, 18b bis 24a, 24b in einer Mesa-Struktur angeordnet. Bei einer Mesa-Struktur werden die Schichtenpaare von oben nach unten progressiv größer, so dass die obere Fläche jedes Schichtenpaares größer als die untere Fläche jeder Schicht darüber ist und sich in allen horizontalen Dimensionen seitlich über die Schicht über ihr hinaus erstreckt.
  • Nachdem die Mesa-Struktur der Elektrode und der dielektrischen Schichten gebildet wurde, wird die ganze Schicht mit einer Isolationsschicht 26, wieder üblicherweise Siliziumdioxid (in der 1 gezeigt, jedoch aus Gründen der Übersichtlichkeit in der 2 ausgelassen). Da die Isolationsschicht dem gestuften Muster der Mesa folgt, definiert die Isolationsschicht 26 über den hervorstehenden Rändern jeder Elektrodenschicht 16, 18a, 20a und 22a ein Set von ringförmigen horizontalen Flächen. Fenster oder Durchgangslöcher werden in den ringförmigen Flächen 30 bis 36 geöffnet, durch die Kontakte 38, 40, 42 und 44 (üblicherweise aus Gold oder anderem geeigneten leitenden Material) an den beschriebenen Elektroden eingerichtet werden.
  • Die Breite der ringförmigen horizontalen Flächen 30 bis 36 ist üblicherweise zwischen 1 μm und 10 μm, welche ausreichend ist, um die gezeigten elektrischen Kontakte herzustellen. (Üblicherweise wird der Kontakt zwischen der Hälfte und zwei Drittel der Breite der Leiste belegen, auf der er angeordnet ist.) Wenn erwünscht und wie in Punktlinien gezeigt, können zusätzliche elektrische Kontakte 46, 48, 50, 42 zu jeder Zwischenelektrodenschicht hergestellt werden, so dass, für eine bequemeren Herstellung der fraglichen Schaltkreisbaugruppe bei einer gegebenen Anwendung, die am besten angeordnete Verbindung zu jeder gegebenen Elektrode benutzt werden kann. Ein oberer elektrischer Kontakt wird ebenso zu der oberen Elektrode 24a hergestellt.
  • Zusätzlich kann, wenn erwünscht, jede dielektrische Schicht Einsetzbereiche aufweisen, um die Herstellung des Kontakts zu der Elektrode weiter unter ihr zu erleichtern. Dies wird in der 2a gezeigt, die eine dielektrische Schicht 20a und die mit ihr verbundene Elektrodenschicht 20b zeigt. Die dielektrische Schicht 20a hat Einfügeecken, die die erweiterten Leistenbereiche 56 auf der Elektrodenschicht 20b für Kontakte freilegen. Derartige erweiterte Leistenbereiche können ebenso an anderen Stellen entlang des Umfangs jeder Elektrodenschicht freigelegt werden.
  • Die in den 1, 2 und 2a gezeigte Struktur gestattet den unabhängigen und beliebigen Zugang zu jeder gewünschten Kombination von Kondensatorelektrodenschichten an mehr als einer Position für jede Schicht und resultiert in flexibler anwendungsspezifischer Anpassung, Optimierung der parametrischen Leistung und Optimierung der Funktionssicherheit jeder Kondensatorstruktur und in Produktionseffektivität. Während drei Paare von Zwischenelektrodenschichten/dielektrischen Schichten gezeigt wurden, wird anerkannt werden, dass jede gewünschte Anzahl von Zwischenschichten bereitgestellt werden kann. Zusätzlich kann die Mesa jede Form haben, z. B. quadratisch, rechteckig, rund, elliptisch oder L-förmig. Ein weiterer Vorteil der Mesa-Strukturen mit Kontakten an den freigelegten Rändern ist, dass es nicht erforderlich ist, Öffnungen, die Defekte und Adhäsionsprobleme verursachen können, durch die dielektrischen Schichten herzustellen.
  • Es wird anerkannt werden, dass es bei der Top-down-Strukturierung nicht möglich ist, eine untere Schicht zu strukturieren, um Bereiche, die in der Struktur jeder oberen Schicht vorhanden sind, auszuschließen. Dies ist kein Problem, wenn eine Mesa-Struktur verwendet wird. Zusätzlich erfahren, wenn Ätzen auf der Schicht einer Mesa-Struktur durchgeführt wird, alle Seiten die gleiche Behandlung und verbessern somit die Planbarkeit der sich daraus ergebenden Struktur.
  • Die Bottom-up-Herstellung formt eine Vorrichtungsstruktur jeweils einer Schicht, wobei mit dem Bilden der untersten Schicht begonnen wird. Mehrere Bottom-up-Herstellungen sind bekannt. Bei einem Verfahren kann eine Schicht durch Niederlegen eines Blankets und anschließendes Strukturieren darüber, um unerwünschtes Blanket-Material abzuziehen, erzeugt werden, wonach die nächste Schicht hinzugefügt wird. Alternativ dazu kann, unter Verwendung eines selektiven Strukturaufbringungsverfahrens, eine Lift-Off- oder eine Schattenmaske benutzt werden, um selektiv die erwünschte Filmstruktur auf dem Substrat zu bilden. Bei diesem Verfahren ist eine Lift-Off-Maske auf dem Substrat vorhanden, wenn der Film aufgebracht wird, anschließend wird die Lift-Off-Maske entfernt, die den strukturierten Film zurücklässt. Die Mesa-Struktur, wie sie in den 1 und 2 gezeigt wird, kann entweder unter Verwendung von Top-down- oder Bottom-up-Herstellungsverfahren hergestellt werden, jedoch gewährt die Verwendung der Topdown-Herstellung mehrere wichtige Herstellungsvorteile.
  • Ein Hauptvorteil der Top-down-Herstellung, die für eine Mesa-Struktur ideal geeignet ist, ist, dass die Top-down-Herstellung unter Bedingungen von topografischer und chemischer Homogenität erfolgt. Da die Strukturen nicht strukturiert werden müssen, während sie gelegt werden, kann jede aufeinander folgende Blanket-Filmschicht über einer identischen Fläche einer vorhergehenden Schicht mit einheitlichen topografischen und chemischen Eigenschaften gebildet werden. Im Ergebnis sind keine seitlichen Abweichun gen oder Übergangsbereiche vorhanden, die Materialinkompatibilitäten verursachen können. In dem Fall der Bottom-up-Herstellung kann ein Film, der blasensiedet und auf zwei Bereichen eines Substrats mit unterschiedlichen topografischen und chemischen Eigenschaften wächst, verschiedene Eigenschaften über den verschiedenen Bereichen entwickeln. Zusätzlich kann die Abwesenheit von topografischer Inhomogenität bei einem Top-down-Aufbau (bevorzugt für die beschriebene Mesa-Struktur) das Auftreten von Filmspannungen und Defekten an Übergangsrändern und Ecken, wo die aufgebrachten Schichten dünn ausgebildet sein können, verhindern.
  • Ein weiterer Vorteil der Top-down-Herstellung ist, dass nachdem unstrukturierte Blanket-Schichten, wie in der 4a gezeigt, aufgebracht wurden, die die Standard-Blanket-Struktur 60 bilden, daraus wie erwünscht die kundenspezifischen Mesas hergestellt werden können. Ein Beispiel dessen wird in der 5 gezeigt, bei der die unstrukturierte Blanket-Struktur 60, die ein Lagerteil sein kann, gezeigt wird. Die unstrukturierte Blanket-Struktur 60 wird dann in ein übliches Mesa-Anordnung 64, mit zwei Mesa-Strukturen 64a, 64b (in dem Beispiel gezeigt), geformt. Die Mesa-Strukturen 64a, 64b können dann, wie an der 66 angegeben, verdrahtet werden, um ein Kundenprodukt zu bilden.
  • Alternativ und wie in der 6 gezeigt, kann eine Lagertyp-Blanket-Struktur 60 verwendet werden, um ein Lagertyp-Mesa-Feld herzustellen, das wieder (in dem Beispiel gezeigt) zwei Mesa-Strukturen 68a, 68b aufweist. Das Mesa-feld 68 kann als ein Lagertypteil dienen, mit der typischen kundenspezifischen Beschattung, die in der 6 an der 70 gezeigt wird.
  • Die Fähigkeit, lagerfähige Mesa-Anordnungen oder diese zu Beginn teilweise kundenspezifisch herzustellen, kann eine verkürzte Herstellungsdurchlaufzeit und reduzierte Investitionskosten ermöglichen, woraus sich eine verbesserte Effizienz ergibt.
  • Selbst wenn eine Bottom-up-Herstellung verwendet wird, obwohl eine Mesa-Struktur verwendet wird, werden alle Elektroden und dielektrischen Schichten der Struktur über flachen Flächen der vorhergehenden Schicht ausgebildet und nicht über irgendwelchen topografischen (vertikalen) Stufen ausgebildet. Dies ist ein signifikanter Vorteil der Mesa-Struktur, weil es, da der dünne Film Kristallisationskernbildung auf den Aufbringungs flächen erfordert, effektiver ist, Schichten auf einer flachen (horizontalen) Fläche aufzubringen, anstelle über topografischen Stufen. Bei der Mesa-Struktur muss nur eine Schutz- oder Mantelisolationsschicht 26 über den topografischen Stufen ausgebildet werden. Deshalb hat die sich daraus ergebende Struktur eine geringere Wahrscheinlichkeit für das Auftreten von chemischer, mechanischer und physikalischer Inhomogenität, die auftreten würde, wenn die Schichten über verschiedenartigen Flächen erzeugt würden.
  • Es wird ebenso anerkannt werden, dass die beschriebene Anordnung eine große Einsatzflexibilität dadurch bereitstellt, dass, wegen des leichten Zugangs zu jeder Schicht, verschiedene verbundene Systeme für verschiedene Kondensatoren auf dem gleichen Substrat verwendet werden können. Infolgedessen können einige Kondensatoren auf dem Substrat für einen Zweck optimiert werden und andere können für andere Zwecke optimiert werden. Einige dieser Zwecke werden in dem Rest dieser Beschreibung beschrieben.
  • Weitere Anwendungen der Ausführungen
  • Es wird Bezug auf die 7a und 7b genommen, die den Effekt der parasitären Kapazität zwischen der unteren Elektrode 16 und dem Substrat 12 zeigen. Die 7a zeigt drei alternierende Elektroden 16, 20a und 24a an der 72 miteinander verbunden und zwei alternierende Elektroden 18a und 22a, die miteinander an der 74 verbunden sind, um ein Parallel-Set von vier parallel geschalteten Kondensatoren, jeder mit einer Kapazität C, zu bilden. (Tatsächlich sind, wegen der unterschiedlichen Bereiche der Schichten, die Kapazitätswerte nicht die gleichen, sie können jedoch durch Variieren der Dicke oder der Proportionen der dielektrischen Schichten angeglichen werden.) Die parasitäre Kapazität zwischen der unteren Elektrode 12 und dem Substrat wird als Cs angegeben.
  • Die 7b zeigt einen Einschichtkondensator 76, der ebenso die Kapazität 4C aufweist. Bei dem Kondensator 76 muss die Fläche der unteren Elektrode 78 üblicherweise vier Mal die Größe der Fläche der unteren Elektrode 16 der Fig. 17a sein. Deshalb ist die parasitäre Kapazität zwischen der Elektrode 78 und ihrem Substrat 80 4Cs, welches das Vierfache der in der 7a ist.
  • Es wird Bezug auf die 8a genommen, die wieder die mehrschichtiges Kondensatorstruktur 10 mit einer Mesa-Form zeigt und deren fünf Elektrodenschichten verbunden sind, um vier Kapazitäten parallel zu schalten, nämlich die Kapazitäten A, B, C und D. Die dielektrischen Schichten 18b, 20b, 22b und 24b zwischen den jeweiligen Platten-Sets werden gezwungen, sich voneinander in ihrem Frequenzverhalten auf das elektrische Feld zu unterscheiden. Es ist wohlbekannt, dass die dielektrische Konstante vieler bekannter dielektrischen Materialien mit der Frequenz variiert und typischerweise schart abfällt, wenn sich die Frequenz über eine abfallende Frequenz hinaus erhöht (wenn die Frequenz höher ist als eine solche abfallende Frequenz, ist das Material unfähig zusätzliche Energie zu speichern). Beispiele von Materialien, die diese Eigenschaften zeigen umfassen Mitglieder der Blei-Zirkonat-Titanat-(PZT-)Familie, Mitglieder der Barium-Strontium-Titanat-(BST-)Familie, Siliziumdioxid und Siliziumnitrid.
  • Bei dem Beispiel der 8a wird vorausgesetzt, dass die dielektrische Konstante der dielektrischen Schicht 18b erst bei hoher Frequenz abfällt und dass die dielektrischen Konstanten der Schichten 20b, 22b und 24b nacheinander abfallen, während sich die Frequenz erhöht. In diesem Fall wird der Verlauf der Kapazität in Abhängigkeit von der Frequenz wie der in der 8b gezeigte sein, in der der Linienabschnitt 84 die Gesamtkapazität anzeigt, wenn keine der Kapazitäten A, B, C, D abgefallen ist, der Linienabschnitt 86 die Gesamtkapazität angibt, wenn die Kapazität A scharf auf eine niedrige Stufe abgefallen ist, der Linienabschnitt 88 die Gesamtkapazität angibt, wenn die Kapazität B schart auf eine niedrige Stufe abgefallen ist und der Linienabschnitt 90 die Gesamtkapazität angibt, wenn nur die dielektrische Schicht 24b effektiv arbeitet. Für den Zweck der Darstellung wurden die Abfälle als schart dargestellt, jedoch werden sie normalerweise ein in Abhängigkeit von dem benutzten Material stehendes Gefälle zeigen. Die Dicke der dielektrischen Schichten kann ebenso unterschiedlich zueinander hergestellt werden, um die Eigenschaften jeder Kondensatorschicht weiter zu variieren (z. B. so, dass sie verschiedene Kapazitäten haben). Jeder Kondensator A, B, C, D kann selbst eine mehrschichtiger Stapel sein und die Anzahl der Schichten kann in jedem variieren.
  • Die in der 8a gezeigte Struktur mit dielektrischen Schichten mit verschiedenen Frequenzeigenschaften ist beispielsweise bei der Anwendung in Filtern dienlich. Während Kondensatorkombinationen, die verschiedene Ansprechverhalten auf die Frequenz aufweisen, miteinander hartverlötet wurden, um eine Kapazität in Abhängigkeit von den Frequenzeigenschaften im Allgemeinen gleich der in der 8b gezeigten bereitzustellen, wurde dies nie zuvor in einer einzelnen monolithischen Struktur, bei der die dielektrischen Eigenschaften und/oder die Dicken verschiedener Schichten variiert wurden, um die erwünschte Kombination von Kapazitätswerten und Frequenzeigenschaften zu erhalten, erreicht.
  • Eine praktische Anforderung der Ausführung der 8a ist, dass sie die Herstellung von dielektrischen Filmschichten verschiedener Zusammensetzungen und Eigenschaften in enger Verbindung miteinander erfordert. Die Temperatur beim Härten muss deshalb angepasst werden, um den temperaturintensivsten Materialschichten Rechnung zu tragen. Falls erforderlich, kann die Kapazitätsstruktur der 8a mit einer Bottom-up-Technik hergestellt werden, bei der die unteren Schichten jene sind, die die höchste Temperaturen zum Härten erfordern und als erste gelegt werden. Die Schichten, die niedrigere Härte-Temperaturen erfordern und nur diesen widerstehen, können dann über die Schichten mit höheren Temperaturen zum Härten gelegt werden und gehärtet werden, nachdem die Schichten mit höheren Temperaturen gehärtet wurden.
  • Als Nächstes wird Bezug auf die 9 genommen, die eine Anwendung der Erfindung ist, die auf das Erzeugen eines Kapazitätswertes mit verbesserter Genauigkeit gerichtet ist. Bei der Ausführung der 1 muss die untere Elektrode 16 auf einem anderen Material aufgebracht werden, nämlich auf dem Isolierungsmaterial 14. Die Adhäsionsschicht zwischen den beiden Substraten erzeugt Wechselwirkungen, die die Leistung der unteren Elektrode 16 beeinträchtigen können, da sie sämtlich dünne Filme sind. Dies kann die Beständigkeit der Schicht und ebenso die Voraussagbarkeit der parametrischen Leistung und der Zuverlässigkeitsleistung beeinträchtigen. Die 9 behandelt dieses Problem durch Umgehen der unteren Elektrode 16 und der ersten dielektrischen Schicht und durch das Anschließen stattdessen an die zweite Elektrodenschicht 18a, wie an der Verbindung 94 angegeben wird. Es wird keine Schaltungsverbindung zu der unteren Elektrode 16 hergestellt und wenn erwünscht (und wie gezeigt) wird kein Durchgangsloch bereitgestellt, um eine Verbindung zu der Elektrode 16 zu ermöglichen. Es wird angenommen, dass die zweite Elektrode 18a eine adäquate Adhäsion an die erste dielektrische Schicht 18b hat und eine günstige Mikrostruktur hat, die nur schwach von der ersten dielektrischen Schicht 18b abhängig ist. Auf jeden Fall wird die Mikrostruktur der zweiten Elektrode 18a die der nachfolgend ausgebildeten dielektrischen Schicht 20b auf eine Art und Weise beeinflussen, die in den nachfolgenden Schichten (aufwärts verlaufend) der mehrschichtigen Struktur wiederholt werden kann, mit Abweichungen bei der ersten Elektrode 18a und der ersten dielektrischen Schicht 18b, die im Wesentlichen dadurch umgangen werden, dass diese nicht verbunden werden.
  • Bei der Ausführung der 9 werden alle Verbindungen zu den verschiedenen Schichten, ausgenommen zu der Elektrode 16, hergestellt. Zwei exemplarische weitere Verbindungen werden an der 95 und an der 96 gezeigt.
  • Als Nächstes wird Bezug auf die 10 genommen, die eine Ausführung der vorliegenden Erfindung zeigt, die hilfreich dabei sein kann, Fehler der Vorrichtung zu verhindern, die durch die Penetration von Gasen oder Dämpfen verursacht werden, die in der Arbeitsumgebung von Kapazitätsstrukturen vorhanden sein können. Die Ausführung der 10 behandelt dieses Problem durch das Bereitstellen einer Film-Kapazitätsstruktur, wie gezeigt, die eine Mesa-Form sein kann und die eine eingebettete dielektrische Filmschicht 100 mit einer Elektrode 102 über ihr und einer weiteren Elektrode 104 unter ihr aufweist. Unter der Elektrode 104 bedeckt eine dielektrische Filmschicht hoher Kapazität 106 eine untere Elektrode 108 auf einem isolierten Substrat 110. Über der Elektrode 102 ist eine weitere dielektrische Filmschicht hoher Kapazität 112 von einer oberen Elektrodenschicht 114 bedeckt. Die Verbindungen 116 und 118 werden zu der unteren Elektrode 108 und der oberen Elektrode 114 hergestellt, jedoch nicht zu den Elektroden 102 und 104. Auf diese Art und Weise werden drei Kondensatoren gebildet, die bei der 120, der 122 und der 124 angegeben werden. Die Kondensatoren 120 und 124 stellen im Wesentlichen die Kapselung für den Kondensator 122 bereit und helfen dabei, den Kondensator 122 vor der Penetration von Gasen oder Dämpfen zu schützen. Bei dieser Anmeldung haben die durch die Kondensatoren 120 und 124 gebildeten Kapazitäten signifikant höhere Kapazitätswerte als der Kondensator 122, so dass die sich daraus ergebende Kapazität der Kombination (die in Reihe geschaltet ist) durch den eingebetteten Kondensator 122 dominiert wird. Wenn beispielsweise die Kapazität des Kondensators 122C ist und die Kapazität des oberen und des unteren Kondensators 120 und 124 jeweils 10C ist, dann ist die Kapazität CTOTAL der Struktur 8 gegeben durch
  • Figure 00140001
  • Deshalb ist CTOTAL = 83C, so dass, wie offensichtlich wird, die Kapazität der Struktur durch die der mittleren Schicht dominiert wird.
  • Wenn erwünscht, kann die Ausführung der 10 aufgebaut werden, wie in der 11 a gezeigt, bei der gestrichene Referenzzahlen die Teile angeben, die jenen der 10 entsprechen. Bei der 11 sind der obere Kondensator 120 und die untere dielektrische Schicht 106 lateral koextensiv mit dem mittleren Kondensator 122 (da keine Verbindung zu dem mittleren Kondensator 122 hergestellt werden muss). Dieses bietet einen leicht verbesserten Schutz für den mittleren Kondensator 122.
  • Die unterschiedlichen Kapazitäten der verschiedenen Schichten können durch die Verwendung von dielektrischen Materialien mit einer höheren dielektrischen Konstanten in den Kondensatoren 120 und 124 gesteuert werden und/oder durch Verwenden von dünneren dielektrischen Schichten 106 und 112 als in dem eingebetteten (mittleren) Kondensator 122 bei diesen Kondensatoren. Jedoch wird erkannt werden, dass, wenn mehrere Kondensatoren auf einem einzelnen Substrat auszubilden sind, das dünneres oder dickeres Anfertigen der Schicht in einem Kondensator erfordert, Gleiches bei allen Kondensatoren auf dem Substrat durchgeführt wird, es sei denn, mehrfaches Neumaskieren wird durchgeführt (für verschiedene Flächen auf dem Substrat). Da mehrfaches Neumaskieren zu vermehrten Defekten führen kann, wird es normalerweise nicht bevorzugt.
  • Die in der 12 gezeigte weitere Anwendung der Erfindung ist für die Verwendung, wenn die Kondensatorstruktur 10 mit einem Knoten 130 der Schaltung 132 zu verbinden ist, wobei dieser Knoten sensitiv für parasitäre Kapazität ist. Bei dieser Anwendung wird die untere Elektrode (die eine parasitäre Kapazität CS hat, die sie mit dem Substrat ver bindet, wie in Verbindung mit der 7a beschrieben) geerdet. Dann wird von der zweiten Elektrode 18a eine Verbindung 134 zu dem Schaltungsknoten hergestellt. Weitere Verbindungen werden zu jeder erwünschten Elektrode in der Kapazitätsstruktur hergestellt, die normalerweise eine Verbindung von der oberen Elektrode 24a einschließen.
  • Während der parasitär sensitive Knoten 130 der Schaltung 132 mit der oberen Elektrode 24a verbunden werden könnte, sind in vielen Schaltungen mehrere Knoten sensitiv für parasitäre Kapazität und die obere Elektrode 24a kann bereits mit einem parasitär sensitiven Knoten verbunden sein.
  • In einigen Fällen kann der Knoten 130, der mit der Elektrode 18a verbunden ist, durch zuviel Kapazität kein Bezugspotenzial „sehen". In diesem Fall kann die untere dielektrische Schicht 18b aus einem gering dielektrischen konstanten Material oder relativ dick oder auf beide Weisen hergestellt werden, um die Kapazität zwischen der ersten Elektrodenschicht 18a und dem Bezugspotenzial zu verringern.
  • Eine weitere Anwendung der Erfindung wird in der 3 gezeigt und behandelt den Bedarf, die kapazitive Verbindung zwischen einem Dünnfilmkondensator und anderen Komponenten, die entweder auf dem gleichen Substrat oder in einer Multi-Chip-Anordnung integriert sind, zu minimieren. Bei der Ausführung der 3 werden sowohl die untere Elektrode 16 als auch die obere Elektrode 24a geerdet und die verbleibenden Zwischenschichten werden benutzt, um den Kondensator zu bilden. Die Verbindungen 138 und 140 werden an jeder der Zwischenelektroden 18a, 20a und 22a hergestellt.
  • Die Verwendung eines Materials geringer Kapazitätsdichte für die unteren und oberen dielektrischen Schichten 18b und 24b erleichtert es, die parasitäre Kapazität zu verringern, um beide der Elektrodenschichten 18a und 22a, die verwendet werden können, um zu einem Schaltkreis verbunden zu werden, zu erden.
  • Als Nächstes wird Bezug auf die 14a bis 14d genommen, die ein Problem darstellen, das bei vielen Kondensatoren auftritt, insbesondere bei ferroelektrischen Filmkondensatoren. Im Allgemeinen weist ferroelektrischer Film eine nichtlineare Spannungsabhängigkeit auf, wie dies durch die Kurve 144 für einen Kondensator mit einer einzelnen dielektrischen Schicht 146 dargestellt wird, d. h., eine ziemliche kleine Veränderung über einer Mittel-Gleichspannung V kann ein scharfes Abfallen der Kapazität verursachen. Wenn der Film dünner ist, wird das Problem schwerwiegender. In den meisten Fällen kann die Kapazitäts-Spannungseigenschaft durch C146(V)=C(1–αV2) angenähert werden, wobei C146(V) die Kapazität eines Kondensators mit einer einzelnen dielektrischen Schicht 146 mit Elektroden AB, an jede Spannung V angelegt, ist; C die Kapazität bei 0 Volt ist und α eine Konstante ist, die von den Eigenschaften des dielektrischen Materials, einschließlich dessen Dicke, abhängt.
  • Wenn eine Kapazitätsstruktur mit vier dielektrischen Schichten 10 benutzt wird, wie in der 14c gezeigt, dann ist ihre Kapazität C10(V) durch C10(V) = C/4 (1 – α(V/4)2) gegeben, wobei C die Kapazität jedes Schichten-Sets bei 0 Volt ist. (Tatsächlich wird die Kapazität jeder Schicht wegen der Mesa-Struktur leicht variieren, wie im Folgenden dargelegt wird.) Die sich daraus ergebende Kurve wird an der 148 in der 14a gezeigt und es wird erkannt werden, dass die Kapazität C10(V) wesentlich weniger Abhängigkeit von der Spannung aufweist. Da diese Kondensatoren in Reihe sind, ist C10(V) nur ein Viertel von C146(V).
  • Mit der verringerten Kapazität kann jedoch durch Skalieren der Größe der Schichten der Kondensatorstruktur 10 umgegangen werden, wobei eine Kondensatorstruktur 10, wie die in der 14d dargestellte, hergestellt wird, bei der jede Schicht das Vierfache der Fläche des Kondensators 10 aufweist. Die Kapazitäts-Spannungskurve für diese Struktur wird an der 150 in der 14a gezeigt und ihre Kapazität ist durch C10(V)=C(1–(α/16)V2) gegeben.
  • Auf diese Art und Weise kann, durch Herstellen des Kondensators in einer Mehrschichtstruktur und durch entsprechendes Hochskalieren der Größe der einzelnen Kondensatoren in einer Mehrschichtstruktur, die Abhängigkeit der Kapazität von der Gleichspan nung, die bei ferroelektrischen Kondensatoren ein schwerwiegendes Problem sein kann, verringert werden.
  • Es sei angemerkt, dass, während die Kapazität jeder Schicht des Kondensators 10 mit 4C angenommen wurde, diese Kapazitäten tatsächlich etwas unterschiedlich voneinander sein werden, weil andere Flächen auf den aufeinanderfolgenden Schichten leicht voneinander abweichen (wegen der Mesa-Struktur). Jedoch sind die Abweichungen gering und können durch das Anpassen der Gesamtfläche kompensiert werden, um die endgültige erwünschte Gesamtkapazität zu erreichen. Üblicherweise liegen die Differenzen (und infolgedessen die Kapazitäten) zwischen angrenzenden Schichtenpaaren in dem Bereich von 1 % bis 10 %. Für vier Schichtenpaare wird die Differenz zwischen den unteren und oberen Schichtenpaaren üblicherweise zwischen 4 % und 50 % sein. Wenn die Schichten parallel geschaltet sind, spielt die Flächendifferenz keine Rolle, wenn sie jedoch in Reihe geschaltet sind, wird die Flächendifferenz üblicherweise klein gehalten.
  • Während die Dicke der dielektrischen Schichten ebenso geändert werden kann, wird es zur Erleichterung der Herstellung bevorzugt, dass die Dicken sämtlicher dielektrischen Schichten auf einem einzelnen Substrat die gleichen sind (ausgenommen in speziellen Fällen, wie in den 8a und 8b), um mehrfaches Neumaskieren zu vermeiden.
  • Während die Mehrschichtkondensatoren 10 und 10' der 14c und 14d als Mesa-Strukturen gezeigt wurden, können, falls erwünscht und da diese in Reihe geschaltet sind, sämtliche ihrer Schichten, mit Ausnahme der unteren Schicht, in einem vertikalen Stapel mit geraden Seiten hergestellt werden. Wenn jedoch ein Kondensator mit vertikalen Rändern auf einem Substrat strukturiert ist, muss normalerweise mit allen Kondensatoren auf dem Substrat so verfahren werden (um mehrfaches Neustrukturieren zu vermeiden). Aus diesem Grund wird die Mesa-Struktur bevorzugt.
  • Als Nächstes wird Bezug auf die 15a bis 15d genommen, die das Problem des Leckstroms behandeln. Bei den meisten Kondensatoren beginnt ein Leckstrom bei einer gegebenen angelegten Spannung und steigt mit der Erhöhung der angelegten Spannung an. Die 15a zeigt an der 15 einen typischen relativen Ansprechstrom (oder Leckstrom) in Abhängigkeit von der angelegten Spannungskurve für einen Kondensator mit einer einzelnen dielektrischen Schicht 150, der in der 15b gezeigt wird und ei ne Kapazität C hat. Eine log-log-Skala wird in der 15a verwendet. Es ist ersichtlich, dass der signifikante Ansprechstrom an dem Punkt 155 bei der angelegten Spannung V1 beginnt und sich von diesem Punkt an schnell erhöht. (Unter der Spannung V1 ist die Leckstromdichte üblicherweise geringer als 10–8 Ampere/cm2.)
  • Wenn eine mehrschichtige Kapazitätsstruktur 10 verwendet wird, wie in der 15c gezeigt, die beispielsweise vier dielektrische Schichten hat, wird der Ansprechstrom zwischen allen diesen Schichten aufgeteilt und das elektrische Feld über jeder wird in der Größe um N verringert, wobei N die Anzahl der dielektrischen Schichten ist. Im Allgemeinen, vorausgesetzt, dass keine zufälligen Defekte den Kriechverlust über einer der Schichten dominieren, wird der Strom in Abhängigkeit von dem angelegten Spannungsverhältnis in Bezug auf das Verhalten einer einzelnen Schicht ungefähr mit einem Faktor N auf der Spannungsskala skalieren. Es wird angenommen, dass die Kapazität von jedem der durch die Struktur 10 gebildeten Kondensatoren ungefähr C ist. Der relative Ansprechstrom für die Struktur 10 wird deshalb nur über einem erhöhten Schwellenwert der angelegten Spannung beginnen, plötzlich stark anzusteigen.
  • Obwohl der Kapazitätswert sich ebenso verringert, wenn sich die Anzahl der Schichten verringert (da die Schichten in Reihe geschaltet sind), können die Größe, und infolgedessen der Kapazitätswert jeder Schicht, nach oben skaliert werden, wie an der 10' in 15d gezeigt wird, um diese Proportionalität zu kompensieren. Bei der 15d wird bei jeder Schicht angenommen, dass sie das Vierfache der Fläche der Schichten in der 15c hat. Der relative Ansprechstrom, der durch die Kurve 156 in der 15a angezeigt wird, hat eine Form, die ähnlich der der Kurve 152 ist, d. h., er erhöht sich langsam bis zu dem Schwellenwertpunkt 158 und erhöht sich dann plötzlich stark. Der Punkt 158 erscheint bei einer Spannung V2, die vier Mal höher als die Spannung V1 für vier Schichten ist. (Die Dicke der dielektrischen Schichten könnte ebenso verringert werden, um die Kapazität zu erhöhen, jedoch würde es unerwünscht sein diesen Ansatz zu benutzen, teilweise, weil es den Leckstrom weiter erhöhen könnte und teilweise, weil dies erfordern würde, wie bereits erwähnt, dass alle anderen Kondensatoren auf dem Substrat die gleiche Behandlung erfahren müssten, wenn mehrfaches Neumaskieren vermieden werden soll.) Aus der 15a wird ersichtlich, dass, wenn die angelegte Spannung V geringer als V1 ist, der Leckstrom oder der relative Ansprechstrom des Kondensators 10' etwas höher ist als der des Kondensators 154, jedoch ist er nur etwas höher (er ist in der gleichen Zehnerstelle).
  • Wenn jedoch die angelegte Spannung V zwischen V1 und V2 ist, kann der Leckstrom oder der Ansprechstrom für den Kondensator 10' 0 bis 4 Zehnerstellen (Größenordnung) geringer sein als für den Kondensator 154. Dies deshalb, weil der in Reihe geschaltete Kondensator C10' noch nicht den hohen Leckstromschwellenwert V2 = 4V1 erreicht hat.
  • Selbst dann, wenn die angelegte Spannung V größer als V2 ist, kann der Leckstrom oder der Ansprechstrom für den Kondensator 10' (bei dem gegebenem Beispiel) ungefähr 4 Zehnerstellen unter dem des Kondensators 154 (für die gleiche angelegte Spannung) verbleiben, wenn die Stromspannungsbeziehung überlinear, wie in dem für die 15a gegebenen Beispiel, ist. Bei diesem Beispiel hebt das Aufskalieren der Fläche in dem Kondensator 10' die vorteilhafte überlineare Verringerung des Ansprechstroms nicht vollständig auf.
  • Es wird anerkannt werden, dass es, durch Auswählen wie viele Schichten verbunden werden, möglich ist, zwischen Leckstrom- und Kapazitätswert für eine in Reihe geschaltete Kapazitätsstruktur zu optimieren.
  • Es ist ebenso bekannt, dass erhebliche AC-Signale die Kapazität der meisten ferroelektrischen Dünnfilmkondensatoren variieren können, wie in der 16 gezeigt, bei der die Kapazität auf der vertikalen Achse und die Wechselspannung auf der horizontalen Achse grafisch dargestellt werden. In der 16 zeigt die Kurve 162 die Abweichung der Kapazität mit der angelegten AC-Signalspannung für einen typischen ferroelektrischen Filmkondensator mit einer einzelnen dielektrischen Schicht. Die Kurve 164 zeigt die Abweichung der Kapazität bei einem AC-Signal, wenn die Struktur 10 der 15 benutzt wird. Wie zuvor resultiert dies, weil die angelegte Spannung zwischen den benutzten Schichten aufgeteilt wird, in einer Kurve 164 der Kapazität in Abhängigkeit von dem Wechselstrom, die für den dargestellten Bereich relativ linear ist. Da die Schichten in Reihe geschaltet sind, ist die Gesamtkapazität für die Kurve 164, bei 0 Volt, nur ein Viertel der für die Kurve 162. Wie zuvor wird dies durch Aufskalieren der Fläche der Kondensatorschichten behandelt, wie für die Struktur 10' der 15d gezeigt, und resultiert in der Kurve 166 der Fig. 16a. Die Kurve 166 ist beträchtlich linearer als die Kurve 162.
  • Ein weiterer Vorteil der Verwendung einer mehrschichtigen Kondensatorstruktur, wie in der 15d gezeigt, bezieht sich auf ein Phänomen, das als zeitabhängiger dielektrischer Durchbruch (TDDB – Time Dependent Dielectric Breakdown) bezeichnet wird. Dies wird in der 17 dargestellt, die (auf einer log-log-Skala) grafisch den Verlauf der Leckstromdichte in Abhängigkeit von der Zeit für einen Kondensator mit Einzelschicht darstellt. Normalerweise nimmt die Leckstromdichte, während die Dielektrizität Ladung aufbaut, mit der Zeit ab, wie durch die Linie 168 angezeigt. Jedoch treten mitunter Ausbrüche von Leckstrom auf, wie an der 169 angegeben. Diese einigermaßen unvorhersagbaren Ausbrüche, die Rauschen oder Schwennriegenderes verursachen, können durch verschiedene Faktoren veranlasst werden, z. B. durch regionale Zufallstartdefekte, durch Erhitzen lokaler Punkte, die an diesem Punkt einen Wärmedurchbruch verursachen, durch lokale Akkumulation von Ladungsträgern und durch Feuchtigkeitszunahme. Die Verwendung von Mehrfachschichten, die in der Fläche aufskaliert sind, reduziert diese Effekte des TDDBs, da, wenn der TDDB zu verschiedenen Zeiten in verschiedenen Schichten auftritt, die Größe jedes Rauschausbruchs geringer sein wird (da der TDDB in einer Schicht vorhanden sein könnte, jedoch nicht in den anderen Schichten).
  • Als Nächstes wird Bezug auf die 18a und 18b genommen, die eine modifizierte Mehrschichtkapazitätsstruktur 170 zeigen, die keinen Teil der beanspruchten Erfindung bildet. Die Kapazitätsstruktur, die sich von der in der 1 und der 2 gezeigten dadurch unterscheidet, dass sie keine Mesa-Struktur ist, sondern stattdessen von abgestuftem Aufbau ist, mit einer unteren, auf einer Isolierung 174, die ein Substrat 1076 bedeckt, ausgebildeten Elektrode 172 und drei zusätzlichen Paaren einer Elektrodenschicht/dielektrischen Schicht 178a, 178b, 180a, 180b und 182a,182b, die über der Elektrode 172 angeordnet sind.
  • Bei der in den 18a und 18b gezeigten abgestuften Anordnung wird jede Elektrode 172, 178a, 180a und 180b horizontal von den verbleibenden Schichten weg arran giert, so dass Schaltungsverbindungen an jeder Elektrode wie an 184, 186, 188 und 190 hergestellt werden können. Die verwendeten Materialien sind die gleichen, wie jene, die in den vorhergehenden Ausführungen benutzt wurden, nämlich Filmleiter und dielektrische Filmschichten, die mit bekannten Aufbringungstechniken aufgebracht werden.
  • Es ist offensichtlich, dass die Ausführung der 18a und 18b eher in einer Bottom-up-Fabrikation hergestellt werden muss, anstatt durch eine Top-down-Strukturierung, da die oberen Schichten bei der Ausführung der 18a und 18b über die unteren Schichten hervorstehen.
  • Die Ausführung der 18a und 18b hat, wie die vorhergehenden Ausführungen, den Vorteil, dass die Schaltungsverbindungen, wie erwünscht, zu jeder oder allen Elektrodenschichten hergestellt werden können. Jedoch ist ein Nachteil der Ausführung der 18a und 18b der, dass die Ecken, so wie jene, die an der 192 und 194 angegeben sind, uneben und schwierig zum Aufbringen sein können. Einige Bereiche können für eine geeignete Adhäsion zu dick sein, die Stellen, die als Kontaktbereiche benutzt werden können, sind beschränkt (im Vergleich mit der Mesa-Struktur, bei der die Kontakte an jeder Stelle entlang dem Umfangs jeder Elektrodenschicht angelegt werden können) und es kann vermehrt Probleme mit parasitären Kapazitäten geben.

Claims (21)

  1. Mehrschichtige Kapazitätsstruktur (10), die auf einem Substrat (12) ausgebildet ist und umfasst: a) eine untere Film-Elektrodenschicht (16), die über dem Substrat (12) liegt, b) wenigstens ein Paar Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) aus einer Filmelektrode und einem dielektrischen Filmmaterial, die über der unteren Elektrode liegen, c) ein oberes Paar Schichten (24a, 24b) aus einer Filmelektrode und einem dielektrischen Filmmaterial, die über dem obersten Paar Zwischenschichten (22a, 22b) liegen, d) wobei die untere Elektrode einen Verbindungsabschnitt hat, der sich seitlich über die Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) hinaus erstreckt, wobei der Verbindungsabschnitt eine erste obere Fläche (36) hat und die erste obere Fläche (36) eine Einrichtung (44) enthält, die zur Verbindung mit einer Schaltung eingerichtet ist, e) wenigstens eine Elektrode der Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) einen Verbindungsabschnitt hat, der sich über die Schichten darüber seitlich hinaus erstreckt, und der Verbindungsabschnitt eine zweite obere Fläche (34; 32; 30) hat, wobei die zweite obere Fläche eine Einrichtung (42; 40; 38) einschließt, die zur Verbindung mit einer Schaltung eingerichtet ist, f) die obere Elektrodenschicht eine dritte obere Fläche hat, wobei die dritte obere Fläche eine Einrichtung (46) enthält, die zur Verbindung mit einer Schaltung eingerichtet ist, dadurch gekennzeichnet, dass: g) die Schichten in einer Mesa-Struktur angeordnet sind, so dass das wenigstens ein Paar Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) sich um den gesamten Umfang der oberen Schichten (24a, 24b) herum seitlich über die oberen Schichten (24a, 24b) hinaus erstreckt und sich die untere Elektrode um den gesamten Umfang der Zwischenschichten herum seitlich über das wenigstens eine Paar Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) hinaus erstreckt.
  2. Kapazitätsstruktur nach Anspruch 1, wobei eine Vielzahl von Paaren der Zwischenschichten (18, 18b; 20a, 20b; 22a, 22b) vorhanden sind und wobei in jedem einer Vielzahl der Paare von Zwischenschichten sich die Elektrodenschicht desselben seitlich über den Umfang aller Zwischenschichten darüber hinaus erstreckt.
  3. Kapazitätsstruktur nach Anspruch 1 oder Anspruch 2, wobei das dielektrische Material ein ferroelektrisches Material ist.
  4. Kapazitätsstruktur nach Anspruch 1 oder Anspruch 2, wobei jedes Paar Schichten mit der Elektrodenschicht eines angrenzenden Paars einen Kondensator bildet, und wobei eine Vielzahl der Kondensatoren in der Kapazitätsstruktur parallel verbunden sind.
  5. Kapazitätsstruktur nach Anspruch 1 oder Anspruch 2, wobei wenigstens einige der dielektrischen Schichten Dielektrizitätskonstanten haben, die sich von anderen der dielektrischen Schichten unterscheiden.
  6. Kapazitätsstruktur nach Anspruch 1 oder Anspruch 2, wobei wenigstens einige der dielektrischen Schichten anderes Frequenzgangverhalten als andere der dielektrischen Schichten haben.
  7. Kapazitätsstruktur nach Anspruch 2, wobei die untere Elektrode mit keiner Schaltung verbunden ist und die Elektrodenschicht wenigstens eines der Zwischenpaare (18a, 18b; 20a, 20b; 22a, 22b) mit einer Schaltung verbunden ist, um so die Aus wirkung parasitärer Kapazitäten zwischen der unteren Elektrode und dem Substrat (12) auf die zuletzt genannte Schaltung zu verringern.
  8. Kapazitätsstruktur nach Anspruch 7, wobei die untere Elektrodenschicht (16) mit der dielektrischen Schicht (18b) an der unteren Elektrodenschicht (16) und mit der Elektrodenschicht (18a) an der zuletzt genannten dielektrischen Schicht (18b) einen Kondensator mit niedrigerem Wert als dem Wert der Kapazitäten bildet, die durch wenigstens einige der verbleibenden Schichten (20a, 20b; 22a, 22b) in der Struktur gebildet werden.
  9. Kapazitätsstruktur nach Anspruch 2, wobei die obere und die untere Elektrodenschicht (24a, 16) mit Masse verbunden sind.
  10. Kapazitätsstruktur nach Anspruch 9, wobei die obere und die untere Elektrodenschicht (24a, 16) mit ihren angrenzenden dielektrischen Schichten (24b, 18b) und mit den Elektrodenschichten (22a, 18a) an den angrenzenden dielektrischen Schichten (24b, 18b) obere und untere Kondensatoren bilden, und die oberen sowie die unteren Kondensatoren einen niedrigeren Kapazitätswert als der Wert der Kapazitäten haben, die durch wenigstens einige der verbleibenden Schichten in der Struktur gebildet werden.
  11. Kapazitätsstruktur nach Anspruch 2, wobei die Schichten wenigstens drei Kondensatoren bilden, d.h. einen unteren Kondensator, einen oberen Kondensator und einen Zwischenkondensator zwischen dem unteren und dem oberen Kondensator, wobei der Zwischenkondensator einen im Wesentlichen geringeren Kapazitätswert hat als der obere und der untere Kondensator und gegenüber Umwelteinflüssen durch den oberen und den unteren Kondensator geschützt ist, wobei der obere, der untere und der Zwischenkondensator in Reihe angeordnet sind und der obere sowie der untere Kondensator eine Einrichtung enthalten, die zur Verbindung mit einer Schaltung eingerichtet ist.
  12. Mehrschichtige Kapazität, die eine Vielzahl von Kapazitätsstrukturen (10) jeweils nach Anspruch 1 enthält, wobei jede Kapazitätsstruktur auf dem Substrat (12) ausgebildet ist.
  13. Kapazitätsstruktur nach Anspruch 12, wobei wenigstens einige der Elektrodenschichten jeder Kapazitätsstruktur (10) hinsichtlich der Position über dem Substrat (12) der Position von Elektrodenschichten anderer der Kapazitätsstrukturen (10) über dem Substrat (12) entsprechen, wobei die Dicken entsprechender Elektrodensichten in den Kapazitätsstrukturen (10) sämtlich die gleichen sind.
  14. Kapazität nach Anspruch 13, wobei wenigstens einige der dielektrischen Schichten jeder Kapazitätsstruktur (10) hinsichtlich der Position über dem Substrat (12) der Position dielektrischer Schichten in anderen der Kapazitätsstrukturen (10) über dem Substrat (12) entsprechen, wobei die Dicken entsprechender dielektrischer Schichten in den Kapazitätsstrukturen sämtlich die gleichen sind.
  15. Kapazität nach Anspruch 14, wobei das dielektrische Filmmaterial ein ferroelektrisches Material ist.
  16. Kapazität nach einem der Ansprüche 12, 13, 14 oder 15, die Verbindungen zwischen wenigstens zwei der Kapazitätsstrukturen (10) enthält.
  17. Verfahren zum Herstellen einer mehrschichtigen Film-Kondensatorstruktur (10), das umfasst: a) Bereitstellen eines Substrats (12), b) Einrichten einer unteren Film-Elektrodenschicht (16) über dem Substrat (12), c) Einrichten einer Vielzahl von Paaren von Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) aus Filmelektrode und dielektrischem Filmmaterial über der unteren Film-Elektrodenschicht (16), d) Einrichten eines oberen Paars Schichten (24a, 24b) aus Filmelektrode und dielektrischem Filmmaterial über den Zwischenpaaren (18a, 18b; 20a, 20b; 22a, 22b), e) Definieren der Schichten, so, dass die untere Film-Elektrodenschicht (16), die obere Elektrode und die Elektrode jedes Zwischenpaars eine freiliegende obere Fläche zum Zugang von oben zur elektrischen Verbindung damit hat; gekennzeichnet durch: f) selektives Entfernen von Abschnitten der Schichten, um eine Mesa-Struktur auszubilden, in der sich die untere Film-Elektrodenschicht (16) um den gesamten Umfang der Struktur (10) herum seitlich über den Umfang der Elektrodenschichten darüber hinaus erstreckt, und wenigstens einige der Elektrodenschichten der Zwischenschichten (18a, 18b; 20a, 20b; 22a, 22b) sich um den gesamten Umfang der Struktur (10) herum seitlich über den Umfang der Elektrodenschichten darüber hinaus erstrecken.
  18. Verfahren nach Anspruch 17, wobei, nachdem die Schichten eingerichtet sind, Abschnitte derselben selektiv entfernt werden.
  19. Verfahren nach Anspruch 17 oder 18, wobei das dielektrische Material ein ferroelektrisches Material ist.
  20. Verfahren nach Anspruch 17 oder 18 oder Anspruch 19, das den Schritt des Strukturierens der Schichten, um gleichzeitig eine Vielzahl der Kondensatorstrukturen auf dem Substrat (12) auszubilden, umfasst.
  21. Verfahren nach Anspruch 17 oder 18 oder Anspruch 19, das den Schritt des Strukturierens der Schichten, um gleichzeitig eine Vielzahl der Kondensatorstrukturen auf dem Substrat (12) auszubilden, und des anschließenden Ausbildens unterschiedlicher Verbindungen zu unterschiedlichen Kondensatorstrukturen auf dem Substrat (12) umfasst.
DE1997627809 1996-06-27 1997-06-26 Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung Expired - Fee Related DE69727809T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US671057 1991-03-18
US08/671,057 US5745335A (en) 1996-06-27 1996-06-27 Multi-layer film capacitor structures and method
PCT/CA1997/000456 WO1998000871A1 (en) 1996-06-27 1997-06-26 Multi-layer film capacitor structures and method

Publications (2)

Publication Number Publication Date
DE69727809D1 DE69727809D1 (de) 2004-04-01
DE69727809T2 true DE69727809T2 (de) 2005-01-13

Family

ID=24692974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997627809 Expired - Fee Related DE69727809T2 (de) 1996-06-27 1997-06-26 Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung

Country Status (7)

Country Link
US (1) US5745335A (de)
EP (2) EP1408537A3 (de)
JP (3) JP2000514243A (de)
AU (1) AU3250097A (de)
DE (1) DE69727809T2 (de)
DK (1) DK0913001T3 (de)
WO (1) WO1998000871A1 (de)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998057341A1 (en) * 1997-06-10 1998-12-17 Usf Filtration And Separations Group, Inc. Capacitor and method of making
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
CA2349636A1 (en) * 1998-11-09 2000-05-18 Paratek Microwave, Inc. Ferroelectric varactor with built-in dc blocks
US6727535B1 (en) 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
ATE337606T1 (de) * 1999-04-09 2006-09-15 St Microelectronics Nv Schichtförmige kondensatorvorrichtung
SE513809C2 (sv) * 1999-04-13 2000-11-06 Ericsson Telefon Ab L M Avstämbara mikrovågsanordningar
JP3701138B2 (ja) * 1999-04-23 2005-09-28 松下電器産業株式会社 電子部品の製造方法
FR2801425B1 (fr) * 1999-11-18 2004-05-28 St Microelectronics Sa Capacite integree a dielectrique hybride
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US6801422B2 (en) 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US7327582B2 (en) * 2000-09-21 2008-02-05 Ultrasource, Inc. Integrated thin film capacitor/inductor/interconnect system and method
US6761963B2 (en) 2000-09-21 2004-07-13 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6890629B2 (en) 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6549396B2 (en) * 2001-04-19 2003-04-15 Gennum Corporation Multiple terminal capacitor structure
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
JP2003060054A (ja) 2001-08-10 2003-02-28 Rohm Co Ltd 強誘電体キャパシタを有する半導体装置
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method
US6998696B2 (en) 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
DE102004026232B4 (de) * 2004-05-28 2006-05-04 Infineon Technologies Ag Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung
JP2006108291A (ja) * 2004-10-04 2006-04-20 Seiko Epson Corp 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
FR2881567A1 (fr) * 2005-02-01 2006-08-04 Commissariat Energie Atomique Condensateur a champ de claquage eleve
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP2006228828A (ja) * 2005-02-15 2006-08-31 Seiko Npc Corp キャパシタを有する半導体装置
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102005044330A1 (de) 2005-09-16 2007-03-29 Epcos Ag Abstimmbarer Kondensator und Schaltung mit einem solchen Kondensator
DE102005056906B4 (de) * 2005-11-29 2010-01-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
WO2008029361A1 (en) * 2006-09-06 2008-03-13 Nxp B.V. Integrated circuit and use thereof
JP4889512B2 (ja) * 2007-01-22 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7936553B2 (en) 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US8467169B2 (en) * 2007-03-22 2013-06-18 Research In Motion Rf, Inc. Capacitors adapted for acoustic resonance cancellation
JP2008277546A (ja) * 2007-04-27 2008-11-13 Rohm Co Ltd 半導体装置
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
CN101896985B (zh) 2007-12-14 2012-05-23 株式会社村田制作所 薄膜叠层电容器的制造方法
JP5282194B2 (ja) * 2008-02-01 2013-09-04 セイコーNpc株式会社 可変容量装置
US20090230446A1 (en) * 2008-03-17 2009-09-17 Technology Alliance Group, Inc. Semiconductor device and bypass capacitor module
KR101065140B1 (ko) 2008-03-17 2011-09-16 가부시끼가이샤 도시바 반도체 기억 장치
JP4660566B2 (ja) * 2008-03-17 2011-03-30 株式会社東芝 不揮発性半導体記憶装置
US8680649B2 (en) * 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls
US8242375B2 (en) * 2008-09-18 2012-08-14 United Technologies Corporation Conductive emissions protection
JP2010098067A (ja) 2008-10-15 2010-04-30 Toshiba Corp 半導体装置
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
JP5267268B2 (ja) * 2009-03-26 2013-08-21 Tdk株式会社 薄膜コンデンサ及びその製造方法
US9908817B2 (en) 2009-06-02 2018-03-06 Uchicago Argonne, Llc Multilayer capacitors, method for making multilayer capacitors
RU2443033C1 (ru) * 2010-12-24 2012-02-20 Владимир Андреевич Степанец Способ управления емкостью электрического конденсатора и конденсатор переменной емкости на основе этого способа
US8842411B2 (en) * 2011-02-23 2014-09-23 Pacesetter, Inc. RF trapezoidal capacitor based EMI feedthru filter assembly
US9082555B2 (en) 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
KR20130070153A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
JP2013207123A (ja) 2012-03-29 2013-10-07 Toshiba Corp 半導体装置
CN104620209B (zh) * 2012-06-09 2018-04-24 约翰逊控制器汽车电子有限责任公司 电容式传感器装置和具有电容式传感器装置的触敏屏
US9299498B2 (en) * 2012-11-15 2016-03-29 Eulex Corp. Miniature wire-bondable capacitor
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
KR101537717B1 (ko) * 2013-09-17 2015-07-20 신유선 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
US20150125342A1 (en) * 2013-11-06 2015-05-07 Kimberly-Clark Worldwide, Inc. Controlled Retention and Removal of Biomaterials and Microbes
CN103745828B (zh) * 2013-11-25 2016-09-28 大连天壹电子有限公司 干式积层陶瓷电容器的漏电流特性改善方法
FR3022072B1 (fr) 2014-06-10 2017-08-25 Commissariat Energie Atomique Dispositif electrique multicouches
US20160181233A1 (en) * 2014-12-23 2016-06-23 Qualcomm Incorporated Metal-insulator-metal (mim) capacitors arranged in a pattern to reduce inductance, and related methods
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10115527B2 (en) 2015-03-09 2018-10-30 Blackberry Limited Thin film dielectric stack
WO2016205078A2 (en) * 2015-06-15 2016-12-22 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9673271B2 (en) 2015-10-12 2017-06-06 Qorvo Us, Inc. Adaptive capacitors with reduced variation in value and in-line methods for making same
KR101872582B1 (ko) 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US10297658B2 (en) 2016-06-16 2019-05-21 Blackberry Limited Method and apparatus for a thin film dielectric stack
US10297389B2 (en) 2016-07-28 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor having asymmetric shaped vias
US10468187B2 (en) 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
KR101912282B1 (ko) 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터
KR101853195B1 (ko) 2016-09-01 2018-04-27 삼성전기주식회사 박막 커패시터
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
JP2018073888A (ja) * 2016-10-25 2018-05-10 大日本印刷株式会社 電子部品およびその製造方法
KR101942729B1 (ko) 2016-11-24 2019-01-28 삼성전기 주식회사 박막 커패시터
US10896950B2 (en) 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US10332687B2 (en) 2017-10-23 2019-06-25 Blackberry Limited Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof
US10497774B2 (en) 2017-10-23 2019-12-03 Blackberry Limited Small-gap coplanar tunable capacitors and methods for manufacturing thereof
US10923286B2 (en) * 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device
JP6988688B2 (ja) * 2018-05-21 2022-01-05 株式会社デンソー 半導体装置
US10615294B2 (en) * 2018-06-13 2020-04-07 Qualcomm Incorporated Variable capacitor
US11004614B2 (en) 2018-12-06 2021-05-11 International Business Machines Corporation Stacked capacitors for use in integrated circuit modules and the like
JP2021077799A (ja) * 2019-11-12 2021-05-20 ローム株式会社 電子部品
CN111788649A (zh) * 2020-01-08 2020-10-16 深圳市汇顶科技股份有限公司 电容器及其制作方法
US20220406530A1 (en) * 2020-03-23 2022-12-22 Tdk Corporation Thin film capacitor and electronic circuit module having the same
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール
TWI744183B (zh) * 2021-02-01 2021-10-21 力晶積成電子製造股份有限公司 電容單元及其製造方法
CN117063284A (zh) * 2021-03-29 2023-11-14 罗姆股份有限公司 隔离器、绝缘模块以及栅极驱动器
US11990470B2 (en) * 2021-09-24 2024-05-21 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors
KR102668436B1 (ko) 2021-11-08 2024-05-24 (주)위드멤스 트렌치 커패시터 및 이의 제조 방법
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470099A (en) * 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
JPH01120858A (ja) * 1987-11-04 1989-05-12 Mitsubishi Electric Corp 集積回路装置
JP2630421B2 (ja) * 1988-04-30 1997-07-16 富士通株式会社 集積回路装置の製造方法
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH0312909A (ja) * 1989-06-12 1991-01-21 Matsushita Electric Ind Co Ltd フィルムコンデンサ
JPH0334580A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 電子部品
JPH04111462A (ja) * 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置
JPH04207011A (ja) * 1990-11-30 1992-07-29 Toshiba Corp 薄膜コンデンサ部品
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JPH0613258A (ja) * 1991-12-20 1994-01-21 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサのパターン形成方法
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5367430A (en) * 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
JPH06231991A (ja) * 1993-02-04 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサの製造方法
JPH0745786A (ja) * 1993-08-02 1995-02-14 Tdk Corp 複合集積回路部品
JP3190177B2 (ja) * 1993-06-01 2001-07-23 ティーディーケイ株式会社 積層型セラミックチップコンデンサの製造方法
CN1030158C (zh) * 1993-09-14 1995-10-25 山东大学 多层高压大容量陶瓷电容器及其包封方法和包封专用模具
US5414588A (en) * 1993-09-20 1995-05-09 The Regents Of The University Of California High performance capacitors using nano-structure multilayer materials fabrication
JPH07245232A (ja) * 1994-03-07 1995-09-19 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
US5457598A (en) * 1994-04-08 1995-10-10 Radford; Kenneth C. High capacitance thin film capacitor
JPH07283076A (ja) * 1994-04-15 1995-10-27 Nippon Telegr & Teleph Corp <Ntt> キャパシタ

Also Published As

Publication number Publication date
JP2009152621A (ja) 2009-07-09
EP0913001A1 (de) 1999-05-06
EP1408537A2 (de) 2004-04-14
AU3250097A (en) 1998-01-21
EP1408537A3 (de) 2004-07-07
JP5225879B2 (ja) 2013-07-03
JP2000514243A (ja) 2000-10-24
JP2013055344A (ja) 2013-03-21
US5745335A (en) 1998-04-28
DK0913001T3 (da) 2004-06-28
JP5695628B2 (ja) 2015-04-08
EP0913001B1 (de) 2004-02-25
WO1998000871A1 (en) 1998-01-08
DE69727809D1 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
DE69727809T2 (de) Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung
DE60132660T2 (de) Verteilte kapazität
DE2805170C2 (de)
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
WO2002095939A1 (de) Piezoelektrische resonatorvorrichtung mit verstimmungsschichtfolge
DE4002037A1 (de) Kondensator und spannungsmultiplizierer unter verwendung des kondensators
DE4300519A1 (de)
DE2326875A1 (de) Transversalfrequenzfilteer
DE10046910A1 (de) Halbleitervorrichtung
DE112016005613T5 (de) Spannungsabhängig abstimmbarer mehrschichtiger Kondensator
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE69022621T2 (de) Integrierter ferro-elektrischer Kondensator.
EP1043741A2 (de) Spannungsabhängiger Dünnschichtkondensator
DE1439711A1 (de) Halbleiteranordnung mit geringer Nebenschlusskapazitaet
DE112013006004T5 (de) Dreidimensionaler Kondensator
DE102007056741A1 (de) Spannungsmodulierter Transistor
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE19846254A1 (de) Infrarotsensor
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE2512870A1 (de) Resonanzkreis mit einem element mit veraenderbarer kapazitaet
DE1464997B1 (de) Mehrstufige,rueckgekoppelte,integrierte Kaskaden- oder Hintereinanderschaltung von Duennschicht-Feldeffekttransistoren
DE3340583A1 (de) Verfahren zum herstellen einer isolierschicht und halbleiterbauelement
DE1439268B1 (de) Integrierte Halbleiterschaltungsanordnung
DE19651554C2 (de) Halbleiterbauelement, das gegen elektromagnetische Störungen geschützt ist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee