JP2013055344A - 多層膜キャパシタ構造及び方法 - Google Patents
多層膜キャパシタ構造及び方法 Download PDFInfo
- Publication number
- JP2013055344A JP2013055344A JP2012237968A JP2012237968A JP2013055344A JP 2013055344 A JP2013055344 A JP 2013055344A JP 2012237968 A JP2012237968 A JP 2012237968A JP 2012237968 A JP2012237968 A JP 2012237968A JP 2013055344 A JP2013055344 A JP 2013055344A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- layer
- layers
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims description 32
- 239000003989 dielectric material Substances 0.000 claims abstract description 16
- 230000007613 environmental effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 26
- 239000010410 layer Substances 0.000 description 214
- 239000010408 film Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 17
- 239000012528 membrane Substances 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】多層膜キャパシタ構造が、モノリシック基板上の下部電極層、下部電極上に敷かれている膜電極及び誘電体材料の対からなる中間層、及び中間層対の上に敷かれている膜電極及び膜誘電体の対からなる上部層を有する。この構造は、デバイスの全周縁にわたって、それぞれの電極層がその上の層の周縁の外側まで側方に広がる、
メサ形状を有することが望ましい。電極をいかなる組合せでも接続でき、いかなる所望の回路接続もできるように、各電極層はその突き出している縁にビアを通して接続できる上部表面を有する。望ましければ、単層キャパシタ構造をフィルタに最適化し得るように、誘電体材料に異なる周波数特性をもたせることができる。
【選択図】図1
Description
形で信頼できるキャパシタ構造が必要とされる。
されている。この特許は、バインダーにセラミック粉末を含む複数のグリーンテープの層
の間に複数の電気導体の印刷層を置くことにより作成される多層キャパシタを開示してい
る。次いで、前記複数の導体層の端に外部と接続するために接続部が作られる。この特許
に示されるキャパシタ構造の問題は、集積化が容易ではなく、さらに前記端部層の接続が
機械的に困難であり時間がかかることである。
いる。この特許は、下部及び上部電極を有し、この上部電極と下部電極との間に多数の強
誘電体材料層と電極層を交互に重ねた強誘電体キャパシタを示している。この特許の目的
はメモリ・デバイスに用いられるキャパシタの欠陥率を下げることである。この特許に示
されるキャパシタは、集積回路の作成に用いられる種類の、一連のデポジション工程によ
り形成されるが、これらの層は非常に薄いので、前記中間層への接続形成の手だては全く
なく、何かそのような接続が形成されるべきであるとも言及されていない。
内のいずれにも簡単に接近できる、改良された膜キャパシタ構造を提供することである。
(a) 基板上に敷かれている下部電極層と、
(b) 前記下部電極上に敷かれている少なくとも1対の膜電極及び膜誘電体材料から
なる中間層と、
(c) 前記中間層の最も上の対の上に敷かれている膜電極及び膜誘電体材料からなる
上部層対を含み、
(d) 前記下部電極は側方に前記中間層の外側まで広がる接続部を有し、前記接続部
は第1の上部表面を有し、前記第1の上部表面は回路に接続されるに適当な手段を含み、
(e) 前記中間層の内の少なくとも1つの電極がより上部の層の外側まで側方に広が
る接続部を有し、前記接続部は第2の上部表面を有し、前記第2の上部表面は回路に接続
されるに適当な手段を含み、
(f) 前記上部電極層は第3の上部表面を有し、前記第3の上部表面は回路に接続さ
れるに適当な手段を含む、
多層キャパシタ構造を提供する。
を有し、これらの電極間に誘電体層を有する強誘電体膜キャパシタの電圧による容量変動
を低減する方法で:複数の膜電極層複数と交互する複数の膜誘電体材料層を有する多層膜
キャパシタ構造を形成して、前記電極層のそれぞれはさらに選ばれた面積を有し、さらに
選ばれた面積のそれぞれは前記多層膜キャパシタ構造の前記電極層の数から1を引いた値
にほぼ等しい比率で前記初めに選ばれた面積より大きい、実質的に直列に配置される積層
キャパシタを含むモノリシック構造を形成することを含む方法を提供する。
高める方法を提供し、前記方法は、それぞれ第1の選ばれた面積を有する第1と第2の電
極を有し、これらの電極間に誘電体層を有する、強誘電体膜キャパシタにかなりの漏洩電
流が流れ始める前記電圧を高める方法を含み、複数の膜電極層複数と交互する複数の膜誘
電体材料層を有する多層膜キャパシタ構造を形成して、前記電極層のそれぞれはさらに選
ばれた面積を有し、さらに選ばれた面積のそれぞれは前記多層膜キャパシタ構造の前記電
極層の数から1を引いた値にほぼ等しい比率で前記第1の選ばれた面積より大きい、実質
的に直列に集成される積層キャパシタを含むモノリシック構造を形成することを含む。
容量素子が妨害性の影響から比較的絶縁されるキャパシタを作成する方法を提供する。本
態様において本発明は、電気的に直列に集成される積層キャパシタを含むモノリシック構
造を形成するための複数の膜電極層と交互する複数の膜誘電体材料層を含み、前記キャパ
シタは下層キャパシタ、上層キャパシタ、及び前記下層及び上層キャパシタの間の中間キ
ャパシタを含み、前記中間キャパシタは前記上層及び下層キャパシタより実質的に容量が
小さく、前記上層及び下層キャパシタにより外部の影響から保護され、前記上層、下層及
び中間キャパシタは直列に集成され、前記上層及び下層キャパシタは回路と接続するに適
当な手段を含む、モノリシック多層膜構造を提供する。
るであろう。
2を参照する。この構造10は、絶縁層14(例えば二酸化シリコンまたはその他のいず
れか適当な絶縁材料)に覆われた、通常の基板12(例えばシリコンまたはその他のいず
れか適当な材料)を含む。前記絶縁層14の上面には、いずれか適当な材料(例えばニッ
ケル、白金、あるいはパラジウム)で作成される通常の下部電極16がある。
,20b,及び22a,22bがある。上層中間層22a,22bの上には、上部層24
a,24b(層24aは電極層、層24bは誘電体層)がある。図示されている前記電極
層及び誘電体層の全てが、スパッタリング、化学的気相デポジション、蒸着、またはスピ
ン−オン技法等の、全て当該分野でよく知られた通常の方法で被着された膜層である。前
記中間及び上部電極層は、前記下部電極16と同様に、白金及び/またはパラジウム等の
いずれか適当な金属の層である。前記誘電体層は、所望のいずれか適当な材料の層である
。特に適していると分かっている材料の種類の1つは、例えば特許文献2に開示され、ま
たキャパシタの分野ではよく知られている、強誘電体材料として知られ、あるいは極性誘
電体材料とも呼ばれる種類である。強(極性)誘電体材料の例は、ジルコン酸−チタン酸
−鉛組成物である。よく知られているように、強(極性)誘電体材料はキュリー温度より
低い温度で自発的分極を示す。
望ましければより厚くすることもできるが、代表的には0.03〜1.0μm程度の、非
常に薄い膜層である。
造に集成されている。メサ構造においては、全て平面の大きさで、下方の各層対の上面が
その上の各層の下面より大きく、前記その上の層の外側まで側方に広がるように、前記層
対は上方から下方に順次大きくなっている。
図2aでは明解さのために省かれている)、代表的にはやはり二酸化シリコンである、絶
縁層26で覆われる。この絶縁層26は前記メサの階段状パターンに従うので、絶縁層2
6は各電極層16,18a,20a,22aの突き出した縁の上に一組の環状平面30,
32,34,36を区画する。窓すなわち経由路(以降ビアと称する)が環状平面30か
ら36に開けられ、このビアを通して既述の電極への(代表的には金あるいはその他の適
当な導電材料の)接続部30,40,42,44が設けられる。
部を配列するには十分である。(代表的には前記接続部はそれが位置する棚の幅の1/2
から2/3を占めるであろう。)望ましければ点線で示されているように、ある与えられ
た用途において、当該回路封入品の作成における利便性をより大きくするため、与えられ
たどの電極についても最良の位置にある接続部が用いられるように、各中間電極層に追加
の電気的接続部46,48,50,42を作ることもできる。上部電気的接続部も前記上
部電極24aに作られる。
するための切込み領域を有することもできる。このことが、ある誘電体層20aおよびそ
れに伴う電極層20bを示す、図2bに示されている。前記誘電体層20aは、接続部5
7のための拡張された棚領域56を前記電極層20b上に露出する、切込み角(かど)5
5を有する。このような拡張された棚領域は各電極層の外周に沿った別の位置に露出させ
ることもできる。
に対しても、受注生産の汎用性、各キャパシタ構造の特性数値及び信頼性の最適化、及び
生産効率が得られるように、各電極層について1つより多くの位置に独立かつ任意に接続
できる。3対の中間電極−誘電体層が示されてきたが、中間層はいくつでも所望の数だけ
作り得ることは理解されるであろう。さらに、前記メサは、例えば正方形、長方形、円形
、楕円形、あるいはL字形の、いかなる形状をもとることができる。露出した縁に接続部
を有する前記メサ構造のさらなる利点は、欠陥及び付着問題をおこす、誘電体層を貫通す
る開口をもつ必要がないことである。
難となる。しかしメサ構造により、垂直方向で一致した縁を有する積層構造よりも大きな
許容差が許される。すなわち図3に示されるように、前記誘電体層の側方外縁58は、当
該誘電体層の各辺に関して、前記電極層の側方外縁59の間のどこにあってもよく、よっ
て縁にオーバーハングを生ずる危険性がほとんどない、相当の製造許容度が得られる。
て、前記薄膜絶縁層26(または薄膜中間層誘電体)が被覆するに困難な垂直な縁が形成
される可能性はほとんどない。
膜デバイス構造についてはよく知られた2種の普遍的な作成方法がある。これらの方法
とは、下方進行方式及び積上げ方式作成である。下方進行方式は、前記の層構造を作り上
げるに十分な数の、基板上への多数の全面膜層の被着を含む。次いでそれぞれの層のパタ
ーンを区画するために、マスクとエッチングを用いて下方進行方式のパターン形成が行わ
れる。図4aから4eは、図1及び2のメサ構造の作成に用いられた下方進行方式パター
ン形成を示す。
、前記基板12上の前記絶縁層14の上に無パターンの全面層構造60をなして被着され
る。図4bは(前述したように、既知のマスク及びエッチング技法により)パターン形成
されている前記上部電極及び誘電体層24a,24bを示す。
電極及び誘電体層の連続パターン形成を示す。前記下部電極16のパターン形成(図示せ
ず)後、前記被覆絶縁層26(図4eには示されていない)が加えられる。
のパターン内に存在する領域を排除することは不可能であることが認められるであろう。
このことはメサ構造が用いられる場合には問題とならない。さらに、メサ構造のある層に
エッチングが施されるとき、外層の全側面は等しい処理を受け、得られる構造の予測可能
性が改善される。
く。いくつかの積上げ方式作成方法が知られている。1つの方法においては、全面層が敷
かれることにより一つの層が形成され、次いで不要な全面層材料を取り除いてその層をパ
ターン形成する。その後次の層が付け加えられる。あるいは、選択的パターン被着法を用
いる。リフトオフあるいはシャドウマスクが、前記基板上の膜に所望のパターンを選択的
に形成するために用いられる。この方法では、前記膜が被着されるときに基板上にはリフ
トオフ・マスクが存在し、膜被着後リフトオフ・マスクが除去され、パターン形成された
膜を後に残す。図1及び2に示されるメサ構造は、下方進行方式あるいは積上げ方式の作
成方法のいずれを用いても形成できるが、下方進行方式作成を用いると、製造上重要な利
点がいくつか得られる。
立体形状的及び化学的に一様な条件の下でおこることである。前記構造は敷かれながらパ
ターン形成される必要がないので、連続する各全面膜層を一様な立体形状的及び化学的特
性を有する直前の層の全く同じ表面上に形成することができる。この結果、材料互換性を
失わせる側方の変化すなわち移行領域は全くない。積上げ方式作成の場合には、別個の立
体形状的及び化学的性質を有する、基板の2つの領域上で凝集し成長する膜は、前記異な
る領域上では異なる特性をもつようになるだろう。さらに、(既述のメサ構造に望ましい
)下方進行方式構成においては立体形状上の非一様性が存在しないから、被着層がおそら
く薄く形成されている移行領域端すなわち段部における膜応力及び欠陥の発生も防止でき
る。
全面層構造60を作成した後、所望に応じて特注のメサを形成できることである。この1
例が、在庫品であってよい、前記無パターンの全面層構造60が示される、図5に示され
ている。この無パターンの全面層構造60は、次いで、(例として示される)2つのメサ
構造64a,64bを有する特注メサ・アレーにされる。次いで、このメサ構造64a,
64bは66で示されるように配線されて特注製品となる。
れる)やはり2つのメサ構造68a,68bを有する在庫メサ・アレー68の作成に用い
られる。このメサ・アレー68は、例えば図6の70で示されている特注配線のような、
顧客の要望に従った配線が施されるべき在庫品として役立つ。
ードタイムを短縮し、在庫費用を軽減することができ、よって効率を改善できる。
記構造の全電極及び誘電体層は直前の層の平坦面上に形成され、立体形状的な(垂直な)
段差上には形成されない。このことは、薄膜が被着面上での凝集を必要とする以上、立体
形状的な段差上よりも平坦な(水平な)面上に層を被着する方が有効であるから、前記メ
サ構造の重要な利点である。メサ構造においては、保護すなわち外被絶縁層26のみが立
体形状的な段差上に形成される必要がある。従って得られる構造が化学的、機械的及び物
理的非一様性をもつ可能性は、前記層がより変化の多い立体形状の上に作成される場合に
くらべて低い。
なるキャパシタのために用い得るという、高い融通性を提供することも認められるであろ
う。すなわち、前記基板上のキャパシタのいくつかをある目的のために最適化し、他のキ
ャパシタを別の目的のために最適化することができる。これらの目的のいくつかが本明細
書の残りの部分で記述される。
次に前記下部電極16と前記基板12との間の寄生容量の影響を示す、図7a及び7b
を参照する。図7aは、交互する3つの電極16,20a,24aが72で一緒に接続さ
れ、交互する2つの電極18a,22aが74で一緒に接続されて、各キャパシタの容量
がCの、並列接続された4つの平行平板キャパシタを形成しているところを示す。(実際
には各層の面積が違うので、各キャパシタの容量は同じではないが、誘電体層の厚さすな
わち比を変えることにより同じにすることができる。)下部電極16と基板12との間の
寄生容量はCsで示される。
は、下部電極78の面積は通常、図7aの下部電極16のほぼ4倍でなければならない。
従って、電極78とその基板80との間の寄生容量は4Csであり、図7aの寄生容量よ
り4倍大きい。
するように接続された5つの電極を有する、多層キャパシタ構造10を再び示す図8aを
参照する。それぞれの電極の組の間の誘電体層18a,20b,22b,24bは、印加
電界の周波数に対する応答が互いに異なるように作られている。既知の多くの誘電体材料
の誘電率が周波数にともなって変化し、通常、周波数がロールオフ周波数をこえて増加す
ると急激に低下する(周波数がこのロールオフ周波数より高いと、材料はそれ以上エネル
ギーを貯えられない)ことはよく知られている。上述の特性を示す材料の例には、前記ジ
ルコン酸−チタン酸−鉛(PZT)族の仲間、チタン酸−バリウム−ストロンチウム(B
ST)族の仲間,二酸化シリコン、及び窒化シリコンがある。
さらに高くなるにつれて層20b,22b及び24bの誘電率が順次ロールオフするとす
る。この場合の容量対周波数のグラフは図8bに示されるようになる。ここで線分84は
容量A,B,C,Dのいずれもロールオフしていないときの総容量を示し、線分86は容
量Aが急激に低い値までロールオフしたときの総容量を示し、線分88は容量Bが急激に
低い値までロールオフしたときの総容量を示し、線分90は誘電体層24bのみが有効に
機能しているときの総容量を示す。説明のため前記ロールオフが急峻であるように示され
ているが、通常は用いられる材料に依存する傾きを有する。誘電体層の厚さを互いに異な
るように(すなわち異なる容量をもつように)して、さらに各キャパシタ層の特性を変え
ることもできる。各キャパシタA,B,C,Dはそれ自身多層積層構造であってよく、ま
たそれぞれにおいて層数を変えることもできる。
ルタにおいて有用である。周波数応答の異なるキャパシタの組合せは、一般に図8bに示
される特性と同様の容量対周波数特性を与えるため一つに結合されるが、このことは、所
望の容量値対周波数特性の組合せを達成すためには様々な層の誘電特性及び/または厚さ
を変えなければならない単一のモノリシック構造ではこれまで決してできないことであっ
た。
膜層を互いに密接に関連させて形成する必要があることである。従ってアニール温度は、
最も温度に敏感な材料の層に合わせて行われなければならない。必要であれば、図8aの
キャパシタ構造は、積上げ方式の手法で作成することもできる。この場合、最も高温のア
ニールを必要とし最初に敷かれるのは前記下部層である。次いで、より低温のアニールを
必要とし、それにしか耐えられない層のみが前記アニール温度がより高い層の上に敷かれ
、前記より高温の層がアニールされた後にアニールされる。
施の形態においては、前記下部電極16は別の材料、すなわち絶縁材料14の上に被着し
なければならない。前記2種の物質の間の密着層は、これらの層が全て比較的薄い膜であ
るため、前記下部電極16の性能を落とすかもしれない相互作用を引きおこす。これは層
対層の調和性を低下させ、また特性数値及び信頼性の予測性も低下させる。図9は、前記
下部電極16と前記第1の誘電体層18bを、接続94で示されるように代わりに第2の
電極層18aに接続して、事実上回避することによりこの問題を処理している。下部電極
16には回路接続はなされず、望ましければ、(図示されているように)電極16への接
続を可能にするビアは作成されない。前記第2の電極18aは、第1の誘電体層18bに
十分密着し、第1の誘電体層18bに弱くしか依存しない望ましい微構造を有するとして
いる。いずれにしても、前記第2の電極18aのこの微構造は、引き続いて形成される誘
電体層20bの微構造に影響し、多層構造のさらに引き続く層に引き継がれ(上方に伝わ
り)、前記第1の電極16及び前記第1の誘電体層18bにある異常は、これらの層に接
続しないことで実質的に回避される。
れ得る。例として、他の2つの接続が95及び96で示されている。
きおこされる前記デバイスの故障を防止できる、本発明の実施の形態を示す図10を参照
する。図10の実施の形態は、図示されているようにメサ形状をとり、上面に電極102
また下面にもう1つの電極104をもつ埋込誘電体膜層102を有する膜キャパシタ構造
18を作成することにより上記の問題を処理する。電極104の下では、大容量膜誘電体
層106が絶縁基板110上の下部電極108を覆っている。電極102の上では、別の
大容量膜誘電体層112が上部電極114に覆われている。接続部116,118が前記
上部及び下部電極108,114に作られているが、電極102,104にはない。すな
わち、120,122,124で示される3つのキャパシタが形成される。キャパシタ1
20,124は、キャパシタ122を実質的に封入し、ガスあるいは蒸気の侵入からキャ
パシタ122を保護する役目を果たしている。本適用においては、(直列に接続されてい
る)この組合せから得られる容量が埋込キャパシタ122により左右されるように、キャ
パシタ120,124で形成される容量はキャパシタ122の容量値よりかなり大きな容
量値を有する。例えば、キャパシタ122の容量がCであり、上層及び下層キャパシタ1
20,124の容量がそれぞれ10Cであれば、前記構造18の容量C総合は、
配されている。
。ここで、プライム付の数字は図10の要素に対応する要素を示す。図11においては上
層キャパシタ120及び下層キャパシタ106は、中間キャパシタ122と、(中間キャ
パシタ122には接続部を作る必要がないので)側面が同一面にそろっている。このこと
は、中間キャパシタ122の保護を若干改善する。
料を使用すること及び/または薄い誘電体層106,112を使用することにより調整で
きる。しかし、多数のキャパシタが単一の基板上に形成されるならば、あるキャパシタの
ある層をより薄くまたはより厚くすることは、多数回の再マスク作業が(前記基板上の異
なる領域に対して)施されない限り、前記基板上の全てのキャパシタについて同じことが
できる必要がある。多数の再マスク作業は欠陥の増加をもたらすので、通常は好ましくな
い。
、この接続点が寄生容量に敏感である場合の使用に対する、図12に示される。本適用に
おいては、(図7aに関連して記述されているように、前記基板と結合する寄生容量Cs
を有する)前記下部電極16が接地される。次いで、回路接続点130への接続134が
前記第2電極18aからなされる。さらに、通常上部電極24aへの接続136を含む、
本キャパシタ構造の他のいずれの所望の電極にも接続がなされる。
もあるが、多くの回路においてはいくつかの接続点が寄生に敏感であり、上部電極24a
はすでに寄生敏感接続点の1つに接続されているであろう。
地を“見る”べきではない。このような場合には前記下部誘電体層18bが、前記第2電
極層18aと接地との間の容量を低減するために、低誘電率材料で作られるかあるいは比
較的厚く作られるか、またはその両方である。
チチップ・モジュール集成製品内にある膜キャパシタと隣接する部品との間の容量性結合
を最小限にとどめるという要求を扱う。図13の実施の形態においては、前記下部及び上
部電極16,24aがいずれも接地され、残る中間層がキャパシタを構成するために用い
られる。接続部138,140が前記中間電極18a,20a,22aのいずれかに作ら
れる。
の接続に用いられる電極層18a,22a双方の接地との間の寄生容量を低減する役に立
つ。
から14dを参照する。一般に、強誘電体膜は単層誘電体キャパシタ146に対して曲線
144で示されるような非線型の電圧依存性を有する、すなわち中心DC電圧Vの回りの
かなり小さな変化が容量を急激に低下させる。前記膜が薄くなるほど、この問題はますま
す重大になる。多くの場合、前記容量−電圧特性は、
の印加電圧Vにおける容量、Cは0ボルトにおける容量、およびαは前記誘電体材料の膜
厚を含む特性に依存する定数である。
は、以下で述べるように、それぞれの層の容量は前記メサ構造のため若干異なる。)得ら
れる曲線は図14aに148で示され、前記容量C10(V)は印加電圧への依存性がか
なり小さくなっていることが分かるであろう。しかし前記キャパシタは直列接続なので、
C10(V)はC146(V)の1/4にすぎない。
の面積がキャパシタ10の層の4倍である、図14dに示されるようなキャパシタ構造1
0’を作成することにより処理できる。この構造に対する容量−電圧曲線は図14aに1
50で示され、容量は、
構造のキャパシタを作り、この構造のそれぞれのキャパシタの大きさをそれ相当に拡大す
ることによりかなり小さくすることができる。
、(前記メサ構造により)連続する層の面積が互いに若干異なるため、互いに多少異なっ
ていることに注意されたい。しかしこの違いは小さく、所望の総合容量を得るために全体
の面積を調整することにより補償できる。一般に、隣接する層対の間の面積(従って容量
)の違いは、1%から20%の範囲にあるであろう。4対の層では一般に、前記上部及び
下部対の間の面積の差は、4%から50%の間にあるであろう。前記複数の層を並列接続
すると前記面積の差は通常問題とならないが、直列接続では面積の差は通常小さい値に保
たれる。前記誘電体層の厚さも変え得るが、再マスク作業を避けるため、単一の基板上の
全ての誘電体層の厚さは(図8a,8bのような特別の場合を除き)同じとすることが、
製造上の容易さ及び後の注文生産のためには望ましい。
しければ、また直列接続とするのであれば、前記下部層を除く全ての層を側面が垂直な積
層とすることができる。しかし、1つの基板上のあるキャパシタが垂直な縁をもってパタ
ーン形成されるならば、(多数回の再パターン形成作業を避けるため)前記基板上の全て
の前記キャパシタについて同じことがなされなければならなくなる。よって、メサ構造が
望ましい。
においては、漏洩電流はある与えられた印加電圧で流れ始め、前記印加電圧の増加ととも
に増加する。図15aは、図15bに示され容量Cを有する単層誘電体キャパシタ154
の代表的な相対動作電流(すなわち漏洩電流)対印加電圧曲線を152で示している。図
15aでは対数−対数目盛が用いられている。かなりの動作電流が印加電圧値V1の点1
55で流れ始め、その点から急速に増加していることが分かるであろう(V1より低い電
圧では、前記漏洩電流は一般に10−8アンペア/cm2より小さい)。
れば、前記動作電圧は全ての層の間で分割されて、各層にかかる電界は1/Nに縮小され
る。ここでNは、誘電体層の数である。一般に、ランダム欠陥がいずれの層においても前
記漏洩を支配しているのでなければ、前記電流対印加電圧の関係は、単層動作に関する前
記電圧範囲でほぼ1/Nに縮小されるであろう。構造10の前記4つのキャパシタのそれ
ぞれの容量はほぼCとしている。従って、構造10の相対動作電流はより高い閾値印加電
圧をこえてからのみ、急激に増加しはじめる。
これを補償するためにそれぞれの層の大きさすなわち容量値を、図15dの10’に示さ
れるように、比例拡大することができる。図15dにおいては、それぞれの層の面積は図
15cの層の4倍であるとしている。図15aの曲線156で示される相対動作電流は、
曲線152と同様の形状を有する、すなわち、閾値点158までは徐々に増加し次いでそ
の後急激に増加する。4層の場合の点158は、電圧V1より4倍大きい電圧V2に生じ
る(容量を大きくするためには前記誘電体層の厚さはを薄くすることもできるが、一部は
漏洩電流がさらに大きくなるため、また一部は、既述したように、多数回の再マスク作業
を避けようとするならば基板上の他のキャパシタの全ても同じ処理を受ける必要があるた
め、単純にこの手法を用いるのは望ましくない)。
なわち相対動作電流はキャパシタ154より若干大きいが、ほんの少し大きいだけ(同じ
桁である)ことは分かるであろう。
なわち相対動作電流はキャパシタ154より0から4桁(べき次数)小さくなり得る。こ
れは直列接続キャパシタ10’が前記高漏洩閾値電圧V2=4V1にまだ達していないか
らである。
動作電流は、前記電流−電圧特性が図15aに与えられる例にあるようにスーパーリニア
であれば、キャパシタ154よりも(同じ印加電圧Vに対して)約4桁低いままである。
本例では、キャパシタ10’の面積拡大は、動作電流における前記の有利なスーパーリニ
ア縮小をまったく相殺していない。
と容量値との間を最適化できることは認められるであろう。
信号がほとんどの強誘電体キャパシタの容量を変動させることも知られている。図16に
おいて、曲線162は代表的な単層誘電体強誘電体膜キャパシタの印加AC信号電圧によ
る前記容量変動を示している。曲線164は図15cの構造10を用いた場合のAC信号
による容量変動を示している。前述と同様に、印加電圧が用いられた層の間で分割され、
この結果描かれた範囲では比較的リニアな容量対AC電圧曲線164が得られる。前記の
層は直列接続されているから、0ボルトにおいて、曲線164の全容量は曲線162の1
/4にすぎない。前述と同様に、これは図15dの構造10’で示されるように前記キャ
パシタ層の面積を拡大することにより処理され、図16の曲線166が得られる。曲線1
66は曲線162よりかなりリニアである。
破壊(TDDB)と呼ばれる現象に関係している。これは、単層キャパシタの漏洩電流密
度対時間を(対数−対数目盛で)プロットした図17に描かれている。通常前記漏洩電流
密度は、誘電体に電荷が蓄積するにつれて、直線168で示されるように時間とともに減
少する。しかし169に示されるように、漏洩電流の突発的増加(バースト)が時々おこ
る。回路に雑音あるいはさらによくない症状を引きおこす、これらのどちらかというと予
測不可能なバーストは、いろいろな要因、例えば空間的にランダムな点欠陥、その点に熱
破壊を引きおこす局所点加熱、電荷キャリアの局所蓄積、及び水分増加、によりおこり得
る。異なる層では異なる時間でTDDBがおこるならば、生じるそれぞれの雑音バースト
の大きさは(ある層にTDDBがあっても他の層にはないであろうから)小さくなるので
、面積を拡大した多層構造の使用によりTDDBの影響を低減できる。
ャパシタ構造170はメサ構造ではなく、代わりに、基板176を覆う絶縁174上に形
成された下部電極172及び電極172の上に位置する3対の付加電極層−誘電体層17
8a,178b,180a,180b及び182a,182bを有する千鳥格子構造であ
る点が、図1及び2に示された構造と異なっている。
190で示されるように回路接続部を各電極に設け得るように、各電極172,178a
,180a,180bは残余層から横に引き出されている。用いられる材料は前出の実施
の形態と同じ、すなわち既知の被着方法で敷かれた膜導電体及び膜誘電体層である。図1
8a,18bの実施の形態においては上層が下層を越えて突き出ているから、図18a,
18bの実施の形態は下方進行方式パターン形成ではなく積上げ方式作成により築かれな
ければならないことは明らかであろう。
て電極層のいずれかまたは全てに設け得るという利点を有する。しかし図18a,18b
の実施の形態の欠点は、192,194で示されるようなコーナー部には凹凸があってそ
の上への膜被着が困難であり、ある領域では厚すぎて適当な密着性を得られず、(各電極
層の周縁部まわりのどこにでも接続部を設けることのできるメサ構造と比較して)接続領
域に用い得る位置が制限され、寄生容量が大きくなるという問題があることである。
れ得ることが認められるであろう。
12 基板
14 絶縁層
16 下部電極
18a,18b,20a,20b,22a,22b 中間電極層−誘電体層対
24a,24b 上部層
26 絶縁層
30,32,34,36 環状平面
38,40,42,44 接続部
Claims (4)
- 第1の電極および第2の電極を有する強誘電体膜キャパシタの電圧による容量の変動を低減する方法であって、前記第1の電極および前記第2の電極のそれぞれは、第1の選択された領域を有し、前記第1の電極の前記第1の選択された領域と前記第2の電極の前記第1の選択された領域の間には誘電体層があり、
前記方法は、複数の膜電極層と交互する複数の誘電体材料膜層を有する多層膜キャパシタ構造を形成することにより、実質的に直列に集成された積層キャパシタを含むモノリシック構造を形成することを含み、前記電極層のそれぞれは、さらに選択された領域を有し、前記さらに選択された領域のそれぞれは、前記多層膜キャパシタ構造の前記電極層の数から1を引いた数にほぼ等しい倍率で前記第1の選択された領域よりも大きい、方法。 - 第1の電極および第2の電極を有する強誘電体膜キャパシタにおいてかなりの漏洩電流が流れ始める電圧を増大させる方法であって、前記第1の電極および前記第2の電極のそれぞれは、第1の選択された領域を有し、前記第1の電極の前記第1の選択された領域と前記第2の電極の前記第1の選択された領域の間には誘電体層があり、
前記方法は、複数の膜電極層と交互する複数の誘電体材料膜層を有する多層膜キャパシタ構造を形成することにより、実質的に直列に集成された積層キャパシタを含むモノリシック構造を形成することを含み、前記電極層のそれぞれは、さらに選択された領域を有し、前記さらに選択された領域のそれぞれは、前記多層膜キャパシタ構造の前記電極層の数から1を引いた数にほぼ等しい倍率で前記第1の選択された領域よりも大きい、方法。 - 前記電極層は、少なくとも5個存在する、請求項1または請求項2に記載の方法。
- 複数の膜電極層と交互する複数の誘電体材料膜層を含むことにより、電気的に直列に集成された積層キャパシタを含むモノリシック構造を形成するモノリシック多層膜キャパシタ構造であって、前記キャパシタは、下層キャパシタと、上層キャパシタと、前記下層キャパシタと前記上層キャパシタとの間の中間キャパシタとを含み、前記中間キャパシタは、前記上層キャパシタおよび前記下層キャパシタよりも実質的に小さい容量値を有し、前記上層キャパシタおよび前記下層キャパシタによって環境の影響から保護されており、前記上層キャパシタと前記下層キャパシタと前記中間キャパシタとが直列に集成されているとともに、前記上層キャパシタと前記下層キャパシタとが回路に接続されるように適合されている手段を含む、モノリシック多層膜キャパシタ構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/671,057 US5745335A (en) | 1996-06-27 | 1996-06-27 | Multi-layer film capacitor structures and method |
US08/671,057 | 1996-06-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023545A Division JP5225879B2 (ja) | 1996-06-27 | 2009-02-04 | 多層膜キャパシタ構造及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055344A true JP2013055344A (ja) | 2013-03-21 |
JP5695628B2 JP5695628B2 (ja) | 2015-04-08 |
Family
ID=24692974
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10503681A Ceased JP2000514243A (ja) | 1996-06-27 | 1997-06-26 | 多層膜キャパシタ構造及び方法 |
JP2009023545A Expired - Lifetime JP5225879B2 (ja) | 1996-06-27 | 2009-02-04 | 多層膜キャパシタ構造及び方法 |
JP2012237968A Expired - Lifetime JP5695628B2 (ja) | 1996-06-27 | 2012-10-29 | 多層膜キャパシタ構造及び方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10503681A Ceased JP2000514243A (ja) | 1996-06-27 | 1997-06-26 | 多層膜キャパシタ構造及び方法 |
JP2009023545A Expired - Lifetime JP5225879B2 (ja) | 1996-06-27 | 2009-02-04 | 多層膜キャパシタ構造及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5745335A (ja) |
EP (2) | EP0913001B1 (ja) |
JP (3) | JP2000514243A (ja) |
AU (1) | AU3250097A (ja) |
DE (1) | DE69727809T2 (ja) |
DK (1) | DK0913001T3 (ja) |
WO (1) | WO1998000871A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018073888A (ja) * | 2016-10-25 | 2018-05-10 | 大日本印刷株式会社 | 電子部品およびその製造方法 |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998057341A1 (en) * | 1997-06-10 | 1998-12-17 | Usf Filtration And Separations Group, Inc. | Capacitor and method of making |
US5978206A (en) * | 1997-09-30 | 1999-11-02 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
ATE294452T1 (de) * | 1998-11-09 | 2005-05-15 | Paratek Microwave Inc | Ferroelektrischer varaktor mit eingebauter gleichstromblockierung |
US6727535B1 (en) | 1998-11-09 | 2004-04-27 | Paratek Microwave, Inc. | Ferroelectric varactor with built-in DC blocks |
DE69932917D1 (de) * | 1999-04-09 | 2006-10-05 | St Microelectronics Nv | Schichtförmige Kondensatorvorrichtung |
SE513809C2 (sv) * | 1999-04-13 | 2000-11-06 | Ericsson Telefon Ab L M | Avstämbara mikrovågsanordningar |
JP3701138B2 (ja) * | 1999-04-23 | 2005-09-28 | 松下電器産業株式会社 | 電子部品の製造方法 |
FR2801425B1 (fr) * | 1999-11-18 | 2004-05-28 | St Microelectronics Sa | Capacite integree a dielectrique hybride |
US6370013B1 (en) * | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
US6801422B2 (en) | 1999-12-28 | 2004-10-05 | Intel Corporation | High performance capacitor |
US6724611B1 (en) * | 2000-03-29 | 2004-04-20 | Intel Corporation | Multi-layer chip capacitor |
US6411494B1 (en) * | 2000-04-06 | 2002-06-25 | Gennum Corporation | Distributed capacitor |
US6970362B1 (en) | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
US6775150B1 (en) * | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
US6890629B2 (en) | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
WO2002025709A2 (en) | 2000-09-21 | 2002-03-28 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
US6549396B2 (en) * | 2001-04-19 | 2003-04-15 | Gennum Corporation | Multiple terminal capacitor structure |
US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
JP2003060054A (ja) | 2001-08-10 | 2003-02-28 | Rohm Co Ltd | 強誘電体キャパシタを有する半導体装置 |
US6998696B2 (en) | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
DE10260352A1 (de) * | 2002-12-20 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung |
US8569142B2 (en) * | 2003-11-28 | 2013-10-29 | Blackberry Limited | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same |
JP4937495B2 (ja) * | 2003-12-25 | 2012-05-23 | 新光電気工業株式会社 | キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法 |
DE102004026232B4 (de) * | 2004-05-28 | 2006-05-04 | Infineon Technologies Ag | Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung |
JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
FR2881567A1 (fr) * | 2005-02-01 | 2006-08-04 | Commissariat Energie Atomique | Condensateur a champ de claquage eleve |
JP2006253631A (ja) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
JP2006228828A (ja) * | 2005-02-15 | 2006-08-31 | Seiko Npc Corp | キャパシタを有する半導体装置 |
JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102005044330A1 (de) | 2005-09-16 | 2007-03-29 | Epcos Ag | Abstimmbarer Kondensator und Schaltung mit einem solchen Kondensator |
DE102005056906B4 (de) * | 2005-11-29 | 2010-01-07 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung |
WO2008029361A1 (en) * | 2006-09-06 | 2008-03-13 | Nxp B.V. | Integrated circuit and use thereof |
JP4889512B2 (ja) * | 2007-01-22 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7936553B2 (en) | 2007-03-22 | 2011-05-03 | Paratek Microwave, Inc. | Capacitors adapted for acoustic resonance cancellation |
US8467169B2 (en) | 2007-03-22 | 2013-06-18 | Research In Motion Rf, Inc. | Capacitors adapted for acoustic resonance cancellation |
JP2008277546A (ja) * | 2007-04-27 | 2008-11-13 | Rohm Co Ltd | 半導体装置 |
US7981759B2 (en) * | 2007-07-11 | 2011-07-19 | Paratek Microwave, Inc. | Local oxidation of silicon planarization for polysilicon layers under thin film structures |
CN101896985B (zh) | 2007-12-14 | 2012-05-23 | 株式会社村田制作所 | 薄膜叠层电容器的制造方法 |
JP5282194B2 (ja) * | 2008-02-01 | 2013-09-04 | セイコーNpc株式会社 | 可変容量装置 |
JP4660566B2 (ja) * | 2008-03-17 | 2011-03-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US20090230446A1 (en) * | 2008-03-17 | 2009-09-17 | Technology Alliance Group, Inc. | Semiconductor device and bypass capacitor module |
US7910973B2 (en) | 2008-03-17 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US8680649B2 (en) * | 2008-08-22 | 2014-03-25 | Stmicroelectronics (Tours) Sas | Multi-layer film capacitor with tapered film sidewalls |
US8242375B2 (en) * | 2008-09-18 | 2012-08-14 | United Technologies Corporation | Conductive emissions protection |
JP2010098067A (ja) | 2008-10-15 | 2010-04-30 | Toshiba Corp | 半導体装置 |
US8194387B2 (en) | 2009-03-20 | 2012-06-05 | Paratek Microwave, Inc. | Electrostrictive resonance suppression for tunable capacitors |
JP5267268B2 (ja) * | 2009-03-26 | 2013-08-21 | Tdk株式会社 | 薄膜コンデンサ及びその製造方法 |
US9908817B2 (en) | 2009-06-02 | 2018-03-06 | Uchicago Argonne, Llc | Multilayer capacitors, method for making multilayer capacitors |
RU2443033C1 (ru) * | 2010-12-24 | 2012-02-20 | Владимир Андреевич Степанец | Способ управления емкостью электрического конденсатора и конденсатор переменной емкости на основе этого способа |
US8842411B2 (en) * | 2011-02-23 | 2014-09-23 | Pacesetter, Inc. | RF trapezoidal capacitor based EMI feedthru filter assembly |
US9082555B2 (en) * | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
KR20130070153A (ko) * | 2011-12-19 | 2013-06-27 | 에스케이하이닉스 주식회사 | 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법 |
JP2013207123A (ja) | 2012-03-29 | 2013-10-07 | Toshiba Corp | 半導体装置 |
JP6104370B2 (ja) * | 2012-06-09 | 2017-03-29 | ジョンソン コントロールズ オートモーティブ エレクトロニクス ゲーエムベーハー | 容量センサー配列および容量センサー配列を備えるタッチセンサー式スクリーン |
US9299498B2 (en) * | 2012-11-15 | 2016-03-29 | Eulex Corp. | Miniature wire-bondable capacitor |
US9041148B2 (en) * | 2013-06-13 | 2015-05-26 | Qualcomm Incorporated | Metal-insulator-metal capacitor structures |
KR101537717B1 (ko) * | 2013-09-17 | 2015-07-20 | 신유선 | 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법 |
US20150125342A1 (en) * | 2013-11-06 | 2015-05-07 | Kimberly-Clark Worldwide, Inc. | Controlled Retention and Removal of Biomaterials and Microbes |
CN103745828B (zh) * | 2013-11-25 | 2016-09-28 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
FR3022072B1 (fr) | 2014-06-10 | 2017-08-25 | Commissariat Energie Atomique | Dispositif electrique multicouches |
US20160181233A1 (en) * | 2014-12-23 | 2016-06-23 | Qualcomm Incorporated | Metal-insulator-metal (mim) capacitors arranged in a pattern to reduce inductance, and related methods |
JP2016162904A (ja) * | 2015-03-03 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10115527B2 (en) | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
WO2016205078A2 (en) * | 2015-06-15 | 2016-12-22 | Sandisk Technologies Llc | Passive devices for integration with three-dimensional memory devices |
US9673271B2 (en) | 2015-10-12 | 2017-06-06 | Qorvo Us, Inc. | Adaptive capacitors with reduced variation in value and in-line methods for making same |
KR101872582B1 (ko) | 2016-03-22 | 2018-06-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
US10297658B2 (en) | 2016-06-16 | 2019-05-21 | Blackberry Limited | Method and apparatus for a thin film dielectric stack |
US10297389B2 (en) | 2016-07-28 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Thin-film capacitor having asymmetric shaped vias |
KR101912282B1 (ko) | 2016-08-05 | 2018-10-29 | 삼성전기 주식회사 | 박막 커패시터 |
US10468187B2 (en) | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
KR101853195B1 (ko) | 2016-09-01 | 2018-04-27 | 삼성전기주식회사 | 박막 커패시터 |
JP6805702B2 (ja) | 2016-10-11 | 2020-12-23 | Tdk株式会社 | 薄膜コンデンサ |
JP2018063989A (ja) | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜キャパシタ |
JP6737118B2 (ja) | 2016-10-11 | 2020-08-05 | Tdk株式会社 | 薄膜コンデンサ |
KR101942729B1 (ko) | 2016-11-24 | 2019-01-28 | 삼성전기 주식회사 | 박막 커패시터 |
US10896950B2 (en) | 2017-02-27 | 2021-01-19 | Nxp Usa, Inc. | Method and apparatus for a thin film dielectric stack |
US10497774B2 (en) | 2017-10-23 | 2019-12-03 | Blackberry Limited | Small-gap coplanar tunable capacitors and methods for manufacturing thereof |
US10332687B2 (en) | 2017-10-23 | 2019-06-25 | Blackberry Limited | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof |
US10923286B2 (en) * | 2018-02-21 | 2021-02-16 | Nxp Usa, Inc. | Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device |
JP6988688B2 (ja) * | 2018-05-21 | 2022-01-05 | 株式会社デンソー | 半導体装置 |
US10615294B2 (en) * | 2018-06-13 | 2020-04-07 | Qualcomm Incorporated | Variable capacitor |
US11004614B2 (en) | 2018-12-06 | 2021-05-11 | International Business Machines Corporation | Stacked capacitors for use in integrated circuit modules and the like |
JP2021077799A (ja) * | 2019-11-12 | 2021-05-20 | ローム株式会社 | 電子部品 |
WO2021138839A1 (zh) * | 2020-01-08 | 2021-07-15 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
WO2021193512A1 (ja) * | 2020-03-23 | 2021-09-30 | Tdk株式会社 | 薄膜コンデンサ及びこれを備える電子回路モジュール |
WO2021193513A1 (ja) * | 2020-03-24 | 2021-09-30 | Tdk株式会社 | コンデンサ部品及びこれを備える電子回路モジュール |
TWI744183B (zh) * | 2021-02-01 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 電容單元及其製造方法 |
CN117063284A (zh) * | 2021-03-29 | 2023-11-14 | 罗姆股份有限公司 | 隔离器、绝缘模块以及栅极驱动器 |
US11990470B2 (en) * | 2021-09-24 | 2024-05-21 | International Business Machines Corporation | Ferroelectric and paraelectric stack capacitors |
KR102668436B1 (ko) | 2021-11-08 | 2024-05-24 | (주)위드멤스 | 트렌치 커패시터 및 이의 제조 방법 |
US11869725B2 (en) * | 2021-11-30 | 2024-01-09 | Texas Instruments Incorporated | Multi-stacked capacitor |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4470099A (en) * | 1982-09-17 | 1984-09-04 | Matsushita Electric Industrial Co., Ltd. | Laminated capacitor |
JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
US4827323A (en) * | 1986-01-07 | 1989-05-02 | Texas Instruments Incorporated | Stacked capacitor |
JPH01120858A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 集積回路装置 |
JP2630421B2 (ja) * | 1988-04-30 | 1997-07-16 | 富士通株式会社 | 集積回路装置の製造方法 |
US4914546A (en) * | 1989-02-03 | 1990-04-03 | Micrel Incorporated | Stacked multi-polysilicon layer capacitor |
JPH0312909A (ja) * | 1989-06-12 | 1991-01-21 | Matsushita Electric Ind Co Ltd | フィルムコンデンサ |
JPH0334580A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 電子部品 |
JPH04111462A (ja) * | 1990-08-31 | 1992-04-13 | Fujitsu Ltd | 半導体装置 |
JPH04207011A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 薄膜コンデンサ部品 |
US5206788A (en) * | 1991-12-12 | 1993-04-27 | Ramtron Corporation | Series ferroelectric capacitor structure for monolithic integrated circuits and method |
JPH0613258A (ja) * | 1991-12-20 | 1994-01-21 | Matsushita Electric Ind Co Ltd | 薄膜積層コンデンサのパターン形成方法 |
US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
US5367430A (en) * | 1992-10-21 | 1994-11-22 | Presidio Components, Inc. | Monolithic multiple capacitor |
JPH06231991A (ja) * | 1993-02-04 | 1994-08-19 | Matsushita Electric Ind Co Ltd | 薄膜積層コンデンサの製造方法 |
JPH0745786A (ja) * | 1993-08-02 | 1995-02-14 | Tdk Corp | 複合集積回路部品 |
JP3190177B2 (ja) * | 1993-06-01 | 2001-07-23 | ティーディーケイ株式会社 | 積層型セラミックチップコンデンサの製造方法 |
CN1030158C (zh) * | 1993-09-14 | 1995-10-25 | 山东大学 | 多层高压大容量陶瓷电容器及其包封方法和包封专用模具 |
US5414588A (en) * | 1993-09-20 | 1995-05-09 | The Regents Of The University Of California | High performance capacitors using nano-structure multilayer materials fabrication |
JPH07245232A (ja) * | 1994-03-07 | 1995-09-19 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
US5457598A (en) * | 1994-04-08 | 1995-10-10 | Radford; Kenneth C. | High capacitance thin film capacitor |
JPH07283076A (ja) * | 1994-04-15 | 1995-10-27 | Nippon Telegr & Teleph Corp <Ntt> | キャパシタ |
-
1996
- 1996-06-27 US US08/671,057 patent/US5745335A/en not_active Expired - Lifetime
-
1997
- 1997-06-26 AU AU32500/97A patent/AU3250097A/en not_active Abandoned
- 1997-06-26 EP EP97928073A patent/EP0913001B1/en not_active Expired - Lifetime
- 1997-06-26 EP EP03078542A patent/EP1408537A3/en not_active Withdrawn
- 1997-06-26 DK DK97928073T patent/DK0913001T3/da active
- 1997-06-26 DE DE1997627809 patent/DE69727809T2/de not_active Expired - Fee Related
- 1997-06-26 JP JP10503681A patent/JP2000514243A/ja not_active Ceased
- 1997-06-26 WO PCT/CA1997/000456 patent/WO1998000871A1/en active IP Right Grant
-
2009
- 2009-02-04 JP JP2009023545A patent/JP5225879B2/ja not_active Expired - Lifetime
-
2012
- 2012-10-29 JP JP2012237968A patent/JP5695628B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018073888A (ja) * | 2016-10-25 | 2018-05-10 | 大日本印刷株式会社 | 電子部品およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5225879B2 (ja) | 2013-07-03 |
DE69727809D1 (de) | 2004-04-01 |
WO1998000871A1 (en) | 1998-01-08 |
EP0913001A1 (en) | 1999-05-06 |
AU3250097A (en) | 1998-01-21 |
DK0913001T3 (da) | 2004-06-28 |
EP1408537A2 (en) | 2004-04-14 |
JP2000514243A (ja) | 2000-10-24 |
JP2009152621A (ja) | 2009-07-09 |
DE69727809T2 (de) | 2005-01-13 |
EP1408537A3 (en) | 2004-07-07 |
JP5695628B2 (ja) | 2015-04-08 |
EP0913001B1 (en) | 2004-02-25 |
US5745335A (en) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5695628B2 (ja) | 多層膜キャパシタ構造及び方法 | |
US6525427B2 (en) | BEOL decoupling capacitor | |
JP5159776B2 (ja) | キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 | |
CN1205648C (zh) | 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 | |
US5654581A (en) | Integrated circuit capacitor | |
JP4002647B2 (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
WO2001078093A2 (en) | Distributed capacitor | |
US7026680B2 (en) | Thin film capacitive element, method for producing same and electronic device | |
JPH05299578A (ja) | 半導体装置およびその製法 | |
JPH0878283A (ja) | 薄膜キャパシタ | |
EP0893832A2 (en) | Semiconductor device including a capacitor device and method for fabricating the same | |
JPS63266809A (ja) | 集積薄膜コンデンサ | |
JPH07302888A (ja) | 半導体集積回路コンデンサおよびその電極構造 | |
US5539613A (en) | Compact semiconductor device including a thin film capacitor of high reliability | |
CN1084050C (zh) | 含有带无源元件的薄膜结构的电子元件 | |
JPH0685193A (ja) | 半導体装置 | |
JP3163761B2 (ja) | 集積回路装置 | |
JP3909086B2 (ja) | 電子装置 | |
JP6416102B2 (ja) | 可変容量デバイスおよび通信装置 | |
JP2006093322A (ja) | 可変容量コンデンサ | |
JPH08335667A (ja) | コンデンサの製造方法 | |
JP2006093323A (ja) | 可変容量コンデンサ | |
JP2001345233A (ja) | 薄膜電子部品およびその製法並びに基板 | |
JP2005158965A (ja) | 薄膜コンデンサおよび薄膜コンデンサ付き回路基板 | |
JP2006179674A (ja) | 可変容量コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5695628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |