JP4889512B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4889512B2 JP4889512B2 JP2007011745A JP2007011745A JP4889512B2 JP 4889512 B2 JP4889512 B2 JP 4889512B2 JP 2007011745 A JP2007011745 A JP 2007011745A JP 2007011745 A JP2007011745 A JP 2007011745A JP 4889512 B2 JP4889512 B2 JP 4889512B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- electrode
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
中塚忠良、"携帯電話用低雑音GaAsIC"、応用物理、第67巻、第4号、462−466,1998
前記第1金属膜、前記第1絶縁膜、および前記第2金属膜は、前記容量素子の第1容量を構成しており、前記第2金属膜、前記第2絶縁膜、および前記第3金属膜は、前記容量素子の第2容量を構成しており、前記第1層間絶縁膜には、前記第1金属膜と接続する第1スルーホールが設けられており、前記第2層間絶縁膜には、前記第2金属膜と接続する第2スルーホールが設けられており、前記第2開口部は、その平面形状において、前記第1開口部の内側に設けられており、前記第1スルーホールは、その平面形状において、前記第1開口部および前記第2開口部の外側に設けられており、前記第2スルーホールは、その平面形状において、前記第1開口部および前記第2開口部の外側に設けられている半導体集積回路装置。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図1および図2において、1はGaAs基板、2は絶縁膜、3はMIM容量の第1電極、3Aは第1電極3の配線接続部、4は第1層間絶縁膜、5は第1容量絶縁膜、6はMIM容量の第2電極、7は引き出し線、8は第2層間絶縁膜、9は第2容量絶縁膜、10はMIM容量の第3電極、11は第1保護膜、12は第1金属配線、13は第2金属配線、14は表面保護膜、CO1は第1容量開口部、CO2は第2容量開口部、TH1は第1スルーホール、TH2は第2スルーホール、TH3は第3スルーホール、TH4は第4スルーホールである。なお、図1において、第1スルーホールTH1と第3スルーホールTH3は重なっており、第1金属配線12の外周と第1電極3の外周の一部は重なっている。
図8において、C1,C2はそれぞれMIM容量、L1,L2,L3はそれぞれインダクタ、F1,F2はそれぞれ電界効果型トランジスタ(FET)、P1,P2,P3,P4,P5,P6はそれぞれボンディングパッド、W1は電界効果型トランジスタF1と電極パッドW1を接続する金属配線、W2,W3,W4はMIM容量に接続される金属配線である。なお、図8では、金属配線W1、W2、W3、W4以外の金属配線および抵抗素子は省略している。
図9および図10において、1はGaAs基板、2は絶縁膜、3は第1電極、3Aは第1電極3の配線接続部、4は第1層間絶縁膜、5は第1容量絶縁膜、6は第2電極、7は引き出し線、9は第2容量絶縁膜、10は第3電極、11は第1保護膜、12は第1金属配線、13は第2金属配線、14は第2保護膜(表面保護膜)、15は中間配線、15Aは中間配線の配線接続部、TH1は第1スルーホール、TH2は第2スルーホール、TH3は第3スルーホール、TH4は第4スルーホール、TH5は第5スルーホールである。なお、図9において、第1スルーホールTH1と第3スルーホールTH3は重なっており、第1金属配線12の外周と第1電極3の外周も重なっているとする。
図11および図12において、CO1は第1容量開口部、CO2は第2容量開口部、CO3は第3容量開口部、TH1は第1スルーホール、TH2は第2スルーホール、TH6は第6スルーホール、TH7は第7スルーホール、TH8は第8スルーホール、TH9は第9スルーホール、1はGaAs基板、2は絶縁膜、3は第1電極、3Aは第1電極3の配線接続部、4は第1層間絶縁膜、5は第1容量絶縁膜、6は第2電極、6Aは第2電極6の配線接続部、7は第1引き出し線、8は第2層間絶縁膜、9は第2容量絶縁膜、10は第3電極、10Aは第3電極10の配線接続部、11は第1保護膜、12は第1金属配線、13は第2金属配線、14は第2保護膜(表面保護膜)、16は第2引き出し線、17は第3層間絶縁膜、18は第3容量絶縁膜、19は第4電極である。図11において、第1スルーホールTH1、第6スルーホールTH6、第8スルーホールTH8は同じ位置に形成されているため重ねて示しており、第7スルーホールTH7、第9スルーホールTH9も同様に重ねて示してある。
図13および図14において、1はGaAs基板、2は絶縁膜、20は下部電極(第1電極)、21は層間絶縁膜、22は容量絶縁膜、23は上部電極(第2電極)、11は第1保護膜、12は第1金属配線、13は第2金属配線、14は第2保護膜(表面保護膜)、TH2は第2スルーホール、TH10は第10スルーホール、TH11は第11スルーホールである。
2…絶縁膜
3…第1電極
3A…第1電極の配線接続部
4…第1層間絶縁膜
5…第1容量絶縁膜
6…第2電極
6A…第2電極の配線接続部
7…引き出し線(第1引き出し線)
7A…引き出し線の配線部
8…第2層間絶縁膜
9…第2容量絶縁膜
10…第3電極
10A…第3電極の配線接続部
11…第1保護膜
12…第1金属配線
13…第2金属配線
14…第2保護膜(表面保護膜)
15…中間配線
16…第2引き出し線
17…第3層間絶縁膜
18…第3容量絶縁膜
19…第4電極
20…下部電極(第1電極)
21…層間絶縁膜
22…容量絶縁膜
23上部電極(第2電極)
CO1…第1容量開口部
CO2…第2容量開口部
CO3…第3容量開口部
TH1…第1スルーホール
TH2…第2スルーホール
TH3…第3スルーホール
TH4…第4スルーホール
TH5…第5スルーホール
TH6…第6スルーホール
TH7…第7スルーホール
TH8…第8スルーホール
TH9…第9スルーホール
TH10…第10スルーホール
TH11第11スルーホール
C1…第1MIM容量
C2…第2MIM容量
F1,F2…電界効果型トランジスタ
L1,L2,L3…インダクタ
P1,P2,P3,P4,P5,P6…ボンディングパッド
W1,W2,W3,W4…金属配線
Claims (12)
- 半導体基板上に形成された容量素子を有する半導体集積回路装置であって、
前記半導体基板上に形成された第1金属膜と、
前記第1金属膜上に形成された第1層間絶縁膜と、
前記第1層間絶縁膜に形成され、かつ、前記第1金属膜と接続する第1開口部と、
前記第1開口部内の前記第1金属膜上に形成された第1絶縁膜と、
前記第1絶縁膜上および前記第1層間絶縁膜上に形成された第2金属膜と、
前記第1層間絶縁膜上および前記第2金属膜上に形成された第2層間絶縁膜と、
前記第2層間絶縁膜に形成され、かつ、前記第2金属膜と接続する第2開口部と、
前記第2開口部内の前記第2金属膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された第3金属膜と、
を有し、
前記第1金属膜、前記第1絶縁膜、および前記第2金属膜は、前記容量素子の第1容量を構成しており、
前記第2金属膜、前記第2絶縁膜、および前記第3金属膜は、前記容量素子の第2容量を構成しており、
前記第1層間絶縁膜には、前記第1金属膜と接続する第1スルーホールが設けられており、
前記第2層間絶縁膜には、前記第2金属膜と接続する第2スルーホールが設けられており、
前記第2開口部は、その平面形状において、前記第1開口部の内側に設けられており、
前記第1スルーホールは、その平面形状において、前記第1開口部および前記第2開口部の外側に設けられており、
前記第2スルーホールは、その平面形状において、前記第1開口部および前記第2開口部の外側に設けられていることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記第1金属膜と前記第3金属膜とは電気的に接続しており、
前記第1容量と前記第2容量とが並列接続されていることを特徴とする半導体集積回路装置。 - 請求項2に記載の半導体集積回路装置は更に、
前記第2層間絶縁膜上および前記第3金属膜上に形成された第1保護膜と、
前記第1保護膜に形成され、かつ、前記第3金属膜と接続する第3開口部と、
前記第1保護膜上に形成され、かつ、前記第3金属膜と電気的に接続する第4金属膜とを有し、
前記第1保護膜には、前記第1スルーホール上に設けられた第3スルーホールが設けられており、
前記第4金属膜は、前記第1スルーホールおよび前記第3スルーホールを介して、前記第1金属膜と電気的に接続していることを特徴とする半導体集積回路装置。 - 請求項3に記載の半導体集積回路装置において、
前記第1スルーホール内には、前記第2金属膜が形成される工程と同工程で形成された金属膜が形成されていることを特徴とする半導体集積回路装置。 - 請求項3または請求項4のいずれか1項に記載の半導体集積回路装置において、
前記第2スルーホールおよび前記第3スルーホール内には、前記第4金属膜が形成される工程と同工程で形成された金属膜が形成されていることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項5のいずれか1項に記載の半導体集積回路装置において、
前記第1金属膜は、金を含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項5のいずれか1項に記載の半導体集積回路装置において、
前記第1金属膜は、アルミニウムを含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項7のいずれか1項に記載の半導体集積回路装置において、
前記第2金属膜は、金を含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項8のいずれか1項に記載の半導体集積回路装置において、
前記第3金属膜は、金を含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項9のいずれか1項に記載の半導体集積回路装置において、
前記第1絶縁膜は、窒化シリコン膜を含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項10のいずれか1項に記載の半導体集積回路装置において、
前記第2絶縁膜は、窒化シリコン膜を含む膜であることを特徴とする半導体集積回路装置。 - 請求項1乃至請求項11のいずれか1項に記載の半導体集積回路装置において、
前記半導体基板は、GaAsであることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011745A JP4889512B2 (ja) | 2007-01-22 | 2007-01-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011745A JP4889512B2 (ja) | 2007-01-22 | 2007-01-22 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27528299A Division JP2001102529A (ja) | 1999-09-28 | 1999-09-28 | Mim構造の容量素子及びそれを有する半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103977A JP2007103977A (ja) | 2007-04-19 |
JP4889512B2 true JP4889512B2 (ja) | 2012-03-07 |
Family
ID=38030533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011745A Expired - Fee Related JP4889512B2 (ja) | 2007-01-22 | 2007-01-22 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4889512B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133424A (ja) * | 2014-01-14 | 2015-07-23 | 住友電工デバイス・イノベーション株式会社 | 電子部品の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745335A (en) * | 1996-06-27 | 1998-04-28 | Gennum Corporation | Multi-layer film capacitor structures and method |
-
2007
- 2007-01-22 JP JP2007011745A patent/JP4889512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007103977A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8253523B2 (en) | Spiral inductor device | |
US6624501B2 (en) | Capacitor and semiconductor device | |
US7494867B2 (en) | Semiconductor device having MIM capacitive elements and manufacturing method for the same | |
US7187026B2 (en) | Semiconductor device and method of manufacturing the same | |
US8187965B2 (en) | Wirebond pad for semiconductor chip or wafer | |
US6614091B1 (en) | Semiconductor device having a wire bond pad and method therefor | |
JP4470013B2 (ja) | キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板 | |
JP4913329B2 (ja) | 半導体装置 | |
US20070235790A1 (en) | Capacitor structure of semiconductor device and method of fabricating the same | |
US20120252181A1 (en) | Semiconductor device having capacitor capable of reducing additional processes and its manufacture method | |
CN100565875C (zh) | 对称电感元件 | |
US8159077B2 (en) | Pad in semicondcutor device and fabricating method thereof | |
JP2006019692A (ja) | 半導体装置 | |
JP3351377B2 (ja) | 高周波回路装置 | |
KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
JP4889512B2 (ja) | 半導体集積回路装置 | |
US8022805B2 (en) | Spiral inductor device | |
JP2001102529A (ja) | Mim構造の容量素子及びそれを有する半導体集積回路装置 | |
JP4795521B2 (ja) | 半導体装置及びその製造方法 | |
JPH0521710A (ja) | 半導体装置 | |
CN100442507C (zh) | 对称电感元件 | |
JP2010135453A (ja) | 半導体装置、半導体装置の製造方法 | |
CN115207217A (zh) | 半导体结构、电子装置及半导体结构的制造方法 | |
WO2011037101A1 (ja) | 電子回路デバイス | |
JP2009038203A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |