CN117063284A - 隔离器、绝缘模块以及栅极驱动器 - Google Patents

隔离器、绝缘模块以及栅极驱动器 Download PDF

Info

Publication number
CN117063284A
CN117063284A CN202280024369.9A CN202280024369A CN117063284A CN 117063284 A CN117063284 A CN 117063284A CN 202280024369 A CN202280024369 A CN 202280024369A CN 117063284 A CN117063284 A CN 117063284A
Authority
CN
China
Prior art keywords
electrode portion
capacitor
layer
voltage circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280024369.9A
Other languages
English (en)
Inventor
和田惠治
滨泽靖史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117063284A publication Critical patent/CN117063284A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

隔离器具有绝缘层和埋入到绝缘层的电容器。电容器包含：第一电极部、第二电极部和中间电极部。第一电极部设置于绝缘层内，并与形成于绝缘层的表面的第一焊盘连接。第二电极部设置于绝缘层内，并与形成于绝缘层的表面的第二焊盘连接。中间电极部设置于绝缘层内，与第一电极部及第二电极部不连接。中间电极部具有：第一中间层及第二中间层，其在绝缘层的厚度方向的位置互不相同；连接部，其在绝缘层的厚度方向上延伸，并将第一中间层与所述第二中间层相连。第一电极部和第二电极部经由中间电极部而耦合，由此构成电容器。

Description

隔离器、绝缘模块以及栅极驱动器
技术领域
本公开涉及隔离器(isolator)、绝缘模块以及栅极驱动器(gate driver)。
背景技术
作为对晶体管等开关元件的栅极施加栅极电压的栅极驱动器，已知有例如绝缘型栅极驱动器。例如，在专利文献1中，记载了作为具有变压器的绝缘型栅极驱动器的半导体集成电路，该变压器具有初级侧的第一线圈以及次级侧的第二线圈。
现有技术文献
专利文献
专利文献1：日本特开2013-51547号公报
发明内容
发明要解决的课题
在此，栅极驱动器有时具有：低压电路，其构成为通过被施加第一电压而进行动作；高压电路，其构成为通过被施加比第一电压高的第二电压而进行动作。此时，变压器用于使低压电路与高压电路绝缘。在该栅极驱动器中，有时要求提高绝缘耐压。此外，低压电路与高压电路的绝缘构造不限于变压器，例如也可以是使用了电容器的绝缘构造。
用于解决课题的手段
解决上述课题的隔离器，其具有绝缘层和埋入到所述绝缘层的电容器。所述电容器包含：第一电极部，其设置于所述绝缘层内，并与形成在该绝缘层的表面的第一焊盘连接；第二电极部，其设置于所述绝缘层内，并与形成在所述绝缘层的表面的第二焊盘连接；以及中间电极部，其设置在所述绝缘层内，与所述第一电极部及所述第二电极部不连接。所述中间电极部具有：第一中间层及第二中间层，其在所述绝缘层的厚度方向上的位置互不相同；以及连接部，其在所述绝缘层的厚度方向上延伸，并将所述第一中间层和所述第二中间层相连。所述第一电极部和所述第二电极部经由所述中间电极部而耦合，由此构成所述电容器。
解决上述课题的绝缘模块，其具有所述隔离器，所述隔离器连接在驱动开关元件的栅极驱动器所包含的低压电路芯片与高压电路芯片之间，所述绝缘模块还具有所述低压电路芯片。
解决上述课题的绝缘模块，其具有所述隔离器，所述隔离器用于使驱动开关元件的栅极驱动器所包含的低压电路芯片与高压电路芯片绝缘，所述绝缘模块还具有所述高压电路芯片。
解决上述课题的栅极驱动器，其向开关元件的栅极施加驱动电压信号，所述栅极驱动器具有：低压电路芯片，其包含低压电路，该低压电路构成为通过被施加第一电压而进行动作；高压电路芯片，其包含高压电路，该高压电路构成为通过被施加比所述第一电压高的第二电压而进行动作；以及隔离器，其连接于所述低压电路芯片与所述高压电路芯片之间，所述隔离器具有：绝缘层；第一电极部，其设置于所述绝缘层内，并与形成于该绝缘层的表面的第一焊盘连接；第二电极部，其设置于所述绝缘层内，并与形成在所述绝缘层的表面的第二焊盘连接；以及中间电极部，其设置于所述绝缘层内，与所述第一电极部及所述第二电极部不连接，所述中间电极部具有：第一中间层及第二中间层，其在所述绝缘层的厚度方向的位置互不相同；连接部，其在所述绝缘层的厚度方向上延伸，并将所述第一中间层与所述第二中间层相连，所述第一电极部和所述第二电极部经由所述中间电极部而耦合，由此构成电容器。
解决上述课题的绝缘模块，其具有隔离器，该隔离器具有绝缘层和埋入于所述绝缘层的电容器，所述隔离器具有：绝缘层；第一电极部，其设置于所述绝缘层内，并与形成于该绝缘层的表面的第一焊盘连接；第二电极部，其设置于所述绝缘层内，并与形成在所述绝缘层的表面的第二焊盘连接；以及中间电极部，其设置于所述绝缘层内，与所述第一电极部及所述第二电极部不连接，所述中间电极部具有：第一中间层及第二中间层，其在所述绝缘层的厚度方向的位置互不相同；以及连接部，其在所述绝缘层的厚度方向上延伸，并将所述第一中间层与所述第二中间层相连，所述第一电极部和所述第二电极部经由所述中间电极部而耦合，由此构成所述电容器。
发明效果
根据上述栅极驱动器以及绝缘模块，能够实现绝缘耐压的提高。
附图说明
图1是第一实施方式的栅极驱动器的示意性的电路图。
图2是表示第一实施方式的栅极驱动器的内部结构的俯视图。
图3是图2的栅极驱动器中的电容器芯片的电容器的示意性的俯视图。
图4是图2的电容器芯片的示意性的剖视图。
图5是比较例的电容器芯片的示意性的剖视图。
图6是第二实施方式的栅极驱动器的示意性的电路图。
图7是表示第二实施方式的栅极驱动器的内部结构的俯视图。
图8是第三实施方式的栅极驱动器的示意性的电路图。
图9是第三实施方式的栅极驱动器中的绝缘模块的示意性的剖视图。
图10是第四实施方式的栅极驱动器的示意性的电路图。
图11是第四实施方式的栅极驱动器中的绝缘模块的示意性的剖视图。
图12是第五实施方式的栅极驱动器的示意性的电路图。
图13是第五实施方式的栅极驱动器中的绝缘模块的示意性的剖视图。
图14是变更例的栅极驱动器中的电容器芯片的示意性的剖视图。
图15是变更例的栅极驱动器中的电容器芯片的示意性的剖视图。
图16是变更例的栅极驱动器的一部分的示意性的剖视图。
图17是变更例的栅极驱动器的一部分的示意性的剖视图。
图18是变更例的电容器芯片的示意性的剖视图。
图19是变更例的栅极驱动器的示意性的电路图。
图20是表示图19的栅极驱动器的内部结构的俯视图。
具体实施方式
以下，参照附图对栅极驱动器的实施方式进行说明。以下所示的实施方式例示用于将技术思想具体化的结构、方法，各结构部件的材质、形状、构造、配置、尺寸等不限于下述内容。
[第一实施方式]
参照图1～图4，对第一实施方式的栅极驱动器10进行说明。图1简化表示栅极驱动器10的电路结构的一例。
如图1所示，栅极驱动器10对开关元件的栅极施加驱动电压信号，例如，应用于搭载于电动汽车、混合动力汽车的逆变器装置500。逆变器装置500具有：相互串联连接的一对开关元件501、502、栅极驱动器10、以及控制栅极驱动器10的ECU(Electronic ControlUnit)503。开关元件501例如是与驱动电源连接的高侧的开关元件，开关元件502是低侧的开关元件。作为开关元件501、502，例如可举出SiMOSFET(Si Metal-Oxide-SemiconductorField-Effect Transistor)、SiCMOSFET、IGBT(Insulated Gate Bipolar Transistor)等晶体管。本实施方式的栅极驱动器10对开关元件501的栅极施加驱动电压信号。此外，在以后的说明中，设为开关元件501、502使用MOSFET的情况进行说明。
栅极驱动器10按开关元件501、502分别设置，单独驱动开关元件501、502。在本实施方式中，为了便于说明，对驱动开关元件501的栅极驱动器10进行说明。
栅极驱动器10具有：低压电路20，其构成为通过被施加第一电压V1而进行动作；高压电路30，其构成为通过被施加比第一电压V1高的第二电压V2而进行动作；电容器40。第一电压V1和第二电压V2是直流电压。
本实施方式的栅极驱动器10构成为：根据来自作为外部控制装置的ECU503的控制信号，从低压电路20经由电容器40向高压电路30传递信号，从高压电路30输出驱动电压信号。
作为从低压电路20传向高压电路30的信号，即从低压电路20输出的信号，例如是用于驱动开关元件501的信号，作为一例，可举出置位信号(SET)及复位信号(RESET)。置位信号是传递来自ECU503的控制信号的上升的信号，复位信号是传递来自ECU503的控制信号的下降的信号。也可以说置位信号和复位信号是用于生成开关元件501的驱动电压信号的信号。因此，置位信号和复位信号对应于第一信号。
低压电路20是与ECU503电连接的电路，根据从ECU503输入的控制信号生成置位信号及复位信号。例如，低压电路20响应于控制信号的上升而生成置位信号，另一方面，响应于控制信号的下降而生成复位信号。并且，低压电路20朝向高压电路30发送所生成的置位信号和复位信号。
高压电路30是与开关元件501的栅极电连接的电路，根据从低压电路20接收到的置位信号以及复位信号，生成用于驱动开关元件501的驱动电压信号，将该驱动电压信号施加于开关元件501的栅极。即，也可以说高压电路30根据从低压电路20输出的第一信号来生成施加于开关元件501的栅极的驱动电压信号。详细而言，高压电路30根据置位信号生成使开关元件501接通(ON)的驱动电压信号，并施加于开关元件501的栅极。另一方面，高压电路30根据复位信号生成使开关元件501断开(OFF)的驱动电压信号，并将该驱动电压信号施加于开关元件501的栅极。这样，通过栅极驱动器10控制开关元件501的接通断开。
高压电路30例如具有被输入置位信号以及复位信号的RS型触发器电路、根据RS型触发器电路的输出信号生成驱动电压信号的驱动器部。其中，高压电路30的具体电路结构是任意的。
电容器40设置在低压电路20与高压电路30之间。即，低压电路20与高压电路30经由电容器40电连接。在本实施方式的栅极驱动器10中，通过电容器40将低压电路20与高压电路30绝缘。更详细而言，通过电容器40限制在低压电路20与高压电路30之间传递直流电压，另一方面，能够进行置位信号、复位信号等各种信号的传递。
即，将低压电路20与高压电路30绝缘的状态是指在低压电路20与高压电路30之间直流电压的传递被阻断的状态，允许低压电路20与高压电路30之间的信号的传递。
栅极驱动器10的绝缘耐压例如为2500Vrms以上且7500Vrms以下。本实施方式的栅极驱动器10的绝缘耐压为3750Vrms左右。但是，栅极驱动器10的绝缘耐压的具体数值不限于此，是任意的。
本实施方式中的电容器40的绝缘耐压例如为2500Vrms以上且7500Vrms以下。此外，电容器40的绝缘耐压也可以为2500Vrms以上且5700Vrms以下。但是，不限于此，电容器40的绝缘耐压是任意的。
在本实施方式中，独立地设置低压电路20的接地和高压电路30的接地。以下，将低压电路20的接地电位设为第一基准电位，将高压电路30的接地电位设为第二基准电位。该情况下，第一电压V1是来自第一基准电位的电压，第二电压V2是来自第二基准电位的电压。第一电压V1例如为4.5V以上且5.5V以下，第二电压V2例如为9V以上且24V以下。
以下，对电容器40进行详细说明。
本实施方式的栅极驱动器10对应于从低压电路20朝向高压电路30传递两种信号，而具有两个电容器40。详细而言，栅极驱动器10具有用于传送置位信号的电容器40和用于传送复位信号的电容器40。以下，为了便于说明，将用于传送置位信号的电容器40设为电容器40A，将用于传送复位信号的电容器40设为电容器40B。
栅极驱动器10具有：将低压电路20与电容器40A连接的低压信号线21A、将低压电路20与电容器40B连接的低压信号线21B。因此，低压信号线21A将置位信号从低压电路20传递到电容器40A。低压信号线21B将复位信号从低压电路20传递到电容器40B。
栅极驱动器10具有：将电容器40A与高压电路30连接的高压信号线31A、将电容器40B与高压电路30连接的高压信号线31B。因此，高压信号线31A将置位信号从电容器40A传递到高压电路30。高压信号线31B将复位信号从电容器40B传递到高压电路30。
电容器40A具有第一电极41A和第二电极42A。第一电极41A与低压电路20电连接，第二电极42A与高压电路30电连接。
电容器40B具有第一电极41B和第二电极42B。第一电极41B与低压电路20电连接，第二电极42B与高压电路30电连接。
以下，使用图2对栅极驱动器10的构造进行说明。图2示出表示栅极驱动器10的内部结构的俯视图的一例。此外，在图1中，简化表示栅极驱动器10的电路结构，因此，图2的栅极驱动器10的外部端子的数量比图1的栅极驱动器10的外部端子的数量多。在此，栅极驱动器10的外部端子的数量是指能够将栅极驱动器10与ECU503、开关元件501(参照图1)等栅极驱动器10的外部电子部件连接的外部电极的数量。另外，图2的栅极驱动器10中的从低压电路20向高压电路30发送信号的信号线的数量(后述的导线W的数量)比图1的栅极驱动器10的信号线的数量多。
如图2所示，栅极驱动器10是对多个半导体芯片进行了单封装化而成的半导体装置，例如安装于在逆变器装置500中设置的电路基板。此外，各开关元件501、502安装于与上述电路基板不同的安装基板。在该安装基板安装有冷却器。
栅极驱动器10的封装形式是SO系，在本实施方式中是SOP。栅极驱动器10具有：作为半导体芯片的低压电路芯片60、高压电路芯片70以及电容器芯片80、搭载有低压电路芯片60的低压引线框90、搭载有高压电路芯片70的高压引线框100、将各引线框90、100的一部分及各芯片60、70、80密封的密封树脂110。此外，在本实施方式中，电容器芯片80对应于“隔离器”。电容器芯片80及密封树脂110对应于将低压电路20与高压电路30绝缘的“绝缘模块”。另外，在图2中，为了便于说明栅极驱动器10的内部结构，用双点划线表示密封树脂110。另外，栅极驱动器10的封装形式能够任意地改变。
密封树脂110由具有电绝缘性的材料构成，例如由黑色的环氧树脂构成。密封树脂110形成为以z方向为厚度方向的矩形板状。密封树脂110具有4个树脂侧面111～114。详细而言，密封树脂110具有作为x方向的两端面的树脂侧面111、112和作为y方向的两端面的树脂侧面113、114。x方向和y方向是与z方向正交的方向。x方向和y方向彼此正交。此外，在以后的说明中，俯视图是指从z方向观察。
低压引线框90及高压引线框100分别由导体构成，在本实施方式中由Cu(铜)构成。各引线框90、100设置成跨越密封树脂110的内外。
低压引线框90具有：配置在密封树脂110内的低压裸片焊盘91、配置成跨越密封树脂110的内外的多根低压引线92。各低压引线92构成与ECU503(参照图1)等外部电子设备电连接的外部端子。
低压电路芯片60和电容器芯片80搭载于低压裸片焊盘91。在俯视图中，低压裸片焊盘91配置成其y方向的中央比密封树脂110的y方向的中央靠近树脂侧面113。在本实施方式中，低压裸片焊盘91不从密封树脂110露出。俯视图中的低压裸片焊盘91的形状是x方向为长边方向，y方向为短边方向的矩形状。
多根低压引线92在x方向上相互分离地排列。多根低压引线92中的配置于x方向的两端部的低压引线92分别与低压裸片焊盘91一体化。各低压引线92的一部分从树脂侧面113朝向密封树脂110的外侧突出。
高压引线框100包含：配置在密封树脂110内的高压裸片焊盘101、配置成跨越密封树脂110的内外的多根高压引线102。各高压引线102构成与开关元件501(参照图1)的栅极等外部电子设备电连接的外部端子。
高压电路芯片70搭载于高压裸片焊盘101。在俯视图中，高压裸片焊盘101配置成在y方向上比低压裸片焊盘91靠近树脂侧面114。在本实施方式中，高压裸片焊盘101不从密封树脂110露出。俯视图中的高压裸片焊盘101的形状是x方向为长边方向，y方向为短边方向的矩形状。
低压裸片焊盘91和高压裸片焊盘101在y方向上分离地排列。因此，也可以说y方向是两裸片焊盘91、101的排列方向。
根据搭载的半导体芯片的尺寸及数量，来设定低压裸片焊盘91及高压裸片焊盘101的y方向的尺寸。在本实施方式中，在低压裸片焊盘91搭载有低压电路芯片60及电容器芯片80，在高压裸片焊盘101搭载有高压电路芯片70，因此，低压裸片焊盘91的y方向的尺寸比高压裸片焊盘101的y方向的尺寸大。
多根高压引线102在x方向上相互分离地排列。多根高压引线102中的一对高压引线102与高压裸片焊盘101一体化。各高压引线102的一部分从树脂侧面114朝向密封树脂110的外侧突出。
在本实施方式中，高压引线102的数量与低压引线92的数量相同。从图2可知，多根低压引线92和多根高压引线102在与低压裸片焊盘91和高压裸片焊盘101的排列方向(y方向)正交的方向(x方向)上排列。此外，高压引线102的数量以及低压引线92的数量分别能够任意地改变。
在本实施方式中，低压裸片焊盘91被与低压裸片焊盘91一体化的一对低压引线92支承，高压裸片焊盘101被与高压裸片焊盘101一体化的一对高压引线102支承，因此，对各裸片焊盘91、101没有设置在树脂侧面111、112露出的悬挂引线。因此，能够增大低压引线框90与高压引线框100之间的绝缘距离。
低压电路芯片60、高压电路芯片70及电容器芯片80在y方向上相互分离地排列。换言之，在俯视图中，也可以说低压电路芯片60、高压电路芯片70和电容器芯片80在两裸片焊盘91、101的排列方向上相互分离地排列。在本实施方式中，在y方向上从树脂侧面113朝向树脂侧面114依次排列低压电路芯片60、电容器芯片80及高压电路芯片70。
此外，若着眼于各引线92、102沿x方向排列这一点，则也可以说x方向是各引线92、102的排列方向，也可以说y方向在俯视图中是与各引线92、102的排列方向正交的方向。因此，也可以说低压电路芯片60、高压电路芯片70及电容器芯片80在俯视图中在与各引线92、102的排列方向正交的方向上相互分离地排列。并且，也可以说在俯视图中，随着从低压引线92朝向高压引线102，依次排列有低压电路芯片60、电容器芯片80及高压电路芯片70。
低压电路芯片60包含图1所示的低压电路20。俯视图中的低压电路芯片60的形状是具有短边以及长边的矩形状。在俯视图中，低压电路芯片60以长边沿着x方向，短边沿着y方向的方式搭载于低压裸片焊盘91。低压电路芯片60具有：在z方向上彼此朝向相反侧的芯片主面60s及芯片背面(省略图示)。低压电路芯片60的芯片背面通过焊料或Ag(银)膏等导电性接合材料与低压裸片焊盘91接合。
多个第一电极焊盘61、多个第二电极焊盘62和多个第三电极焊盘63形成在低压电路芯片60的芯片主面60s。各电极焊盘61～63与图1所示的低压电路20电连接。
多个第一电极焊盘61配置在芯片主面60s中的比芯片主面60s的y方向的中央靠近低压引线92的位置。多个第一电极焊盘61在x方向上排列。多个第二电极焊盘62配置于芯片主面60s的y方向的两端部中的靠近电容器芯片80的端部。多个第二电极焊盘62在x方向上排列。多个第三电极焊盘63配置于芯片主面60s的x方向的两端部。
电容器芯片80包含两电容器40A、40B，详细而言，是对两电容器40A、40B进行单芯片化而成的。在本实施方式中，如图2所示，电容器芯片80包含两个电容器40A及两个电容器40B。即，在图2所示的电容器芯片80中，低压电路20及高压电路30(均参照图1)与图1的电路图不同，具有用于传递信号的四个传递路径。此外，电容器芯片80也可以如图1的电路图那样具有两个电容器40A、40B。
俯视图中的电容器芯片80的形状是具有短边及长边的矩形状。在本实施方式中，在俯视图中，电容器芯片80以长边沿着x方向，短边沿着y方向的方式搭载于低压裸片焊盘91。两个电容器40A及两个电容器40B在电容器芯片80的长边方向(在本实施方式中为x方向)上相互分离地排列。也可以说在俯视图中，两个电容器40A和两个电容器40B在与排列有芯片60、70、80的方向正交的方向上排列。
在此，为了方便，设为在x方向上电容器40A以及电容器40B交替地配置。更详细而言，将最接近密封树脂110的树脂侧面113的电容器作为电容器40A，在x方向上电容器40A以及电容器40B交替地配置。
电容器芯片80配置在低压电路芯片60的y方向的旁边。在本实施方式中，电容器芯片80配置在比低压电路芯片60靠近高压电路芯片70的位置。
如图4所示，电容器芯片80具有：在z方向上彼此朝向相反侧的芯片主面80s及芯片背面80r。芯片主面80s朝向与低压电路芯片60的芯片主面60s(参照图2)相同的一侧，芯片背面80r朝向与低压电路芯片60的芯片背面相同的一侧。电容器芯片80的芯片背面80r通过导电性接合材料SD与低压裸片焊盘91接合。
如图2所示，多个第一电极焊盘81及多个第二电极焊盘82形成于电容器芯片80的芯片主面80s。多个第一电极焊盘81例如配置在芯片主面80s的y方向的两端部中的靠近低压电路芯片60的端部。多个第一电极焊盘81在x方向上排列。多个第二电极焊盘82配置在芯片主面80s的y方向的两端部中的靠近高压电路芯片70的端部。多个第二电极焊盘82在x方向上排列。
为了使栅极驱动器10的绝缘耐压为预先设定的绝缘耐压，需要使各引线框90、100最接近的低压裸片焊盘91与高压裸片焊盘101分离规定距离以上。因此，在俯视图中，高压电路芯片70和电容器芯片80之间的距离比低压电路芯片60和电容器芯片80之间的距离大。
电容器40A的第一电极41A和电容器40B的第一电极41B与多个第一电极焊盘81个别地电连接。电容器40A的第二电极42A和电容器40B的第二电极42B与多个第二电极焊盘82个别地电连接。
如图2所示，高压电路芯片70包含高压电路30(参照图1)。俯视图中的高压电路芯片70的形状是具有短边和长边的矩形。在俯视图中，高压电路芯片70以长边沿着x方向，短边沿着y方向的方式搭载于高压裸片焊盘101。高压电路芯片70具有：在z方向上彼此朝向相反侧的芯片主面70s及芯片背面(省略图示)。芯片主面70s朝向与电容器芯片80的芯片主面80s相同的一侧，高压电路芯片70的芯片背面朝向与电容器芯片80的芯片背面80r(参照图4)相同的一侧。高压电路芯片70的芯片背面通过导电性接合材料与高压裸片焊盘101接合。
如图2所示，多个第一电极焊盘71、多个第二电极焊盘72和多个第三电极焊盘73形成在高压电路芯片70的芯片主面70s。多个第一电极焊盘71配置在芯片主面70s的y方向的两端部中的靠近电容器芯片80的端部。多个第一电极焊盘71在x方向上排列。多个第二电极焊盘72配置在芯片主面70s的y方向的两端部中的远离电容器芯片80的端部。多个第二电极焊盘72在x方向上排列。多个第三电极焊盘73配置在芯片主面70s的x方向的两端部。各电极焊盘71～73在高压电路芯片70内与高压电路30(参照图1)电连接。
低压电路芯片60、电容器芯片80及高压电路芯片70分别与多根导线W连接。各导线W是由导线键合装置形成的键合导线(bonding wire)，例如由Au(金)、Al(铝)、Cu等导体构成。
低压电路芯片60通过导线W与低压引线框90电连接。详细而言，低压电路芯片60的多个第一电极焊盘61与多根低压引线92通过导线W连接。低压电路芯片60的多个第三电极焊盘63和多根低压引线92中的与低压裸片焊盘91一体化的一对低压引线92通过导线W连接。由此，低压电路20(参照图1)与多根低压引线92(栅极驱动器10的外部电极中的与ECU503电连接的外部电极)电连接。在本实施方式中，与低压裸片焊盘91一体化的一对低压引线92构成接地端子，且通过导线W将低压电路20与低压裸片焊盘91电连接，因此，低压裸片焊盘91成为与低压电路20的接地相等的电位。
低压电路芯片60和电容器芯片80通过导线W电连接。详细而言，低压电路芯片60的多个第二电极焊盘62与电容器芯片80的多个第一电极焊盘81通过导线W连接。由此，低压电路20与电容器40A、40B的第一电极41A、41B(参照图1)电连接。
电容器芯片80和高压电路芯片70通过导线W电连接。更详细而言，电容器芯片80的多个第二电极焊盘82和高压电路芯片70的多个第一电极焊盘71通过导线W连接。由此，电容器40A的第二电极42A与高压电路30(均参照图1)电连接，电容器40B的第二电极42B与高压电路30(均参照图1)电连接。
高压电路芯片70和高压引线框100的多根高压引线102分别通过导线W电连接。详细而言，高压电路芯片70的多个第二电极焊盘72和多个第三电极焊盘73与多根高压引线102通过导线W连接。由此，高压电路30与多根高压引线102(栅极驱动器10的外部电极中的与开关元件501等逆变器装置500电连接的外部电极)电连接。在本实施方式中，与高压裸片焊盘101一体化的一对高压引线102构成接地端子，且高压电路30和高压裸片焊盘101通过导线W电连接，因此，高压裸片焊盘101成为与高压电路30的接地相等的电位。
(电容器芯片的结构)
接着，参照图3及图4，对电容器芯片80的详细结构进行说明。此外，电容器40B是与电容器40A相同的结构，因此，省略其说明。另外，在以后的说明中，将从电容器芯片80的芯片背面80r朝向芯片主面80s的方向设为上方，将从芯片主面80s朝向芯片背面80r的方向设为下方。图3是示意性地表示电容器芯片80内的电容器40A、40B的位置关系的俯视图。图4是通过沿着y方向及z方向的平面剖切电容器40A而得的剖视图。在图4中，从附图的可视性的观点出发，省略剖面线的一部分进行表示。
如上所述，电容器芯片80包含两电容器40A、40B，更详细而言，是对两电容器40A、40B进行了单芯片化而成的。即，电容器芯片80是与低压电路芯片60和高压电路芯片70(均参照图2)不同的两电容器40A、40B专用的半导体芯片。
如图4所示，电容器芯片80具有基板84和形成在基板84上的绝缘层85。
基板84例如由半导体基板构成，在本实施方式中是由包含Si(硅)的材料形成的基板。此外，基板84也可以使用宽带隙半导体、化合物半导体作为半导体基板。另外，基板84也可以代替半导体基板而使用由包含玻璃的材料形成的绝缘基板。
宽带隙半导体是具有2.0eV以上的带隙的半导体基板。宽带隙半导体可以是SiC(碳化硅)。化合物半导体可以是III-V族化合物半导体。化合物半导体可以包含AlN(氮化铝)、InN(氮化铟)、GaN(氮化镓)和GaAs(砷化镓)中的至少一种。
基板84具有：在z方向上彼此朝向相反侧的基板主面84s及基板背面84r。基板背面84r构成电容器芯片80的芯片背面80r。
在本实施方式中，在基板84的基板主面84s，在z方向上层叠多个绝缘层85。即，也可以说z方向是绝缘层85的厚度方向。绝缘层85形成在基板84的基板主面84s上。在本实施方式中，多个绝缘层85的合计厚度比基板84的厚度厚。其中，根据电容器芯片80要求的绝缘耐压，来设定绝缘层85的层叠数。因此，根据绝缘层85的层叠数不同，绝缘层85的合计厚度也可以比基板84的厚度薄。
绝缘层85具有第一绝缘膜85A和形成在第一绝缘膜85A上的第二绝缘膜85B。
第一绝缘膜85A例如是蚀刻阻挡膜，由包含SiN(氮化硅)、SiC、SiCN(硅碳氮)等的材料形成。在本实施方式中，第一绝缘膜85A由包含SiN的材料形成。第二绝缘膜85B例如是层间绝缘膜，是由包含SiO2(氧化硅)的材料形成的氧化膜。如图4所示，第二绝缘膜85B的厚度比第一绝缘膜85A的厚度厚。第一绝缘膜85A的厚度可以为100nm以上且小于1000nm。第二绝缘膜85B的厚度也可以为1000nm以上且3000nm以下。在本实施方式中，第一绝缘膜85A的厚度例如为300nm左右，第二绝缘膜85B的厚度例如为2000nm左右。
第一电极焊盘81及第二电极焊盘82设置在绝缘层85的表面85s。在此，在本实施方式中，绝缘层85的表面85s是在z方向上层叠的多个绝缘层85中的最上层的绝缘层85的表面。第一电极焊盘81和第二电极焊盘82分别由例如包含Al的材料形成。
电容器芯片80还具有：形成于绝缘层85的表面85s的保护膜86、形成于保护膜86上的钝化膜87。保护膜86是保护绝缘层85的膜，例如由氧化硅膜构成。钝化膜87是电容器芯片80的表面保护膜，例如由氮化硅膜构成。钝化膜87构成电容器芯片80的芯片主面80s。
第一电极焊盘81和第二电极焊盘82被保护膜86和钝化膜87覆盖。另一方面，在保护膜86和钝化膜87设置有使第一电极焊盘81和第二电极焊盘82露出的开口部。因此，在各电极焊盘81、82形成有用于连接导线W的露出面。
电容器40A具有：与第一电极焊盘81电连接的第一电极部51、与第二电极焊盘82电连接的第二电极部52、没有与第一电极部51及第二电极部52连接的中间电极部53、54。电容器40A具有：由各电极部51、52以及各中间电极部53、54构成的多个电容器单元55。第一电极部51和第二电极部52经由各中间电极部53、54而耦合，由此构成电容器40A。此外，也可以说各中间电极部53、54是不固定为对第一电极部51及第二电极部52施加的电位的电悬浮状态。
在此，第一电极部51构成电容器40A的第一电极41A(参照图1)，第二电极部52构成电容器40A的第二电极42A(参照图1)。在本实施方式中，也可以说电容器40A中的中间电极部设置有多个。另外，在以下的说明中，将中间电极部53设为“第一中间电极部53”，将中间电极部54设为“第二中间电极部54”。
第一电极部51、第二电极部52以及各中间电极部53、54例如由相同的金属材料形成。构成第一电极部51、第二电极部52以及各中间电极部53、54的金属材料包含Cu、Al、Ti(钛)、W(钨)中的任一种。在本实施方式中，构成第一电极部51、第二电极部52以及各中间电极部53、54的金属材料由包含Cu的材料形成。
第一电极部51、第二电极部52以及各中间电极部53、54分别设置在绝缘层85内。第一电极部51、第二电极部52以及各中间电极部53、54具有配置于在z方向上相互不同的位置的部分。
第一电极部51、第二电极部52以及各中间电极部53、54分别配置于绝缘层85内的在z方向上相互错开的位置。即，也可以说第一电极部51、第二电极部52及各中间电极部53、54分别具有绝缘层85内的在z方向上在相互不同的位置配置的部分。
第一电极部51配置于在z方向上比第二电极部52以及各中间电极部53、54靠近基板84的位置。另一方面，第一电极部51配置于在z方向上远离基板84的位置。即，绝缘层85介于第一电极部51与基板84的z方向之间。
第二电极部52配置于在z方向上比第一电极部51及各中间电极部53、54远离基板84的位置。另一方面，第二电极部52在z方向上配置在比绝缘层85的表面85s靠近基板84的位置。在本实施方式中，第二电极部52设置于多个绝缘层85中的比最上层的绝缘层85靠下一个的绝缘层85。
在本实施方式中，各中间电极部53、54配置于在z方向上第一电极部51与第二电极部52之间。第一中间电极部53配置于在z方向上第一电极部51与第二中间电极部54之间。第二中间电极部54配置于在z方向上第一中间电极部53与第二电极部52之间。
如图3所示，在本实施方式中，从z方向观察的第一电极部51的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形状。在俯视图中，第一电极部51例如配置于电容器芯片80的y方向的中央。如图4所示，在本实施方式中，第一电极部51的厚度(第一电极部51的z方向的尺寸)与绝缘层85的厚度(绝缘层85的z方向的尺寸)相等。在此，绝缘层85的厚度是第一绝缘膜85A的厚度(第一绝缘膜85A的z方向的尺寸)与第二绝缘膜85B的厚度(第二绝缘膜85B的z方向的尺寸)的合计厚度。另外，如果第一电极部51的厚度与绝缘层85的厚度之差例如为第一电极部51的厚度的20％以内，则可以说第一电极部51的厚度与绝缘层85的厚度相等。
如图4所示，第一电极部51通过第一连接布线121与第一电极焊盘81电连接。第一连接布线121是连接第一电极部51和第一电极焊盘81的布线，设置在多个绝缘层85内。即，第一电极部51和第一电极焊盘81在电容器芯片80内电连接。也可以说第一电极部51和第一电极焊盘81在多个绝缘层85内电连接。
第一中间电极部53在z方向上与第一电极部51对置配置。第一中间电极部53具有：z方向的位置互不相同的第一上电极层53A及第一下电极层53B、将第一上电极层53A与第一下电极层53B相连的第一连接部53C。在此，在本实施方式中，第一上电极层53A对应于“第一中间电极部的第一中间层”，第一下电极层53B对应于“第一中间电极部的第二中间层”。
第一上电极层53A在z方向上与第一电极部51对置配置。绝缘层85介于第一上电极层53A与第一电极部51之间。在本实施方式中，相对于第一电极部51隔着3层绝缘层85配置第一上电极层53A。由第一上电极层53A和第一电极部51构成多个电容器单元55中的第一电容器单元55A。
如图3所示，从z方向观察的第一上电极层53A的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形状。在俯视图中，第一上电极层53A例如配置于电容器芯片80的y方向的中央。在本实施方式中，第一上电极层53A的y方向的尺寸比第一电极部51的y方向的尺寸大，第一上电极层53A的x方向的尺寸比第一电极部51的x方向的尺寸大。即，也可以说第一上电极层53A在俯视图中覆盖第一电极部51的整体。如图4所示，第一上电极层53A的厚度(第一上电极层53A的z方向的尺寸)与绝缘层85的厚度相等。在此，若第一上电极层53A的厚度与绝缘层85的厚度之差例如为第一上电极层53A的厚度的20％以内，则可以说第一上电极层53A的厚度与绝缘层85的厚度相等。
如图3所示，俯视图中的第一下电极层53B的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。
第一下电极层53B具有在俯视图中配置于与第一上电极层53A不同的位置的部分。也可以说，第一下电极层53B具有在俯视图中从第一上电极层53A向外侧伸出的部分。更详细而言，第一下电极层53B的内表面53Ba位于比第一上电极层53A的外表面53Aa靠内侧的位置，第一下电极层53B的外表面53Bb位于比第一上电极层53A的外表面53Aa靠外侧的位置。也可以说，第一下电极层53B形成为在俯视图中包围第一上电极层53A。
第一下电极层53B在俯视图中配置在与第一电极部51不同的位置。更详细而言，第一下电极层53B的内表面53Ba位于比第一电极部51的外表面51a靠外侧的位置。即，在俯视图中，第一下电极层53B配置在与第一电极部51不重叠的位置，形成为包围第一电极部51。
如图4所示，在本实施方式中，第一下电极层53B和第一电极部51配置于在z方向上相互不同的位置。更详细而言，第一下电极层53B配置于在z方向上比第一电极部51靠近第一上电极层53A的位置。第一下电极层53B配置于在z方向上比第一上电极层53A靠近第一电极部51的位置。换言之，第一下电极层53B配置于在z方向上第一上电极层53A与第一电极部51之间。在本实施方式中，1层绝缘层85介于第一下电极层53B与第一电极部51的z方向之间。1层绝缘层85介于第一下电极层53B与第一上电极层53A的z方向之间。
第一下电极层53B的厚度(第一下电极层53B的z方向的尺寸)与绝缘层85的厚度相等。在此，如果第一下电极层53B的厚度与绝缘层85的厚度之差例如为第一下电极层53B的厚度的20％以内，则可以说第一下电极层53B的厚度与绝缘层85的厚度相等。
如图4所示，第一连接部53C在z方向上延伸。在本实施方式中，俯视图中的第一连接部53C的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。第一连接部53C在z方向上将第一上电极层53A与第一下电极层53B对置的部分相连。即，第一连接部53C在俯视图中配置在与第一上电极层53A以及第一下电极层53B双方重叠的位置。在本实施方式中，第一上电极层53A的外周端部与第一下电极层53B的内周端部在z方向上对置，因此，第一连接部53C与第一上电极层53A的外周端部和第一下电极层53B的内周端部双方相接。这样，第一中间电极部53通过第一上电极层53A、第一下电极层53B以及第一连接部53C而形成为阶梯差状。
如图4所示，第二中间电极部54在z方向上与第一中间电极部53对置配置。第二中间电极部54具有：z方向的位置互不相同的第二上电极层54A和第二下电极层54B、将第二上电极层54A和第二下电极层54B相连的第二连接部54C。在此，在本实施方式中，第二上电极层54A对应于“第二中间电极部的第一中间层”，第二下电极层54B对应于“第二中间电极部的第二中间层”。
如图3所示，从z方向观察的第二上电极层54A的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。
第二上电极层54A配置成相对于第一下电极层53B错开。更详细而言，第二上电极层54A的内表面54Aa位于比第一下电极层53B的内表面53Ba靠外侧的位置，且位于比第一下电极层53B的外表面53Bb靠内侧的位置。第二上电极层54A的外表面54Ab位于比第一下电极层53B的外表面53Bb靠外侧的位置。因此，在俯视图中，第二上电极层54A配置为其内周部与第一下电极层53B的外周部重叠。也可以说第二上电极层54A形成为在俯视图中包围第一下电极层53B。
第二上电极层54A配置成在俯视图中相对于第一上电极层53A错开。第二上电极层54A配置于在俯视图中比第一上电极层53A靠外侧的位置。更详细而言，第二上电极层54A的内表面54Aa位于比第一上电极层53A的外表面53Aa靠外侧的位置。即，在俯视图中，第二上电极层54A配置在与第一上电极层53A不重叠的位置。第二上电极层54A形成为在俯视图中包围第一上电极层53A。
如图4所示，第二上电极层54A在z方向上与第一下电极层53B对置配置。第二上电极层54A配置在比第一下电极层53B靠上方的位置。也可以说第二上电极层54A配置在相对于第一下电极层53B远离基板84的位置或者比第一下电极层53B靠近绝缘层85的表面85s的位置。绝缘层85介于第二上电极层54A与第一下电极层53B之间。在本实施方式中，相对于第一下电极层53B隔着3层绝缘层85配置第二上电极层54A。由第二上电极层54A和第一下电极层53B构成多个电容器单元55中的第二电容器单元55B。第一下电极层53B通过第一连接部53C与第一上电极层53A电连接，因此，第二电容器单元55B经由第一连接部53C与第一电容器单元55A串联连接。
在此，第一下电极层53B与第二上电极层54A之间的分离距离D2增大如下的量：将第一中间电极部53的第一下电极层53B配置在比第一上电极层53A远离绝缘层85的表面85s的位置的量。
第二上电极层54A的厚度(第二上电极层54A的z方向的尺寸)与绝缘层85的厚度相等。在此，如果第二上电极层54A的厚度与绝缘层85的厚度之差例如为第二上电极层54A的厚度的20％以内，则可以说第二上电极层54A的厚度与绝缘层85的厚度相等。
如图3所示，俯视图中的第二下电极层54B的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。
第二下电极层54B具有在俯视图中配置在与第二上电极层54A不同的位置的部分。也可以说第二下电极层54B具有在俯视图中从第二上电极层54A向外侧伸出的部分。更详细而言，第二下电极层54B的内表面54Ba位于比第二上电极层54A的内表面54Aa靠外侧的位置，且位于比第二上电极层54A的外表面54Ab靠内侧的位置。第二下电极层54B的外表面54Bb位于比第二上电极层54A的外表面54Ab靠外侧的位置。因此，在俯视图中，第二下电极层54B配置为其内周部与第二上电极层54A的外周部重叠。也可以说第二下电极层54B形成为在俯视图中包围第二上电极层54A。
第二下电极层54B配置于在俯视图中与第一下电极层53B不同的位置。具体而言，第二下电极层54B的内表面54Ba位于比第一下电极层53B的外表面53Bb靠外侧的位置。也就是说，在俯视图中，第二下电极层54B配置在与第一下电极层53B不重叠的位置。第二下电极层54B形成为在俯视图中包围第一下电极层53B。
第二下电极层54B与第一下电极层53B配置于在z方向上相互不同的位置。更详细而言，第二下电极层54B配置于在z方向上比第一下电极层53B靠近第二上电极层54A的位置。第二下电极层54B配置于在z方向上比第二上电极层54A靠近第一下电极层53B的位置。换言之，第二下电极层54B配置于在z方向上第二上电极层54A与第一下电极层53B之间。在本实施方式中，1层绝缘层85介于第二下电极层54B与第一下电极层53B的z方向之间。1层绝缘层85介于第二下电极层54B与第二上电极层54A的z方向之间。如图4所示，在本实施方式中，第二下电极层54B配置于在z方向上与第一上电极层53A对齐的位置。即，设置第二下电极层54B的绝缘层85与设置第一上电极层53A的绝缘层85相同。
第二下电极层54B的厚度(第二下电极层54B的z方向的尺寸)与绝缘层85的厚度相等。在此，如果第二下电极层54B的厚度与绝缘层85的厚度之差例如为第二下电极层54B的厚度的20％以内，则可以说第二下电极层54B的厚度与绝缘层85的厚度相等。
如图4所示，第二连接部54C在z方向上延伸。在本实施方式中，俯视图中的第二连接部54C的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。第二连接部54C在z方向上将第二上电极层54A和第二下电极层54B对置的部分相连。即，在俯视图中，第二连接部54C配置于与第二上电极层54A和第二下电极层54B双方重叠的位置。在本实施方式中，第二上电极层54A的外周端部和第二下电极层54B的内周端部在z方向上对置，因此，第二连接部54C与第二上电极层54A的外周端部和第二下电极层54B的内周端部双方相接。这样，第二中间电极部54通过第二上电极层54A、第二下电极层54B以及第二连接部54C形成为阶梯差状。
如图3所示，俯视图中的第二电极部52的形状是电容器芯片80的长边方向(x方向)为长边，电容器芯片80的短边方向(y方向)为短边的矩形环状。
第二电极部52具有在俯视图中配置在与第二下电极层54B不同的位置的部分。也可以说第二电极部52具有在俯视图中从第二下电极层54B向外侧伸出的部分。更具体而言，第二电极部52的内表面52a位于比第二下电极层54B的内表面54Ba靠外侧的位置，且位于比第二下电极层54B的外表面54Bb靠内侧的位置。第二电极部52的外表面52b位于比第二下电极层54B的外表面54Bb靠外侧的位置。因此，第二电极部52配置为其内周部与第二下电极层54B的外周部重叠。也可以说第二电极部52形成为在俯视图中包围第二下电极层54B。
第二电极部52配置于在俯视图中与第二上电极层54A不同的位置。具体而言，第二电极部52的内表面52a位于比第二上电极层54A的外表面54Ab靠外侧的位置。即，在俯视图中，第二电极部52配置在与第二上电极层54A不重叠的位置。第二电极部52形成为在俯视图中包围第二上电极层54A。
如图4所示，第二电极部52在z方向上与第二中间电极部54对置配置。更详细而言，第二电极部52与第二下电极层54B对置配置。第二电极部52配置在比第二下电极层54B靠上方的位置。也可以说第二电极部52配置在相对于第二下电极层54B远离基板84的位置或者比第二下电极层54B靠近绝缘层85的表面85s的位置。第二下电极层54B配置在比第一下电极层53B靠上方的位置。因此，可以说第二下电极层54B在z方向上配置在第一下电极层53B与第二电极部52之间。
绝缘层85介于第二电极部52与第二下电极层54B之间。在本实施方式中，第二电极部52相对于第二下电极层54B隔着三层绝缘层85配置在上方。由第二电极部52和第二下电极层54B构成多个电容器单元55中的第三电容器单元55C。第二下电极层54B通过第二连接部54C与第二上电极层54A电连接，因此，第三电容器单元55C经由第二连接部54C与第二电容器单元55B串联连接。
在此，第二下电极层54B与第二电极部52之间的分离距离D3增大如下的量：将第二中间电极部54的第二下电极层54B配置在比第二上电极层54A远离绝缘层85的表面85s的位置的量。
在本实施方式中，第二电极部52配置在比第二上电极层54A靠上方的位置。也可以说，第二电极部52配置在相对于第二上电极层54A远离基板84的位置或者比第二上电极层54A靠近绝缘层85的表面85s的位置。在本实施方式中，第二电极部52相对于第二上电极层54A隔着1层绝缘层85配置于上方。
第二电极部52的厚度(第二电极部52的z方向的尺寸)与绝缘层85的厚度相等。在此，如果第二电极部52的厚度与绝缘层85的厚度之差例如为第二电极部52的厚度的20％以内，则可以说第二电极部52的厚度与绝缘层85的厚度相等。
在本实施方式中，第二电极部52配置于在俯视图中与第二电极焊盘82重叠的位置。更详细而言，第二电极部52的内表面52a位于比第二电极焊盘82靠内侧的位置，第二电极部52的外表面52b位于比第二电极焊盘82靠外侧的位置。因此，可以说第二电极部52在俯视图中与第二电极焊盘82的整体重叠。
第二电极部52通过第二连接布线122与第二电极焊盘82电连接。第二连接布线122是将第二电极部52与第二电极焊盘82连接的布线，设置在多个绝缘层85内。即，第二电极部52和第二电极焊盘82在电容器芯片80内电连接。
z方向上的第一电极部51、第二电极部52、各中间电极部53、54的位置关系总结如下。
第一电极部51配置在比第二电极部52及各中间电极部53、54靠近基板84的位置。换言之，第一电极部51配置为比第二电极部52以及各中间电极部53、54远离绝缘层85的表面85s。
第一中间电极部53的第一下电极层53B配置于在z方向上第一电极部51与第二中间电极部54的第二下电极层54B之间。
第一中间电极部53的第一上电极层53A配置于在z方向上第一下电极层53B与第二中间电极部54的第二上电极层54A之间。
第二上电极层54A配置于在z方向上第二下电极层54B与第二电极部52之间。也可以说第二上电极层54A配置于在z方向上第一上电极层53A与第二电极部52之间。
第二下电极层54B在z方向上配置在第二上电极层54A与第一下电极层53B之间。
第二电极部52配置为比第一电极部51以及各中间电极部53、54远离基板84。换言之，第二电极部52配置在比第一电极部51及各中间电极部53、54靠近绝缘层85的表面85s的位置。因此，也可以说第二电极部52配置在比第二上电极层54A靠近绝缘层85的表面85s的位置。
在这样的电容器40A的结构中，第一电极部51与第一上电极层53A的z方向之间的分离距离D1、第一下电极层53B与第二上电极层54A的z方向之间的分离距离D2、第二下电极层54B与第二电极部52的z方向之间的分离距离D3的合计值(D1+D2+D3)，比第一电极部51与第二电极部52的z方向之间的距离大。另外，上述合计值(D1+D2+D3)也可以比多个绝缘层85的厚度大。在此，多个绝缘层85的厚度是从基板主面84s到绝缘层85的表面85s的z方向之间的距离。
在本实施方式中，以第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容彼此相等的方式，设定第一电极部51、第二电极部52、第一中间电极部53及第二中间电极部54的配置位置及尺寸。具体而言，将第一电极部51与第一中间电极部53的第一上电极层53A的对置面积及分离距离D1、第一下电极层53B与第二中间电极部54的第二上电极层54A的对置面积及分离距离D2、第二下电极层54B与第二电极部52的对置面积及分离距离D3设定为第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容彼此相等。
在一例中，第一电极部51与第一上电极层53A的z方向之间的分离距离D1、第一下电极层53B与第二上电极层54A的z方向之间的分离距离D2、第二下电极层54B与第二电极部52的z方向之间的分离距离D3彼此相等。在此，如果分离距离D1、分离距离D2和分离距离D3之间的偏差的最大值例如为分离距离D1的20％以内，则可以说分离距离D1、分离距离D2和分离距离D3彼此相等。
另外，第一电极部51与第一上电极层53A的第一对置面积、第一下电极层53B与第二上电极层54A的第二对置面积、第二下电极层54B与第二电极部52的第三对置面积彼此相等。在此，如果第一对置面积、第二对置面积以及第三对置面积之间的偏差的最大值例如为第一对置面积的20％以内，则可以说第一对置面积、第二对置面积以及第三对置面积彼此相等。
通过将分离距离D1及第一对置面积、分离距离D2及第二对置面积、分离距离D3及第三对置面积设定为彼此相等，第一电容器单元55A的电容、第二电容器单元55B的电容、第三电容器单元55C的电容彼此相等。
此外，在图4中，示意性地表示电容器芯片80的截面构造，因此，为了方便，以第一电极部51与第一下电极层53B之间的距离D4比第一电极部51与第一上电极层53A之间的分离距离D1短的方式进行了图示，但实际上距离D4为分离距离D1以上。另外，同样地在图4中，以第一上电极层53A与第二上电极层54A之间的距离D5比第一下电极层53B与第二上电极层54A之间的分离距离D2短的方式进行了图示，但实际上距离D5为分离距离D2以上。另外，同样地在图4中，以第一下电极层53B与第二下电极层54B之间的距离D6比分离距离D2短的方式进行了图示，但实际上距离D6为分离距离D2以上。另外，同样地在图4中，以第二上电极层54A与第二电极部52之间的距离D7比第二下电极层54B与第二电极部52之间的分离距离D3短的方式进行了图示，但实际上距离D7为分离距离D3以上。
(本实施方式的栅极驱动器的作用)
图5是主要表示比较例的电容器芯片80X中的电容器40X的第一电极部51X及第二电极部52X的截面构造的剖视图。
第一电极部51X以及第二电极部52X双方相互形成为矩形板状。第一电极部51X和第二电极部52X以从z方向观察第一电极部51X和第二电极部52X双方遍及其整个面地对置的方式配置成在z方向上相互分离。因此，绝缘层85介于第一电极部51X与第二电极部52X之间。
在此，电容器40X的绝缘耐压主要依赖于第一电极部51X与第二电极部52X之间的距离即分离距离DX。因此，期望分离距离DX大。另一方面，随着分离距离DX变大，层叠绝缘层85的数量增加。由此，由多个绝缘层85构成且埋入了第一电极部51X和第二电极部52X的绝缘层层叠体的厚度变厚。若该绝缘层层叠体的厚度变厚，则绝缘层层叠体容易产生翘曲。
因此，在本实施方式的栅极驱动器10中，电容器芯片80中的电容器40A具有：第一电极部51、第二电极部52、第一中间电极部53及第二中间电极部54，第一电极部51和第二电极部52经由各中间电极部53、54而耦合，由此构成电容器40A。这样构成的电容器40A(40B)的绝缘耐压对应于第一电极部51与第一中间电极部53的第一上电极层53A之间的分离距离D1、第一下电极层53B与第二中间电极部54的第二上电极层54A之间的分离距离D2、以及第二下电极层54B与第二电极部52之间的分离距离D3的合计值(D1+D2+D3)。由此，能够在不增加第一电极部51与第二电极部52之间的绝缘层85的数量的情况下，使上述合计值(D1+D2+D3)大于比较例的电容器芯片80X的两电极部51X、52X的分离距离。因此，能够提高电容器40A(40B)的绝缘耐压。
特别是，两中间电极部53、54为具有z方向的位置互不相同的各上电极层53A、54A以及各下电极层53B、54B的阶梯差状。由此，能够使分离距离D2、D3增大各上电极层53A、54A以及各下电极层53B、54B的阶梯差的量。因此，能够增大上述合计值，能够提高电容器40A(40B)的绝缘耐压。
在此，在第一电极部51及第二电极部52经由各中间电极部53、54而决定的结构中，能够等价地视为电容器40A(40B)具有相互串联连接的多个电容器单元55A、55B、55C。该情况下，电容器40A(40B)的绝缘耐压对应于多个电容器单元55A、55B、55C的绝缘耐压的合计。
在这样的结构中，上述合计值(D1+D2+D3)大于比较例的电容器芯片80X的第一电极部51X与第二电极部52X的分离距离DX，由此，各电容器单元55A～55C的合成耐压大于比较例的电容器芯片80X的绝缘耐压。因此，也可以说能够提高电容器40A(40B)的绝缘耐压。
(本实施方式的栅极驱动器的效果)
根据本实施方式的栅极驱动器10，能够得到以下的效果。
(1-1)栅极驱动器10具有：低压电路芯片60，其包含低压电路20；高压电路芯片70，其包含高压电路30；电容器芯片80，其连接在低压电路芯片60与高压电路芯片70之间。电容器芯片80具有：绝缘层85；第一电极部51，其埋入到绝缘层85，与第一电极焊盘81电连接；第一中间电极部53及第二中间电极部54，其埋入到绝缘层85，与第一电极部51及第二电极部52不连接；第二电极部52，其埋入到绝缘层85，与第二电极焊盘82电连接。第一中间电极部53具有：第一上电极层53A、第一下电极层53B以及第一连接部53C，第二中间电极部54具有：第二上电极层54A、第二下电极层54B以及第二连接部54C。第一电极部51和第二电极部52经由各中间电极部53、54而耦合，由此构成电容器40A(40B)。
根据该结构，构成电容器40A(40B)的绝缘耐压的分离距离为第一电极部51与第一中间电极部53的第一上电极层53A之间的分离距离D1、第一下电极层53B与第二中间电极部54的第二上电极层54A之间的分离距离D2、第二下电极层54B与第二电极部52之间的分离距离D3的合计值(D1+D2+D3)。因此，能够增大构成电容器40A(40B)的绝缘耐压的分离距离。
在此基础上，各中间电极部53、54的各上电极层53A、54A与各下电极层53B、54B设置于在z方向上不同的位置，因此，能够在不增大第一电极部51与第二电极部52之间的距离(分离距离)的情况下，提高电容器40A(40B)的绝缘耐压。换言之，能够在不增加多个绝缘层85的数量，即，不增厚多个绝缘层85的层叠体的厚度的情况下，提高电容器40A(40B)的绝缘耐压。因此，能够抑制多个绝缘层85的层叠体产生翘曲。这样，能够在抑制制造上的成品率降低的基础上，提高电容器芯片80的绝缘耐压。
另外，在本实施方式中，电容器40如第一中间电极部53及第二中间电极部54那样具有多个中间电极部，因此，能够进一步增大构成上述合计值(D1+D2+D3)即电容器40A(40B)的绝缘耐压的分离距离。因此，能够提高电容器芯片80的绝缘耐压。
(1-2)由第一电极部51和第一中间电极部53的第一上电极层53A构成的第一电容器单元55A的电容、与由第一中间电极部53的第一下电极层53B和第二中间电极部54的第二上电极层54A构成的第二电容器单元55B的电容相等。
根据该结构，与第一电容器单元55A的电容和第二电容器单元55B的电容不同的情况相比，能够提高电容器芯片80的绝缘耐压。
并且，由第二中间电极部54的第二下电极层54B和第二电极部52构成的第三电容器单元55C的电容与各电容器单元55A、55B各自的电容相等。
根据该结构，与第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容中的至少一个与其他不同的情况相比，能够提高电容器芯片80的绝缘耐压。即，各电容器单元55A～55C的电容彼此相等，由此，能够进一步提高电容器芯片80的绝缘耐压。
(1-3)形成为环状的第一下电极层53B配置于在z方向上与第一电极部51不同的位置，配置于在俯视图中比第一电极部51靠外侧的位置。根据该结构，容易增大第一下电极层53B与第一电极部51之间的距离D4。
形成为环状的第二上电极层54A配置于在z方向上与第一上电极层53A不同的位置，配置于在俯视图中比第一上电极层53A靠外侧的位置。根据该结构，容易增大第一上电极层53A与第二上电极层54A之间的距离D5。
形成为环状的第二下电极层54B配置于在z方向上与第一下电极层53B不同的位置，配置于在俯视图中比第一下电极层53B靠外侧的位置。根据该结构，容易增大第二下电极层54B与第一下电极层53B之间的距离D6。
形成为环状的第二电极部52配置于在z方向上与第二上电极层54A不同的位置，配置于在俯视图中比第二上电极层54A靠外侧的位置。根据该结构，容易增大第二电极部52与第二上电极层54A之间的距离D7。
这样，能够抑制：为了使距离D4～D7为相对于电容器芯片80的设定的绝缘耐压所需的距离，而在与电容器芯片80的z方向正交的方向上大型化。
[第二实施方式]
参照图6以及图7，对第二实施方式的栅极驱动器10进行说明。本实施方式的栅极驱动器10与第一实施方式的栅极驱动器10相比，主要不同在于串联连接的电容器的个数。在以下说明中，对与第一实施方式不同的点进行说明，对与第一实施方式的栅极驱动器10共同的构成要素标注同一符号，省略其说明。
如图6所示，本实施方式的栅极驱动器10具有基于多个电容器的双重绝缘构造。即，电容器40A具有彼此串联连接的第一电容器43A和第二电容器44A。电容器40B具有彼此串联连接的第一电容器43B和第二电容器44B。这样，电容器40A、40B分别成为双重绝缘构造，因此，栅极驱动器10的绝缘耐压比第一及第二实施方式高，例如为7500Vrms左右。
第一电容器43A与低压电路20电连接。第一电容器43A具有第一电极45A和第二电极46A。第一电极45A通过低压信号线21A与低压电路20电连接。
第二电容器44A与高压电路30电连接。第二电容器44A连接第一电容器43A和高压电路30。第二电容器44A具有第一电极47A和第二电极48A。第一电极47A与第一电容器43A的第二电极46A电连接。第二电容器44A的第一电极47A以及第一电容器43A的第二电极46A双方为电悬浮状态。第二电极48A通过高压信号线31A与高压电路30电连接。
电容器40B的第一电容器43B与低压电路20电连接，并具有第一电极45B及第二电极46B。电容器40B的第二电容器44B与高压电路30电连接，并具有第一电极47B和第二电极48B。各电容器43B、44B与各电容器43A、44A一样，因此，省略其详细的说明。
图7示出表示栅极驱动器10的内部结构的俯视图的一例。此外，在图6中，简化表示栅极驱动器10的电路结构，因此，图7的栅极驱动器10的外部端子的数量比图5的栅极驱动器10的外部端子的数量多。在此，栅极驱动器10的外部端子的数量是指能够将栅极驱动器10与ECU503、开关元件501(参照图6)等栅极驱动器10的外部电子部件连接的外部电极的数量。另外，图7的栅极驱动器10中的从低压电路20向高压电路30传递信号的信号线的数量(后述的导线W的数量)比图6的栅极驱动器10的信号线的数量多。
如图7所示，栅极驱动器10具有第一电容器芯片80A及第二电容器芯片80B来代替第一实施方式的电容器芯片80。即，栅极驱动器10具有：低压电路芯片60、高压电路芯片70、第一电容器芯片80A、以及第二电容器芯片80B。低压电路芯片60、高压电路芯片70、第一电容器芯片80A和第二电容器芯片80B在y方向上相互分离地排列。也可以说这些芯片60、70、80A、80B在低压裸片焊盘91及高压裸片焊盘101的排列方向上排列。
从低压引线92朝向高压引线102依次排列低压电路芯片60、第一电容器芯片80A、第二电容器芯片80B和高压电路芯片70。换言之，在俯视图中，各电容器芯片80A、80B配置在低压电路芯片60和高压电路芯片70之间。
在本实施方式中，低压电路芯片60和第一电容器芯片80A双方搭载于低压引线框90的低压裸片焊盘91。高压电路芯片70和第二电容器芯片80B双方搭载于高压引线框100的高压裸片焊盘101。
第一电容器芯片80A包含电容器40A的第一电容器43A以及电容器40B的第一电容器43B，更详细而言，是对两电容器43A、43B进行了单封装化而成的。即，第一电容器芯片80A包含：电容器40A、40B中的在电路上配置在比高压电路30靠近低压电路20的位置的电容器。
第二电容器芯片80B包含电容器40A的第二电容器44A以及电容器40B的第二电容器44B，更详细而言，是对两电容器44A、44B进行了单封装化而成的。即，第二电容器芯片80B包含：电容器40A、40B中的在电路上配置在比低压电路20靠近高压电路30的位置的电容器。
在本实施方式中，两电容器芯片80A、80B的结构与第一实施方式的电容器芯片80的结构一样。即，电容器芯片80A的各电容器43A、43B的结构和电容器芯片80B的各电容器44A、44B的结构双方与电容器芯片80的电容器40A、40B的结构一样。因此，省略两电容器芯片80A、80B的详细结构的说明。
低压电路芯片60和第一电容器芯片80A通过导线W连接。更详细而言，低压电路芯片60的第二电极焊盘62和第一电容器芯片80A的第一电极焊盘81通过导线W连接。由此，低压电路20与第一电容器43A的第一电极45A(参照图6)电连接，低压电路20与第一电容器43B的第一电极45B(参照图6)电连接。
第一电容器芯片80A和第二电容器芯片80B通过导线W连接。更详细而言，第一电容器芯片80A的第二电极焊盘82与第二电容器芯片80B的第一电极焊盘81通过导线W连接。由此，第一电容器43A的第二电极46A与第二电容器44A的第一电极47A电连接，第一电容器43B的第二电极46B与第二电容器44B的第一电极47B电连接。
第二电容器芯片80B和高压电路芯片70通过导线W连接。更详细而言，第二电容器芯片80B的第二电极焊盘82和高压电路芯片70的第一电极焊盘71通过导线W连接。由此，第二电容器44A的第二电极48A(参照图6)与高压电路30电连接，第二电容器44B的第二电极48B(参照图6)与高压电路30电连接。
(第二实施方式的效果)
根据本实施方式的栅极驱动器10，除了与第一实施方式的效果一样的效果之外，还得到以下的效果。
(2-1)电容器40A具有彼此串联连接的第一电容器43A和第二电容器44A。电容器40B具有彼此串联连接的第一电容器43B和第二电容器44B。根据该结构，在传递置位信号的信号线中，通过第一电容器43A及第二电容器44A在低压电路20与高压电路30之间成为双重绝缘构造，在传递复位信号的信号线中，通过第一电容器43B及第二电容器44B在低压电路20与高压电路30之间成为双重绝缘构造，因此，能够提高栅极驱动器10的绝缘耐压。
[第三实施方式]
参照图8以及图9，对第三实施方式的栅极驱动器10进行说明。本实施方式的栅极驱动器10与第一实施方式的栅极驱动器10相比，主要不同点在于栅极驱动器10由多个封装件构成。在以后的说明中，对与第一实施方式不同的点进行说明，对与第一实施方式的栅极驱动器10共同的构成要素标注同一符号，省略其说明。
如图8所示，本实施方式的栅极驱动器10的电路结构与第一实施方式的栅极驱动器10的电路结构相同。栅极驱动器10具有：低压电路模块200、高压电路模块210以及绝缘模块220。
低压电路模块200包含低压电路20。在一例中，虽未图示，但低压电路模块200具有：低压电路芯片，其包含低压电路20；低压引线框，其包含搭载有低压电路芯片的低压裸片焊盘；密封树脂，其将低压引线框的一部分和低压电路芯片密封。
高压电路模块210包含高压电路30。在一例中，虽未图示，但高压电路模块210具有：高压电路芯片，其包含高压电路30；高压引线框，其包含搭载有高压电路芯片的高压裸片焊盘；密封树脂，其将高压引线框的一部分和高压电路芯片密封。
绝缘模块220能够发送从低压电路20向高压电路30的置位信号和复位信号，另一方面，使低压电路20与高压电路30绝缘。即，绝缘模块220用于使栅极驱动器10所包含的低压电路20与高压电路30绝缘。绝缘模块220包含电容器40。电容器40与第一实施方式一样，用于传递低压电路20与高压电路30之间的信号(置位信号及复位信号)。如图8所示，绝缘模块220在电路上配置于低压电路20与高压电路30之间。因此，低压电路20和高压电路30构成为经由电容器40连接。
图9表示绝缘模块220的示意性的截面构造的一例。如图9所示，绝缘模块220具有：电容器芯片80、低压引线框221、高压引线框222、将电容器芯片80及各引线框221、222的一部分密封的密封树脂223。
各引线框221、222由导体构成，在本实施方式中由Cu构成。各引线框221、222设置成跨越密封树脂223的内外。
低压引线框221是与低压电路20(参照图8)电连接的引线框，具有配置在密封树脂223内的低压裸片焊盘221a、配置成跨越密封树脂223的内外的多根低压引线221b。各低压引线221b构成与低压电路20电连接的外部端子。
高压引线框222是与高压电路30(参照图8)电连接的引线框，并具有配置成跨越密封树脂223的内外的多根高压引线222b。各高压引线222b构成与高压电路30电连接的外部端子。在本实施方式中，电容器芯片80搭载于低压裸片焊盘221a。
电容器芯片80的第一电极焊盘81和低压引线221b通过导线W连接。由此，电容器40A的第一电极41A和低压引线221b电连接。另外，虽未图示，但电容器40B的第一电极41B和其他的低压引线221b电连接。
电容器芯片80的第二电极焊盘82和高压引线222b通过导线W连接。由此，电容器40A的第二电极42A与高压引线222b电连接。另外，虽未图示，但电容器40B的第二电极42B与其他的高压引线222b电连接。
(第三实施方式的效果)
根据本实施方式的栅极驱动器10，除了与第一实施方式的效果一样的效果之外，还得到以下的效果。
(3-1)电容器40包含于与低压电路模块200及高压电路模块210不同的半导体模块即绝缘模块220。
根据该结构，能够对不同的低压电路模块200及高压电路模块210使用共同的绝缘模块220。由此，在制造低压电路模块200及高压电路模块210的至少一方不同的多种栅极驱动器时，能够降低制造成本。
[第四实施方式]
参照图10以及图11，对第四实施方式的栅极驱动器10进行说明。本实施方式的栅极驱动器10与第一实施方式的栅极驱动器10相比，主要不同点在于栅极驱动器10由多个封装件构成。在以后的说明中，对与第一实施方式不同的点进行说明，对与第一实施方式的栅极驱动器10共同的构成要素标注同一符号，省略其说明。
如图10所示，本实施方式的栅极驱动器10的电路结构与第一实施方式的栅极驱动器10的电路结构相同。栅极驱动器10具有低压电路单元300和高压电路模块310。高压电路模块310是与第三实施方式的高压电路模块210(参照图8)相同的结构。这里，低压电路单元300对应于“绝缘模块”。
低压电路单元300包含低压电路20和电容器40。低压电路单元300能够将来自低压电路20的置位信号及复位信号向高压电路30发送，另一方面，将低压电路20与高压电路30绝缘。
图11表示低压电路单元300的示意性的截面构造的一例。如图11所示，低压电路单元300具有：包含低压电路20的低压电路芯片60、电容器芯片80、低压引线框301、高压引线框302、将各芯片60、80及各引线框301、302的一部分密封的密封树脂320。
各引线框301、302由导体构成，在本实施方式中由Cu构成。各引线框301、302设置成跨越密封树脂320的内外。
低压引线框301是与低压电路20电连接的引线框，并具有配置在密封树脂320内的低压裸片焊盘301a、配置成跨越密封树脂320的内外的多根低压引线301b。各低压引线301b构成与低压电路20电连接的外部端子。
高压引线框302是与高压电路30(参照图10)电连接的引线框，并具有配置成跨越密封树脂320的内外的多根高压引线302a。各高压引线302a构成与高压电路30电连接的外部端子。
在本实施方式中，低压电路芯片60和电容器芯片80搭载于低压裸片焊盘301a。低压电路芯片60及电容器芯片80在y方向上相互分离地排列。在本实施方式中，随着从低压引线301b朝向高压引线302a，依次排列低压电路芯片60及电容器芯片80。基于导线W的低压电路芯片60及电容器芯片80的连接方式与第一实施方式一样。根据本实施方式，能得到与第一实施方式的效果一样的效果。
[第五实施方式]
参照图12及图13，对第五实施方式的栅极驱动器10进行说明。本实施方式的栅极驱动器10与第一实施方式的栅极驱动器10相比，主要不同点在于栅极驱动器10由多个封装件构成。在以后的说明中，对与第一实施方式不同的点进行说明，对与第一实施方式的栅极驱动器10共同的构成要素标注同一符号，省略其说明。
如图12所示，本实施方式的栅极驱动器10的电路结构与第一实施方式的栅极驱动器10的电路结构相同。栅极驱动器10具有低压电路模块400和高压电路单元410。低压电路模块400是与第三实施方式的低压电路模块200相同的结构。高压电路单元410对应于“绝缘模块”。
高压电路单元410包含高压电路30和电容器40。高压电路单元410能够使高压电路30接收来自低压电路20的置位信号和复位信号，另一方面，使低压电路20与高压电路30绝缘。
图13表示高压电路单元410的示意性的截面构造的一例。如图13所示，高压电路单元410具有：高压电路芯片70、电容器芯片80、低压引线框411、高压引线框412、将各引线框411、412的一部分及各芯片70、80密封的密封树脂420。
各引线框411、412由导体构成，在本实施方式中由Cu构成。各引线框411、412设置成跨越密封树脂420的内外。
低压引线框411是与低压电路20(参照图12)电连接的引线框，并具有配置成跨越密封树脂420的内外的多根低压引线411a。各低压引线411a构成与低压电路20电连接的外部端子。
高压引线框412是与高压电路30电连接的引线框，并具有配置在密封树脂420内的高压裸片焊盘412a、配置成跨越密封树脂420的内外的多根高压引线412b。各高压引线412b构成与高压电路30电连接的外部端子。
在本实施方式中，高压电路芯片70和电容器芯片80搭载于高压裸片焊盘412a。高压电路芯片70及电容器芯片80在y方向上相互分离地排列。在本实施方式中，随着从低压引线411a朝向高压引线412b，依次排列电容器芯片80及高压电路芯片70。
基于导线W的高压电路芯片70及电容器芯片80的连接方式与第一实施方式一样。电容器芯片80的第一电极焊盘81通过导线W与多根低压引线411a连接。根据本实施方式，能得到与第一实施方式的效果一样的效果。
[变更例]
上述各实施方式是本公开的栅极驱动器以及绝缘模块能够采取的方式的例示，并不意图限制其方式。本公开的栅极驱动器以及绝缘模块能够采取与上述各实施方式例示的方式不同的方式。其一例是对上述各实施方式的结构的一部分进行了置换、变更或者省略的方式、或者对上述各实施方式附加了新结构的方式。另外，以下的各变更例只要在技术上不矛盾，就可以相互组合。在以下的各变更例中，对与上述各实施方式共同的部分标注与上述各实施方式相同的符号并省略其说明。
·在各实施方式中，俯视图中的电容器40A、40B(电容器43A、44B)的朝向能够任意地改变。在一例中，第一电极部51、第二电极部52以及各中间电极部53、54也可以分别配置为其长边方向沿着y方向，短边方向沿着x方向。
·在各实施方式中，俯视图中的第一电极部51的形状能够任意地改变。在一例中，俯视图中的第一电极部51的形状也可以是圆形。另外，俯视图中的第一电极部51的形状也可以是三角形或者五边形以上的多边形。另外，俯视图中的第一电极部51的形状也可以是椭圆形或者长圆形状。此外，第一中间电极部53的第一上电极层53A的俯视图中的形状也可以一样地改变。
·在各实施方式中，俯视图中的第二电极部52的形状能够任意地改变。在一例中，俯视图中的第二电极部52的形状也可以是圆环状。另外，俯视图中的第二电极部52的形状也可以是三角形或五边形以上的多边形的环状。另外，俯视图中的第二电极部52的形状也可以是椭圆形或长圆形的环状。此外，第一中间电极部53的第一下电极层53B、第一连接部53C、第二中间电极部54的第二上电极层54A、第二下电极层54B、第二连接部54C的俯视图中的形状也可以一样地改变。
·在各实施方式中，各中间电极部53、54的z方向的位置能够任意地改变。
在一例中，第一中间电极部53的第一上电极层53A也可以配置在比第二中间电极部54的第二下电极层54B靠近绝缘层85的表面85s的位置。即，第二下电极层54B也可以配置在第一上电极层53A与第二电极部52之间。
在一例中，第一中间电极部53的第一下电极层53B也可以配置于在z方向上与第一电极部51对齐的位置。
在一例中，第二中间电极部54的第二上电极层54A也可以配置于在z方向上与第二电极部52对齐的位置。
在一例中，第二中间电极部54的第二下电极层54B也可以配置在比第一上电极层53A靠近绝缘层85的表面85s的位置。另外，第二下电极层54B也可以配置成比第一下电极层53B远离绝缘层85的表面85s。
·在各实施方式中，电容器40A(40B)的第一电极部51、第二电极部52以及各中间电极部53、54配置成在z方向上相互错开，但不限于此。例如，也可以如图14所示，第一电极部51、第二电极部52以及各中间电极部53、54以在z方向上相互对齐的状态配置。
更详细而言，第一中间电极部53的第一下电极层53B及第二中间电极部54的第二下电极层54B双方以在z方向上与第一电极部51对齐的状态配置。第一中间电极部53的第一上电极层53A及第二中间电极部54的第二上电极层54A双方以在z方向上与第二电极部52对齐的状态配置。该情况下，距离D4～D7设定成使电容器芯片80为所设定的绝缘耐压。距离D4～D7优选为分离距离D1～D3以上，但只要电容器芯片80为所设定的绝缘耐压的范围内，则也可以比分离距离D1～D3短。
根据该结构，能够分别增大分离距离D1～D3，因此，能够增大成为构成电容器40A(40B)的绝缘耐压的分离距离的第一电极部51与第一中间电极部53的第一上电极层53A之间的分离距离D1、第一下电极层53B与第二中间电极部54的第二上电极层54A之间的分离距离D2、第二下电极层54B与第二电极部52之间的分离距离D3的合计值(D1+D2+D3)。因此，能够提高电容器40A(40B)的绝缘耐压，因此，能够提高电容器芯片80的绝缘耐压。
·在各实施方式中，电容器40A(40B)具有两个中间电极部53、54，但不限于此，中间电极部的个数能够任意地改变。在一例中，中间电极部可以是一个，也可以是三个以上。
图15是表示电容器40A具有一个中间电极部59时的电容器芯片80的截面结构的剖视图。
如图15所示，电容器40A具有：第一电极部51、第二电极部52以及中间电极部59。中间电极部59与第一电极部51及第二电极部52不连接。也可以说中间电极部59是未固定为施加于第一电极部51及第二电极部52的电位的电悬浮状态。第一电极部51构成电容器40A的第一电极41A，并与电容器芯片80的第一电极焊盘81电连接。第二电极部52构成电容器40A的第二电极42A，并与电容器芯片80的第二电极焊盘82电连接。第一电极部51和第二电极部52经由中间电极部59而耦合，由此构成电容器40A。
中间电极部59例如是与第一中间电极部53相同的结构。中间电极部59具有：与第一中间电极部53的第一上电极层53A对应的上电极层59A、与第一中间电极部53的第一下电极层53B对应的下电极层59B、以及与第一中间电极部53的第一连接部53C对应的连接部59C。
上电极层59A在z方向上与第一电极部51对置配置。上电极层59A配置在比第一电极部51靠上方的位置。可以说上电极层59A相对于第一电极部51配置于远离基板84的位置。也可以说上电极层59A配置在比第一电极部51靠近绝缘层85的表面85s的位置。由上电极层59A和第一电极部51构成第一电容器单元55D。
下电极层59B在z方向上与第二电极部52对置配置。下电极层59B配置在比第二电极部52靠下方的位置。可以说下电极层59B配置在相对于第二电极部52靠近基板84的位置。也可以说下电极层59B配置在比第二电极部52远离绝缘层85的表面85s的位置。由下电极层59B和第二电极部52构成第二电容器单元55E。下电极层59B通过连接部59C与上电极层59A电连接，因此，第二电容器单元55E与第一电容器单元55D串联连接。这样，中间电极部59通过上电极层59A、下电极层59B以及连接部59C形成为阶梯差状。由此，下电极层59B与第二电极部52的z方向之间的分离距离DB变大。
在图示的例子中，第二电极部52配置于在z方向上与中间电极部59不同的位置。更详细而言，第二电极部52配置在比上电极层59A靠上方的位置。可以说第二电极部52配置在比上电极层59A靠近绝缘层85的表面85s的位置。
在图示的例子中，上电极层59A与第一电极部51的z方向之间的距离即分离距离DA、下电极层59B与第二电极部52的z方向之间的距离即分离距离DB的合计值(DA+DB)大于第一电极部51与第二电极部52的z方向之间的距离。另外，上述合计值(DA+DB)也可以大于多个绝缘层85的厚度。在此，多个绝缘层85的厚度是从基板主面84s到绝缘层85的表面85s的z方向的距离。
将在这样的结构的电容器40A中，上电极层59A与第一电极部51的对置面积及分离距离DA、下电极层59B与第二电极部52的对置面积及分离距离DB设定为：第一电容器单元55D的电容与第二电容器单元55E的电容相等。
更详细而言，上电极层59A和第一电极部51的z方向之间的距离即分离距离DA与下电极层59B和第二电极部52的z方向之间的距离即分离距离DB彼此相等。上电极层59A和第一电极部51的第一对置面积与下电极层59B和第二电极部52的第二对置面积彼此相等。在此，如果分离距离DA与分离距离DB之差例如为分离距离DA的20％以内，则可以说分离距离DA与分离距离DB彼此相等。另外，若第一对置面积与第二对置面积之差例如为第一对置面积的20％以内，则可以说第一对置面积与第二对置面积彼此相等。
这样，通过将分离距离DA及第一对置面积与分离距离DA及第二对置面积设定为彼此相等，第一电容器单元55D的电容与第二电容器单元55E的电容彼此相等。根据这样的结构，能够得到与第一实施方式的效果一样的效果。
此外，在图15所示的变更例的电容器芯片80中，也可以是，上电极层59A在z方向上配置在与第二电极部52对齐的位置，下电极层59B在z方向上配置在与第一电极部51对齐的位置。
·在第一以及第四实施方式中，低压电路20和电容器40形成为单独的芯片，但不限于此。例如，如图16所示，电容器40和低压电路20可以搭载于一个芯片。在一例中，低压电路芯片60可以包含低压电路20和电容器40双方。即，也可以在层叠于低压电路芯片60的基板上的绝缘层设置电容器40。该情况下，电容器40的第一电极部51、第二电极部52以及各中间电极部53、54埋入到绝缘层。另外，在一例中，虽未图示，但也可以在电容器芯片80的基板84形成低压电路20。
在第一和第五实施方式中，高压电路30和电容器40形成为单独的芯片，但不限于此。例如，如图17所示，电容器40和高压电路30可以搭载于一个芯片。在一例，高压电路芯片70可以包含高压电路30和电容器40双方。即，也可以在层叠于高压电路芯片70的基板上的绝缘层设置电容器40。该情况下，电容器40的第一电极部51、第二电极部52以及各中间电极部53、54埋入到绝缘层。另外，在一例中，虽未图示，但也可以在电容器芯片80的基板84形成高压电路30。该情况下，电容器芯片80搭载于高压裸片焊盘101。
·在第三实施方式中，也可以应用第二实施方式的电容器40的结构。即，绝缘模块220也可以具有第一电容器芯片80A及第二电容器芯片80B。这样，绝缘模块220也可以具有多个电容器芯片。
·在第四实施方式中，也可以应用第二实施方式的电容器40的结构。即，低压电路单元300也可以具有：低压电路芯片60、第一电容器芯片80A和第二电容器芯片80B。这样，低压电路单元300也可以具有多个电容器芯片。
·在第五实施方式中，也可以应用第二实施方式的电容器40的结构。即，高压电路单元410也可以具有：高压电路芯片70、第一电容器芯片80A和第二电容器芯片80B。这样，高压电路单元410也可以具有多个电容器芯片。
·在第一实施方式中，电容器芯片80也可以搭载于高压裸片焊盘101。在此，在电容器芯片80中，第一电极41A相对于高压裸片焊盘101充分地分离，由此，即使高压裸片焊盘101的第二基准电位变动而成为高电位，也能够维持电容器芯片80与高压裸片焊盘101之间的绝缘。
·在第二实施方式中，第一电容器芯片80A以及第二电容器芯片80B双方也可以搭载于低压裸片焊盘91。在此，在第二电容器芯片80B中，第二电极48A(48B)相对于低压裸片焊盘91充分地分离，由此，即使高压裸片焊盘101的第二基准电位变动而成为高电位，也能够维持第二电容器芯片80B与低压裸片焊盘91之间的绝缘。
另外，第一电容器芯片80A和第二电容器芯片80B双方可以搭载于高压裸片焊盘101。在此，在第一电容器芯片80A中，第一电极45A(45B)相对于高压裸片焊盘101充分地分离，由此，即使高压裸片焊盘101的第二基准电位变动而成为高电位，也能够维持第一电容器芯片80A与高压裸片焊盘101之间的绝缘。
·在各实施方式中，电容器芯片80(80A、80B)中的电容器40A(40B、43A、43B、44A、44B)的第一电极部51、第二电极部52、各中间电极部53、54的结构能够任意地改变。在一例中，如图18所示，俯视图中的第一电极部51的形状为矩形环状，俯视图中的第二电极部52的形状为矩形板状。在俯视图中，第一电极部51设置为包围第二电极部52。
在z方向上与第一电极部51对置配置的第一中间电极部53具有：第一上电极层53A、第一下电极层53B及第一连接部53C。
第一上电极层53A在z方向上与第一电极部51对置配置。由此，构成第一电容器单元55A。俯视图中的第一上电极层53A的形状为矩形环状。
第一下电极层53B配置成在俯视图中相对于第一上电极层53A错开。在俯视图中，第一下电极层53B具有比第一上电极层53A向内侧伸出的部分。俯视图中的第一下电极层53B的形状为矩形环状。在俯视图中，第一下电极层53B配置在比第一电极部51靠内侧的位置。
第一连接部53C构成为将第一上电极层53A和第一下电极层53B连接，并与第一上电极层53A的内周端部和第一下电极层53B的外周端部相接。第一连接部53C沿着z方向延伸。
在z方向上与第一中间电极部53对置配置的第二中间电极部54具有：第二上电极层54A、第二下电极层54B及连接部54C。
第二上电极层54A在z方向上与第一下电极层53B对置配置。由此，构成第二电容器单元55B。第一下电极层53B经由第一连接部53C与第一上电极层53A连接，因此，第二电容器单元55B与第一电容器单元55A串联连接。俯视图中的第二上电极层54A的形状为矩形环状。在俯视图中，第二上电极层54A配置在比第一上电极层53A靠内侧的位置。
第二下电极层54B配置成在俯视图中相对于第二上电极层54A错开。在俯视图中，第二下电极层54B具有比第二上电极层54A向内侧伸出的部分。俯视图中的第二下电极层54B的形状为矩形板状。在俯视图中，第二下电极层54B配置在比第一下电极层53B靠内侧的位置。
第二连接部54C构成为将第二上电极层54A和第二下电极层54B连接，并与第二上电极层54A的内周端部和第二下电极层54B的外周端部相接。第二连接部54C沿着z方向延伸。
第二电极部52在z方向上与第二下电极层54B对置配置。由此，构成第三电容器单元55C。第二下电极层54B经由第二连接部54C与第二上电极层54A连接，因此，第三电容器单元55C与第二电容器单元55B串联连接。俯视图中的第二电极部52的形状为矩形板状。在俯视图中，第二电极部52配置在比第二上电极层54A靠内侧的位置。
在本实施方式中，以第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容彼此相等的方式设定第一电极部51、第二电极部52、第一中间电极部53及第二中间电极部54的配置位置及尺寸。具体而言，第一电极部51与第一中间电极部53的第一上电极层53A的对置面积及分离距离D1、第一下电极层53B与第二中间电极部54的第二上电极层54A的对置面积及分离距离D2、第二下电极层54B与第二电极部52的对置面积及分离距离D3设定为：第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容彼此相等。
在一例中，第一电极部51与第一上电极层53A的z方向之间的分离距离D1、第一下电极层53B与第二上电极层54A的z方向之间的分离距离D2、以及第二下电极层54B与第二电极部52的z方向之间的分离距离D3彼此相等。在此，如果分离距离D1、分离距离D2和分离距离D3之间的偏差的最大值例如为分离距离D1的20％以内，则可以说分离距离D1、分离距离D2和分离距离D3彼此相等。
另外，第一电极部51与第一上电极层53A的第一对置面积、第一下电极层53B与第二上电极层54A的第二对置面积、第二下电极层54B与第二电极部52的第三对置面积彼此相等。在此，如果第一对置面积、第二对置面积以及第三对置面积之间的偏差的最大值例如为第一对置面积的20％以内，则可以说第一对置面积、第二对置面积以及第三对置面积彼此相等。
将分离距离D1及第一对置面积、分离距离D2及第二对置面积、分离距离D3及第三对置面积设定为彼此相等，由此，第一电容器单元55A的电容、第二电容器单元55B的电容及第三电容器单元55C的电容彼此相等。根据这样的结构，能得到与第一实施方式的效果一样的效果。
此外，在图18中，示意性地表示了电容器芯片80的截面构造，因此，为了方便，以第一电极部51与第一下电极层53B之间的距离D4比第一电极部51与第一上电极层53A之间的分离距离D1短的方式进行了图示，但实际上，距离D4为分离距离D1以上。另外，同样地在图18中，以第一上电极层53A与第二上电极层54A之间的距离D5比第一下电极层53B与第二上电极层54A之间的分离距离D2短的方式进行了图示，但实际上，距离D5为分离距离D2以上。另外，同样地在图18中，以第一下电极层53B与第二下电极层54B之间的距离D6比分离距离D2短的方式进行了图示，但实际上，距离D6为分离距离D2以上。另外，同样地在图18中，以第二上电极层54A与第二电极部52之间的距离D7比第二下电极层54B与第二电极部52之间的分离距离D3短的方式进行了图示，但实际上，距离D7为分离距离D3以上。
·各实施方式的栅极驱动器10是从低压电路20向高压电路30传递信号的结构，但不限于此。例如，栅极驱动器10也可以具有从低压电路20向高压电路30传递信号的结构和从高压电路30向低压电路20传递信号的结构双方。作为一例，如图19所示，对在第一实施方式的栅极驱动器10中追加了从高压电路30向低压电路20发送信号的信号路径的结构进行说明。
如图19所示，电容器40A(40B)的第一电极41A(41B)与低压电路20电连接，第二电极42A(42B)与高压电路30电连接。因此，电容器40A、40B均与第一信号用电容器对应。
另外，从低压电路20输出的置位信号经由电容器40A传向高压电路30，从低压电路20输出的复位信号经由电容器40B传向高压电路30，因此，也可以说从低压电路20输出的第一信号经由第一信号用电容器传向高压电路30。
如图19所示，栅极驱动器10还具有：电容器40C、低压信号线21C以及高压信号线31C。在此，电容器40C对应于第二信号用电容器。
电容器40C从高压电路30向低压电路20发送信号，另一方面，使高压电路30与低压电路20绝缘。作为该信号，例如是检测开关元件501的温度异常的信号，并与第二信号对应。电容器40C具有第一电极41C和第二电极42C。第一电极41C与高压电路30电连接。第二电极42C与低压电路20电连接。
这样，在图19所示的变更例中，栅极驱动器10经由电容器40(40A、40B、40C)在低压电路20与高压电路30之间双向地传递信号。该信号包含从低压电路20向高压电路30传递的第一信号和从高压电路30向低压电路20传递的第二信号。
虽未图示，但电容器芯片80包含电容器40A、40B、40C，详细而言，是对电容器40A、40B、40C进行了单芯片化而成的。虽未图示，但在俯视图中电容器40A～40C配置成以在y方向上相互对齐的状态在x方向上相互分离。电容器40C的第一电极41C与第二电极焊盘82电连接，第二电极42C与第一电极焊盘81电连接。第二电极焊盘82经由导线W与高压电路芯片70的第一电极焊盘71连接，因此，第一电极41C经由第二电极焊盘82和导线W与高压电路30电连接。第一电极焊盘81经由导线W与低压电路芯片60的第二电极焊盘62连接，因此，第二电极42C经由第一电极焊盘81及导线W与低压电路20电连接。
虽未图示，但电容器40C的结构与电容器40A、40B一样。但是，电容器40C的第一电极41C及第二电极42C与第一电极部51及第二电极部52的对应关系与电容器40A、40B不同。电容器40C的第二电极部52构成电容器40C的第一电极41C，电容器40C的第一电极部51构成电容器40C的第二电极42C。
此外，也可以如下变更图19所示的变更例的栅极驱动器10的电容器芯片的结构。即，如图20所示，具有图19所示的电容器40C的栅极驱动器10也可以具有从低压电路20向高压电路30传递信号(第一信号)的电容器芯片80T和从高压电路30向低压电路20传递信号(第二信号)的电容器芯片80R来代替电容器芯片80。在图示的例子中，两电容器芯片80T、80R搭载于低压裸片焊盘91。电容器芯片80T和电容器芯片80R以在y方向上相互对齐的状态在x方向上相互分离地排列。在此，电容器芯片80T对应于包含第一信号用电容器的第一电容器芯片，电容器芯片80R对应于包含第二信号用电容器的第二电容器芯片。
电容器芯片80T包含电容器40A及电容器40B，更详细而言，是对两电容器40A、40B进行了单芯片化而成的。即，电容器芯片80T是与低压电路芯片60和高压电路芯片70(均参照图2)不同的两电容器40A、40B专用的半导体芯片。电容器芯片80T中的两电容器40A、40B的结构与电容器芯片80中的两电容器40A、40B的结构一样。
电容器芯片80R包含电容器40C，更详细而言，是对电容器40C进行了单芯片化而成的。即，电容器芯片80R是与低压电路芯片60、高压电路芯片70及电容器芯片80T不同的电容器40C专用的半导体芯片。电容器芯片80R中的电容器40C的结构与电容器芯片80中的两电容器40A、40B的结构一样。
·在各实施方式中，电容器芯片80也可以具有由1层或多层构成的树脂层，作为埋入电容器40A～40C的绝缘层的结构。作为该树脂层，可以使用包含聚酰亚胺树脂、酚醛树脂和环氧树脂中的任一种的材料。另外，电容器芯片80作为埋入电容器40A～40C的绝缘层的结构，也可以是绝缘层85那样的氧化膜和树脂层混合存在的结构。
·在各实施方式中，各连接部53C、54C的结构能够任意地改变。在一例中，也可以是，在俯视图中与第一上电极层53A和第一下电极层53B双方重叠的位置，在这些电极层53A、53B的周向上相互分离地设置有多个第一连接部53C。另外，在一例中，也可以是，在俯视图中与第二上电极层54A和第二下电极层54B双方重叠的位置，在这些电极层54A、54B的周向上相互分离地设置有多个第二连接部54C。总之，第一连接部53C只要为能够将第一上电极层53A和第一下电极层53B电连接的结构即可。第二连接部54C只要是能够将第二上电极层54A与第二下电极层54B电连接的结构即可。
·在第一以及第三～第五实施方式中，在第一电容器单元55A、第二电容器单元55B以及第三电容器单元55C的电容彼此相等的范围内，例如通过调整第一电极部51与第一上电极层53A的对置面积、第一下电极层53B与第二上电极层54A的对置面积、以及第二下电极层54B与第二电极部52的对置面积，分离距离D1～D3中的至少一个也可以与其他不同。另外，一样地，在第一电容器单元55A、第二电容器单元55B以及第三电容器单元55C的电容彼此相等的范围内，例如通过调整分离距离D1～D3，第一电极部51与第一上电极层53A的对置面积、第一下电极层53B与第二上电极层54A的对置面积、以及第二下电极层54B与第二电极部52的对置面积中的至少一个也可以与其他不同。此外，关于第二实施方式的电容器43A(43B)、44A(44B)也能够一样地改变。
·在第一以及第三～第五实施方式中，第一电容器单元55A的电容、第二电容器单元55B的电容以及第三电容器单元55C的电容中的至少一个也可以与其他不同。此外，关于第二实施方式的电容器43A(43B)、44A(44B)也能够一样地改变。
·在图15所示的变更例中，在第一电容器单元55D的电容以及第二电容器单元55E的电容彼此相等的范围内，例如通过调整第一电极部51与上电极层59A的对置面积以及第二电极部52与下电极层59B的对置面积，分离距离DA、DB也可以彼此不同。另外，在第一电容器单元55D的电容及第二电容器单元55E的电容彼此相等的范围内，例如通过调整分离距离DA、DB，第一电极部51与上电极层59A的对置面积及第二电极部52与下电极层59B的对置面积也可以彼此不同。
·在图15所示的变更例中，第一电容器单元55D的电容以及第二电容器单元55E的电容也可以相互不同。
·在第三实施方式中，绝缘模块220也可以应用于栅极驱动器10以外的电路。一样地，第四实施方式的低压电路单元300和第五实施方式的高压电路单元410也可以应用于栅极驱动器10以外的电路。
在本公开中使用的“在～上”这样的用语包含“在～上”和“在～的上方”的含义，除非上下文清楚地表明。因此，“A形成在B上”这样的表现在本实施方式中可以是A与B接触而直接配置在B上，但作为变更例，可以是A与B不接触地配置在B的上方。即，“在～上”这样的用语不排除在A与B之间形成其他部件的构造。
在本公开中使用的z方向不一定需要是铅垂方向，也不需要与铅垂方向完全一致。因此，本公开的各种构造不限定于本说明书中说明的z方向的“上”以及“下”是铅垂方向的“上”以及“下”。例如，x方向也可以是铅垂方向，或者y方向也可以是铅垂方向。
本说明书中的描述“A和B中的至少一个”应理解为意味着“仅A、或仅B、或A和B双方”。
[附记]
以下记载了能够从上述各实施方式以及上述各变更例掌握的技术思想。此外，用括号表示与各附记所记载的构成要素对应的实施方式的构成要素的符号。符号是为了辅助理解而作为例子表示的，各附记所记载的构成要素不应限定于符号所示的构成要素。
(附记1)
一种隔离器(80)，具有绝缘层(85)和埋入到所述绝缘层(85)的电容器(40/40A、40B、40C)，其中，
所述电容器(40/40A、40B、40C)包含：
第一电极部(51)，其设置于所述绝缘层(85)内，并与形成于该绝缘层(85)的表面(85s)的第一焊盘(81)连接；
第二电极部(52)，其设置于所述绝缘层(85)内，并与形成于所述绝缘层(85)的表面(85s)的第二焊盘(82)连接；以及
中间电极部(53、54)，其设置于所述绝缘层(85)内，与所述第一电极部(51)及所述第二电极部(52)不连接，
所述中间电极部(53、54)具有：
第一中间层(53A、54A)及第二中间层(53B、54B)，其在所述绝缘层(85)的厚度方向(z方向)的位置互不相同；以及
连接部(53C、54C)，其在所述绝缘层(85)的厚度方向(z方向)上延伸，并将所述第一中间层(53A、54A)与所述第二中间层(53B、54B)相连，
所述第一电极部(51)和所述第二电极部(52)经由所述中间电极部(53、54)而耦合，由此构成所述电容器(40/40A、40B、40C)。
(附记2)
根据附记1所述的隔离器，其中，
所述中间电极部(53、54)设置有多个，
所述第一电极部(51)和所述第二电极部(52)经由所述多个中间电极部(53、54)而耦合，由此构成所述电容器(40/40A、40B、40C)，
所述多个中间电极部(53、54)包含第一中间电极部(53)及第二中间电极部(54)，
所述第一中间电极部(53)的所述第一中间层(53A)与所述第一电极部(51)在所述绝缘层(85)的厚度方向(z方向)上分离地对置，由此构成第一电容器单元(55A)，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第一中间电极部(53)的所述第二中间层(53B)配置于与所述第一中间电极部(53)的所述第一中间层(53A)不同的位置，
所述第一中间电极部(53)的所述第二中间层(53B)、所述第二中间电极部(54)的所述第一中间层(54A)在所述绝缘层(85)的厚度方向(z方向)上分离地对置，由此，构成经由所述第一中间电极部(53)的所述连接部(53C)而与所述第一电容器单元(55A)串联连接的第二电容器单元(55B)。
(附记3)
根据附记2所述的隔离器，其中，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第一中间电极部(53)的所述第一中间层(53A)为圆形或多边形，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第一中间电极部(53)的所述第二中间层(53B)及所述第二中间电极部(54)的所述第一中间层(54A)是形成为包围所述第一中间电极部(53)的所述第一中间层(53A)的环状，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第二中间电极部(54)的所述第二中间层(54B)是形成为包围所述第二中间电极部(54)的所述第一中间层(54A)的环状。
(附记4)
根据附记2或3所述的隔离器，其中，
所述第一中间电极部(53)的所述第二中间层(53B)配置于在所述绝缘层(85)的厚度方向(z方向)上所述第一中间电极部(53)的所述第一中间层(53A)与所述第一电极部(51)之间，
所述第二中间电极部(54)的所述第一中间层(54A)配置于在所述绝缘层(85)的厚度方向(z方向)上比所述第一中间电极部(53)的所述第一中间层(53A)靠近所述绝缘层(85)的表面(85s)的位置。
(附记5)
根据附记2～4中任一项所述的隔离器，其中，
将所述第一中间电极部(53)的所述第一中间层(53A)与所述第一电极部(51)的对置面积及分离距离(D1)、所述第一中间电极部(51)的所述第二中间层(53B)与所述第二中间电极部(54)的所述第一中间层(54A)的对置面积及分离距离(D2)设定为：所述第一电容器单元(55A)的电容与所述第二电容器单元(55B)的电容相等。
(附记6)
根据附记2～5中任一项所述的隔离器，其中，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第二中间电极部(54)的所述第二中间层(54B)配置于与所述第二中间电极部(54)的所述第一中间层(54A)不同的位置，
所述第二中间电极部(54)的所述第二中间层(54B)与所述第二电极部(52)在所述绝缘层(85)的厚度方向(z方向)上分离地对置，由此，构成经由所述第二中间电极部(54)的所述连接部(54C)而与所述第二电容器单元(55B)串联连接的第三电容器单元(55C)。
(附记7)
根据附记6所述的隔离器，其中，
所述第二中间电极部(54)的所述第二中间层(54B)配置于在所述绝缘层(85)的厚度方向(z方向)上所述第一中间电极部(53)的所述第二中间层(53B)与所述第二电极部(52)之间。
(附记8)
根据附记6或7所述的隔离器，其中，
所述第一电容器单元(55A)的电容与所述第二电容器单元(55B)的电容相等，
将所述第二中间电极部(54)的所述第二中间层(54B)与所述第二电极部(52)的对置面积及分离距离(D3)设定为：所述第一电容器单元(55A)及所述第二电容器单元(55B)的电容与所述第三电容器单元(55C)的电容相等。
(附记9)
根据附记1所述的隔离器，其中，
所述第一中间层(59A)与所述第一电极部(51)在所述绝缘层(85)的厚度方向(z方向)上分离地对置，由此构成第一电容器单元(55D)，
从所述绝缘层(85)的厚度方向(z方向)观察，所述第二中间层(59B)设置于与所述第一中间层(59A)不同的位置，
所述第二中间层(59B)与所述第二电极部(52)在所述绝缘层(85)的厚度方向(z方向)上分离地对置，由此，构成经由所述连接部(59C)而与所述第一电容器单元(55D)串联连接的第二电容器单元(55E)。
(附记10)
根据附记9所述的隔离器，其中，
所述第二中间层(59B)配置于在所述绝缘层(85)的厚度方向(z方向)上所述第一中间层(59A)与所述第一电极部(51)之间，
所述第二电极部(52)配置于比所述第一中间层(59A)靠近所述绝缘层(85)的表面(85s)的位置。
(附记11)
根据附记9或10所述的隔离器，其中，
将所述第一中间层(59A)与所述第一电极部(51)的对置面积及分离距离(DA)、所述第二中间层(59B)与所述第二电极部(52)的对置面积及分离距离(DB)设定为：所述第一电容器单元(55D)的电容与所述第二电容器单元(55E)的电容相等。
(附记12)
一种绝缘模块，具有：附记1～11中任一项所述的隔离器，
所述隔离器(80)连接在驱动开关元件(501)的栅极驱动器(10)所包含的低压电路芯片(60)与高压电路芯片(70)之间，
所述绝缘模块还具有所述低压电路芯片(60)。
(附记13)
一种绝缘模块，具有：附记1～11中任一项所述的隔离器，
所述隔离器(80)连接在驱动开关元件(501)的栅极驱动器(10)所包含的低压电路芯片(60)与高压电路芯片(70)之间，
还具有所述高压电路芯片(70)。
(附记14)
一种栅极驱动器(10)，其向开关元件(501)的栅极施加驱动电压信号，其中，
所述栅极驱动器具有：
低压电路芯片(60)，其包含低压电路(20)，该低压电路(20)构成为通过被施加第一电压(V1)而进行动作；
高压电路芯片(70)，其包含高压电路(30)，该高压电路(30)构成为通过被施加比所述第一电压(V1)高的第二电压(V2)而进行动作；以及
隔离器(80)，其连接于所述低压电路芯片(60)与所述高压电路芯片(70)之间，
所述隔离器(80)具有：
绝缘层(85)；
第一电极部(51)，其设置于所述绝缘层(85)内，并与形成于该绝缘层(85)的表面(85s)的第一焊盘(81)连接；
第二电极部(52)，其设置于所述绝缘层(85)内，并与形成于所述绝缘层(85)的表面(85s)的第二焊盘(82)连接；以及
中间电极部(53、54)，其设置于所述绝缘层(85)内，与所述第一电极部(51)及所述第二电极部(52)不连接，
所述中间电极部(53、54)具有：
第一电极部(53A、54A)及第二电极部(53B、54B)，其在所述绝缘层(85)的厚度方向(z方向)的位置互不相同；以及
连接部(53C、54C)，其在所述绝缘层(85)的厚度方向(z方向)上延伸，并将所述第一电极部(53A、54A)与所述第二电极部(53B、54B)相连，
所述第一电极部(51)和所述第二电极部(52)经由所述中间电极部(53、54)而耦合，由此构成所述电容器(40/40A、40B、40C)。
(附记15)
根据附记14所述的栅极驱动器，其中，
所述第一电极部(51)与所述低压电路(20)电连接，
所述第二电极部(52)与所述高压电路(30)电连接。
(附记16)
根据附记14所述的栅极驱动器，其中，
所述栅极驱动器(10)经由所述电容器(40/40A、40B、40C)在所述低压电路(20)与所述高压电路(30)之间双向地传递信号，
所述信号包含第一信号及第二信号，
所述电容器(40/40A、40B、40C)包含第一信号用电容器(40A、40B)及第二信号用电容器(40C)，
所述第一信号经由所述第一信号用电容器(40A、40B)从所述低压电路(20)传向所述高压电路(30)，
所述第二信号经由所述第二信号用电容器(40C)从所述高压电路(30)传向所述低压电路(20)。
(附记17)
根据附记14～16中任一项所述的栅极驱动器，其中，
所述绝缘层(85)由氧化膜和树脂中的至少一种构成。
(附记18)
根据附记13所述的栅极驱动器，其中，
所述栅极驱动器具有：隔离器(80)，其包含所述第一信号用电容器(40A、40B)以及所述第二信号用电容器(40C)。
(附记19)
根据附记13所述的栅极驱动器，其中，
所述隔离器具有：
第一电容器芯片(80T)，其包含所述第一信号用电容器(40A、40B)；以及
第二电容器芯片(80R)，其包含所述第二信号用电容器(40C)。
(附记20)
根据附记7所述的栅极驱动器，其中，
所述第一中间电极部(53)的所述第一中间层(53A)与所述第一电极部(51)的分离距离(D1)、所述第一中间电极部(51)的所述第二中间层(53B与所述第二中间电极部(54)的所述第一中间层(54A)的分离距离(D2)、所述第二中间电极部(54)的所述第二中间层(54B)与所述第二电极部(52)的分离距离(D3)的合计值(D1+D2+D3)大于绝缘层(85)的厚度。
(附记21)
根据附记10所述的栅极驱动器，其中，
所述中间电极部(59)的所述第一中间层(59A)与所述第一电极部(51)的分离距离(DA)、所述中间电极部(59)的所述第二中间层(59B)与所述第二电极部(52)的分离距离(DB)的合计值(DA+DB)大于绝缘层(85)的厚度。
(附记22)
一种栅极驱动器(10)，其向开关元件(501)的栅极施加驱动电压信号，其中，
栅极驱动器(10)具有：
低压电路芯片(60)，其包含低压电路(20)，该低压电路(20)构成为通过被施加第一电压(V1)而进行动作；以及
高压电路芯片(70)，其包含高压电路(30)，该高压电路(30)构成为通过被施加比所述第一电压(V1)高的第二电压(V2)而进行动作，
所述低压电路芯片(60)具有：
绝缘层(85)；
第一电极部(51)，其设置于所述绝缘层(85)内，并与形成于该绝缘层(85)的表面(85s)的第一焊盘(81)连接；
第二电极部(52)，其设置于所述绝缘层(85)内，并与形成于所述绝缘层(85)的表面(85s)的第二焊盘(82)连接；以及
中间电极部(53、54)，其设置于所述绝缘层(85)内，与所述第一电极部(51)及所述第二电极部(52)不连接，
所述中间电极部(53、54)具有：
第一电极部(53A、54A)及第二电极部(53B、54B)，其在所述绝缘层(85)的厚度方向(z方向)的位置互不相同；以及
连接部(53C、54C)，其在所述绝缘层(85)的厚度方向(z方向)上延伸，并将所述第一电极部(53A、54A)与所述第二电极部(53B、54B)相连，
所述第一电极部(51)和所述第二电极部(52)经由所述中间电极部(53、54)而耦合，由此构成所述电容器(40/40A、40B、40C)。
(附记23)
一种栅极驱动器(10)，其向开关元件(501)的栅极施加驱动电压信号，其中，
栅极驱动器(10)具有：
低压电路芯片(60)，其包含低压电路(20)，该低压电路(20)构成为通过被施加第一电压(V1)而进行动作；以及
高压电路芯片(70)，其包含高压电路(30)，该高压电路(30)构成为通过被施加比所述第一电压(V1)高的第二电压(V2)而进行动作，
所述高压电路芯片(70)具有：
绝缘层(85)；
第一电极部(51)，其设置于所述绝缘层(85)内，并与形成于该绝缘层(85)的表面(85s)的第一焊盘(81)连接；
第二电极部(52)，其设置于所述绝缘层(85)内，并与形成于所述绝缘层(85)的表面(85s)的第二焊盘(82)连接；以及
中间电极部(53、54)，其设置于所述绝缘层(85)内，与所述第一电极部(51)及所述第二电极部(52)不连接，
所述中间电极部(53、54)具有：
第一电极部(53A、54A)及第二电极部(53B、54B)，其在所述绝缘层(85)的厚度方向(z方向)的位置互不相同；以及
连接部(53C、54C)，其在所述绝缘层(85)的厚度方向(z方向)上延伸，并将所述第一电极部(53A、54A)与所述第二电极部(53B、54B)相连，
所述第一电极部(51)和所述第二电极部(52)经由所述中间电极部(53、54)而耦合，由此构成所述电容器(40/40A、40B、40C)。
符号说明
10…栅极驱动器
20…低压电路
30…高压电路
40、40A、40B…电容器
43A、43B…第一电容器(电容器)
44A、44B…第二电容器(电容器)
51…第一电极部
52…第二电极部
53…第一中间电极部
53A…第一上电极层(第一中间层)
53B…第一下电极层(第二中间层)
53C…第一连接部(连接部)
54…第二中间电极部
54A…第二上电极层(第一中间层)
54B…第二下电极层(第二中间层)
54C…第二连接部(连接部)
55…电容器单元
55A…第一电容器单元
55B…第二电容器单元
55C…第三电容器单元
55D…第一电容器单元
55E…第二电容器单元
59…中间电极部
59A…上电极层(第一中间层)
59B…下电极层(第二中间层)
59C…连接部
60…低压电路芯片
70…高压电路芯片
80…电容器芯片
80A…第一电容器芯片
80B…第二电容器芯片
80R…电容器芯片
80T…电容器芯片
80s…芯片主面
81…第一电极焊盘(第一焊盘)
82…第二电极焊盘(第二焊盘)
85…绝缘层
85s…表面
220…绝缘模块
300…低压电路单元(绝缘模块)
410…高压电路单元(绝缘模块)
501、502…开关元件
D1～D3、DA、DB…分离距离。

Claims (17)

1.一种隔离器，具有绝缘层和埋入到所述绝缘层的电容器，其中，
所述电容器包含：
第一电极部，其设置于所述绝缘层内，并与形成于该绝缘层的表面的第一焊盘连接；
第二电极部，其设置于所述绝缘层内，并与形成于所述绝缘层的表面的第二焊盘连接；以及
中间电极部，其设置于所述绝缘层内，与所述第一电极部及所述第二电极部不连接，
所述中间电极部具有：
第一中间层及第二中间层，其在所述绝缘层的厚度方向的位置互不相同；以及
连接部，其在所述绝缘层的厚度方向上延伸，并将所述第一中间层与所述第二中间层相连，
所述第一电极部和所述第二电极部经由所述中间电极部而耦合，由此构成所述电容器。
2.根据权利要求1所述的隔离器，其中，
所述中间电极部设置有多个，
所述第一电极部和所述第二电极部经由所述多个中间电极部而耦合，由此构成所述电容器，
所述多个中间电极部包含第一中间电极部及第二中间电极部，
所述第一中间电极部的所述第一中间层与所述第一电极部在所述绝缘层的厚度方向上分离地对置，由此构成第一电容器单元，
从所述绝缘层的厚度方向观察，所述第一中间电极部的所述第二中间层配置于与所述第一中间电极部的所述第一中间层不同的位置，
所述第一中间电极部的所述第二中间层、所述第二中间电极部的所述第一中间层在所述绝缘层的厚度方向上分离地对置，由此，构成经由所述第一中间电极部的所述连接部而与所述第一电容器单元串联连接的第二电容器单元。
3.根据权利要求2所述的隔离器，其中，
从所述绝缘层的厚度方向观察，所述第一中间电极部的所述第一中间层为圆形或多边形，
从所述绝缘层的厚度方向观察，所述第一中间电极部的所述第二中间层及所述第二中间电极部的所述第一中间层是形成为包围所述第一中间电极部的所述第一中间层的环状，
从所述绝缘层的厚度方向观察，所述第二中间电极部的所述第二中间层是形成为包围所述第二中间电极部的所述第一中间层的环状。
4.根据权利要求2或3所述的隔离器，其中，
所述第一中间电极部的所述第二中间层配置于在所述绝缘层的厚度方向上所述第一中间电极部的所述第一中间层与所述第一电极部之间，
所述第二中间电极部的所述第一中间层配置于在所述绝缘层的厚度方向上比所述第一中间电极部的所述第一中间层靠近所述绝缘层的表面的位置。
5.根据权利要求2～4中任一项所述的隔离器，其中，
将所述第一中间电极部的所述第一中间层与所述第一电极部的对置面积及分离距离、所述第一中间电极部的所述第二中间层与所述第二中间电极部的所述第一中间层的对置面积及分离距离设定为：所述第一电容器单元的电容与所述第二电容器单元的电容相等。
6.根据权利要求2～5中任一项所述的隔离器，其中，
从所述绝缘层的厚度方向观察，所述第二中间电极部的所述第二中间层配置于与所述第二中间电极部的所述第一中间层不同的位置，
所述第二中间电极部的所述第二中间层与所述第二电极部在所述绝缘层的厚度方向上分离地对置，由此，构成经由所述第二中间电极部的所述连接部而与所述第二电容器单元串联连接的第三电容器单元。
7.根据权利要求6所述的隔离器，其中，
所述第二中间电极部的所述第二中间层配置于在所述绝缘层的厚度方向上所述第一中间电极部的所述第二中间层与所述第二电极部之间。
8.根据权利要求6或7所述的隔离器，其中，
所述第一电容器单元的电容与所述第二电容器单元的电容相等，
将所述第二中间电极部的所述第二中间层与所述第二电极部的对置面积及分离距离设定为：所述第一电容器单元及所述第二电容器单元的电容与所述第三电容器单元的电容相等。
9.根据权利要求1所述的隔离器，其中，
所述第一中间层与所述第一电极部在所述绝缘层的厚度方向上分离地对置，由此构成第一电容器单元，
从所述绝缘层的厚度方向观察，所述第二中间层设置于与所述第一中间层不同的位置，
所述第二中间层与所述第二电极部在所述绝缘层的厚度方向上分离地对置，由此，构成经由所述连接部而与所述第一电容器单元串联连接的第二电容器单元。
10.根据权利要求9所述的隔离器，其中，
所述第二中间层配置于在所述绝缘层的厚度方向上所述第一中间层与所述第一电极部之间，
所述第二电极部配置于比所述第一中间层靠近所述绝缘层的表面的位置。
11.根据权利要求9或10所述的隔离器，其中，
将所述第一中间层与所述第一电极部的对置面积及分离距离、所述第二中间层与所述第二电极部的对置面积及分离距离设定为：所述第一电容器单元的电容与所述第二电容器单元的电容相等。
12.一种绝缘模块，具有：权利要求1～11中任一项所述的隔离器，
所述隔离器连接在驱动开关元件的栅极驱动器所包含的低压电路芯片与高压电路芯片之间，
所述绝缘模块还具有所述低压电路芯片。
13.一种绝缘模块，具有：权利要求1～11中任一项所述的隔离器，
所述隔离器用于使驱动开关元件的栅极驱动器所包含的低压电路芯片与高压电路芯片绝缘，
所述绝缘模块还具有所述高压电路芯片。
14.一种栅极驱动器，其向开关元件的栅极施加驱动电压信号，其中，
所述栅极驱动器具有：
低压电路芯片，其包含低压电路，该低压电路构成为通过被施加第一电压而进行动作；
高压电路芯片，其包含高压电路，该高压电路构成为通过被施加比所述第一电压高的第二电压而进行动作；以及
隔离器，其连接于所述低压电路芯片与所述高压电路芯片之间，
所述隔离器具有：
绝缘层；
第一电极部，其设置于所述绝缘层内，并与形成于该绝缘层的表面的第一焊盘连接；
第二电极部，其设置于所述绝缘层内，并与形成于所述绝缘层的表面的第二焊盘连接；以及
中间电极部，其设置于所述绝缘层内，与所述第一电极部及所述第二电极部不连接，
所述中间电极部具有：
第一中间层及第二中间层，其在所述绝缘层的厚度方向的位置互不相同；以及
连接部，其在所述绝缘层的厚度方向上延伸，并将所述第一中间层与所述第二中间层相连，
所述第一电极部和所述第二电极部经由所述中间电极部而耦合，由此构成电容器。
15.根据权利要求14所述的栅极驱动器，其中，
所述第一电极部与所述低压电路电连接，
所述第二电极部与所述高压电路电连接。
16.根据权利要求14所述的栅极驱动器，其中，
所述栅极驱动器经由所述电容器在所述低压电路与所述高压电路之间双向地传递信号，
所述信号包含第一信号及第二信号，
所述电容器包含第一信号用电容器及第二信号用电容器，
所述第一信号经由所述第一信号用电容器从所述低压电路传向所述高压电路，
所述第二信号经由所述第二信号用电容器从所述高压电路传向所述低压电路。
17.根据权利要求14～16中任一项所述的栅极驱动器，其中，
所述绝缘层由氧化膜和树脂中的至少一种构成。
CN202280024369.9A 2021-03-29 2022-03-28 隔离器、绝缘模块以及栅极驱动器 Pending CN117063284A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-056149 2021-03-29
JP2021056149 2021-03-29
PCT/JP2022/015037 WO2022210551A1 (ja) 2021-03-29 2022-03-28 アイソレータ、絶縁モジュールおよびゲートドライバ

Publications (1)

Publication Number Publication Date
CN117063284A true CN117063284A (zh) 2023-11-14

Family

ID=83456334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280024369.9A Pending CN117063284A (zh) 2021-03-29 2022-03-28 隔离器、绝缘模块以及栅极驱动器

Country Status (5)

Country Link
US (1) US20240030276A1 (zh)
JP (1) JPWO2022210551A1 (zh)
CN (1) CN117063284A (zh)
DE (1) DE112022001264T5 (zh)
WO (1) WO2022210551A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
WO1998044687A1 (fr) * 1997-03-31 1998-10-08 Hitachi, Ltd. Modem utilisant une barriere isolante capacitive et un coupleur insolant, et circuit integre utilise par ce modem
JP3992442B2 (ja) * 2001-02-05 2007-10-17 株式会社日立製作所 インタフェース装置及びインターフェースシステム
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
CN100583437C (zh) * 2005-03-02 2010-01-20 Nxp股份有限公司 电子器件及其使用
JP5549692B2 (ja) * 2012-02-10 2014-07-16 株式会社デンソー 論理信号絶縁伝送回路
JP2013187488A (ja) * 2012-03-09 2013-09-19 Panasonic Corp 半導体リレー装置
US9806148B2 (en) * 2015-04-07 2017-10-31 Texas Instruments Incorporated Device isolator with reduced parasitic capacitance
JP7023814B2 (ja) * 2018-08-29 2022-02-22 株式会社東芝 アイソレータ及び通信システム
JP7323343B2 (ja) * 2019-06-17 2023-08-08 ローム株式会社 チップ部品

Also Published As

Publication number Publication date
DE112022001264T5 (de) 2023-12-14
US20240030276A1 (en) 2024-01-25
WO2022210551A1 (ja) 2022-10-06
JPWO2022210551A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
US7579682B2 (en) Power semiconductor module
US20220208674A1 (en) Insulating chip
US20230395454A1 (en) Insulation module and gate driver
US20220254764A1 (en) Semiconductor device
WO2022202129A1 (ja) 半導体装置
US20240021599A1 (en) Isolation transformer
US20240029949A1 (en) Insulating transformer
CN117063284A (zh) 隔离器、绝缘模块以及栅极驱动器
US12136589B2 (en) Semiconductor device
US10924108B2 (en) Circuit arrangement with galvanic isolation between electronic circuits
WO2022210542A1 (ja) 絶縁トランス、絶縁モジュールおよびゲートドライバ
WO2022168675A1 (ja) ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット
US20240014201A1 (en) Insulating transformer
US20240332259A1 (en) Insulation chip and signal transmission device
US20240021598A1 (en) Isolation transformer
US20240332171A1 (en) Insulation chip and signal transmission device
WO2022070749A1 (ja) 半導体装置および半導体モジュール
US20230370064A1 (en) Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit
US20240313043A1 (en) Insulation chip and signal transmission device
US20240072031A1 (en) Signal transmission device and insulated module
US20240088796A1 (en) Semiconductor module
US20240363497A1 (en) Semiconductor module arrangements
US20240331932A1 (en) Insulation chip and signal transmission device
WO2022220013A1 (ja) 半導体装置
CN118891723A (zh) 绝缘芯片和信号传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination