JP7023814B2 - アイソレータ及び通信システム - Google Patents

アイソレータ及び通信システム Download PDF

Info

Publication number
JP7023814B2
JP7023814B2 JP2018160692A JP2018160692A JP7023814B2 JP 7023814 B2 JP7023814 B2 JP 7023814B2 JP 2018160692 A JP2018160692 A JP 2018160692A JP 2018160692 A JP2018160692 A JP 2018160692A JP 7023814 B2 JP7023814 B2 JP 7023814B2
Authority
JP
Japan
Prior art keywords
coil pattern
electrically connected
capacitive element
pattern
inductive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018160692A
Other languages
English (en)
Other versions
JP2020036171A (ja
Inventor
裕一 澤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018160692A priority Critical patent/JP7023814B2/ja
Priority to US16/274,680 priority patent/US11601108B2/en
Priority to CN201910113358.8A priority patent/CN110875274B/zh
Publication of JP2020036171A publication Critical patent/JP2020036171A/ja
Application granted granted Critical
Publication of JP7023814B2 publication Critical patent/JP7023814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H01F2038/146—Inductive couplings in combination with capacitive coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本実施形態は、アイソレータ及び通信システムに関する。
容量結合型のアイソレータは、入力側回路及び出力側回路の間の信号ライン上に容量性素子を電気的に挿入して構成される。このとき、入力側回路から容量性素子を介した出力側回路への信号伝送を適正に行うことが望まれる。
特開２０１３－２３２７１９号公報 特許４４３１２０８号公報 特開２０００－２５０７１０号公報
一つの実施形態は、入力側回路から容量性素子を介した出力側回路への信号の伝送損失を抑制できるアイソレータ及び通信システムを提供することを目的とする。
一つの実施形態によれば、第１の信号ラインと第２の信号ラインと第１の容量性素子と第２の容量性素子と第１の誘導性素子と第２の誘導性素子と第３の容量性素子と第４の容量性素子と第３の誘導性素子と第４の誘導性素子とを有するアイソレータが提供される。第１の信号ラインは、入力側回路及び出力側回路の間に配されている。第２の信号ラインは、入力側回路及び前記出力側回路の間に配されている。第２の信号ラインは、第１の信号ラインと差動対を構成する。第１の容量性素子は、第１の信号ラインに電気的に挿入されている。第２の容量性素子は、第２の信号ラインに電気的に挿入されている。第１の誘導性素子は、一端が第１のノードに電気的に接続されている。第１のノードは、第１の信号ラインにおける第１の容量性素子と出力側回路との間のノードである。第１の誘導性素子は、他端がグランド電位に接続されている。第２の誘導性素子は、一端が第２のノードに電気的に接続されている。第２のノードは、第２の信号ラインにおける第２の容量性素子と出力側回路との間のノードである。第２の誘導性素子は、他端がグランド電位に接続されている。第３の容量性素子は、第１の信号ラインにおける入力側回路と第１の容量性素子との間に電気的に挿入される。第４の容量性素子は、第２の信号ラインにおける入力側回路と第２の容量性素子との間に電気的に挿入される。第３の誘導性素子は、一端が第１の信号ラインにおける入力側回路と第３の容量性素子との間の第３のノードに電気的に接続される。第４の誘導性素子は、一端が第２の信号ラインにおける入力側回路と第４の容量性素子との間の第４のノードに電気的に接続される。
図１は、実施形態にかかるアイソレータを含む通信システムの構成を示す回路図である。 図２は、実施形態にかかるアイソレータの実装構成を示す断面図である。 図３は、実施形態にかかるアイソレータの実装構成を示す断面図である。 図４は、実施形態にかかるアイソレータの実装構成を示す斜視図である。 図５は、実施形態の第１の変形例にかかるアイソレータの実装構成を示す断面図である。 図６は、実施形態の第１の変形例にかかるアイソレータの実装構成を示す断面図である。 図７は、実施形態の第１の変形例にかかるアイソレータの実装構成を示す斜視図である。 図８は、実施形態の第２の変形例にかかるアイソレータを含む通信システムの構成を示す回路図である。 図９は、実施形態の第２の変形例にかかるアイソレータの実装構成を示す断面図である。 図１０は、実施形態の第２の変形例にかかるアイソレータの実装構成を示す断面図である。 図１１は、実施形態の第３の変形例にかかるアイソレータの実装構成を示す断面図である。 図１２は、実施形態の第３の変形例にかかるアイソレータの実装構成を示す断面図である。
以下に添付図面を参照して、実施形態にかかるアイソレータを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（実施形態）
実施形態にかかるアイソレータについて説明する。アイソレータは、入力側回路と出力側回路とを電気的に絶縁しながら信号を伝送するために用いられる。
一方、高温動作、高速通信、長寿命などの市場要求に伴い、光結合型のアイソレータから容量結合型のアイソレータへの置き換えが求められている。光結合型以外のアイソレータはデジタルアイソレータと呼ばれることがあり、容量結合型のアイソレータは、デジタルアイソレータの一種である。容量結合型のアイソレータは、互いに対向配置された電極を含む容量性素子を用いて信号伝送を行う。すなわち、容量結合型のアイソレータは、入力側回路及び出力側回路の間における一対の差動信号ラインのそれぞれの上に容量性素子を電気的に挿入して構成される。
この構成では、入力側回路に入力された差動電圧により、容量性素子における対向配置された電極間に電界が発生され、容量性素子の電極から出力側回路へ差動電圧が伝達される。このとき、容量性素子の電極の寄生的な対地容量により、容量性素子の電極から出力側回路へ伝達されるべき電圧の一部がグランド電位へ漏れることがあり、同相雑音が一対の差動信号のそれぞれに混入する可能性がある。同相雑音が一対の差動信号のそれぞれに混入すると、それがＥＭＩノイズ（電磁雑音）の主要因となり、入力側回路から容量性素子を介した出力側回路への適正な信号伝送が困難になる可能性がある。
そこで、本実施形態では、容量結合型のアイソレータにおいて、容量性素子の電極から出力側回路へ至る一対の差動信号ラインとグランド電位とのそれぞれの間に誘導性素子を電気的に挿入することで、寄生的な対地容量の影響を抑制し信号の伝送損失の抑制を図る。
具体的には、アイソレータ３０を含む通信システム１は、図１に示すように構成され得る。図１は、アイソレータ３０を含む通信システム１の構成を示す図である。
通信システム１は、入力側回路１０、出力側回路２０、及びアイソレータ３０を有する。アイソレータ３０は、入力側回路１０及び出力側回路２０の間に配されている。アイソレータ３０は、容量結合型のアイソレータであり、入力側回路１０と出力側回路２０とを電気的に絶縁しながら容量的に結合する。
入力側回路１０は、負荷回路１１及び送信回路４０を有する。出力側回路２０は、受信回路５０及び負荷回路２１を有する。例えば、モータの動作電圧をコントローラでモニターする場合、入力側回路１０が高電圧領域になり出力側回路２０が低電圧領域になり、負荷回路１１はモータ及びインバータ回路を含み、負荷回路１２はコントローラを含む。例えば、コントローラがモータの動作を制御する場合、入力側回路１０が低電圧領域になり出力側回路２０が高電圧領域になり、負荷回路１１はコントローラを含み、負荷回路１２はモータ及びインバータ回路を含む。いずれの場合も、負荷回路１１、送信回路４０、受信回路５０、負荷回路２１がそれぞれ差動で構成される。
送信回路４０は、差動アンプ４１を有する。差動アンプ４１は、差動入力差動出力型の差動アンプであり、非反転入力端子（＋）が負荷回路１１のＰ側のノード１１ｐに電気的に接続され、反転入力端子（－）が負荷回路１１のＮ側のノード１１ｎに電気的に接続され、非反転出力端子（＋）がアイソレータ３０のＰ側の入力ノード３０ｉｐに電気的に接続され、反転出力端子（－）がアイソレータ３０のＮ側の入力ノード３０ｉｎに電気的に接続されている。
受信回路５０は、差動アンプ５１を有する。差動アンプ５１は、差動入力差動出力型の差動アンプであり、非反転入力端子（＋）がアイソレータ３０のＰ側の出力ノード３０ｏｐに電気的に接続され、反転入力端子（－）がアイソレータ３０のＮ側の出力ノード３０ｏｎに電気的に接続され、非反転出力端子（＋）が負荷回路２１のＰ側のノード２１ｐに電気的に接続され、反転出力端子（－）が負荷回路２１のＮ側のノード２１ｎに電気的に接続されている。
アイソレータ３０は、差動構成に対応したアイソレータとすることできる。アイソレータ３０は、入力側回路１０から伝達された一対の差動電圧を一対の電界エネルギーに変換し、一対の電界エネルギーを一対の差動電圧に再変換して出力側回路２０へ伝達する。
アイソレータ３０は、送信回路４０に接続された電極と受信回路５０に接続された電極との間に要求される絶縁耐圧（例えば、５ｋＶ）を１つの絶縁膜で満たすことが可能である場合、１重絶縁型で構成され得る。例えば、アイソレータ３０は、信号ライン３５、信号ライン３６、容量性素子３１、容量性素子３２、誘導性素子３３、及び誘導性素子３４を有する。信号ライン３５、容量性素子３１、及び誘導性素子３３は、差動のＰ側に対応し、信号ライン３６、容量性素子３２、及び誘導性素子３４は、差動のＮ側に対応している。
信号ライン３５は、入力側回路１０及び出力側回路２０の間に配されている。信号ライン３５は、信号ライン３６と差動対を構成する。信号ライン３５は、一端が入力側回路１０に電気的に接続され、他端が出力側回路２０に電気的に接続されている。
信号ライン３６は、入力側回路１０及び出力側回路２０の間に配されている。信号ライン３６は、信号ライン３５と差動対を構成する。信号ライン３６は、一端が入力側回路１０に電気的に接続され、他端が出力側回路２０に電気的に接続されている。
容量性素子３１は、信号ライン３５に電気的に挿入されている。容量性素子３１は、一端３１ａが送信回路４０のＰ側の出力ノード４０ｏｐに電気的に接続され、他端３１ｂが受信回路５０のＰ側の入力ノード５０ｉｐに電気的に接続されている。容量性素子３１は、例えばコンデンサとすることができる。
容量性素子３２は、信号ライン３６に電気的に挿入されている。容量性素子３２は、一端３２ａが送信回路４０のＮ側の出力ノード４０ｏｎに電気的に接続され、他端３２ｂが受信回路５０のＮ側の入力ノード５０ｉｎに電気的に接続されている。容量性素子３２は、例えばコンデンサとすることができる。
誘導性素子３３は、一端３３ａがノードＮ１に電気的に接続され、他端３３ｂがグランド電位に電気的に接続されている。ノードＮ１は、容量性素子３１の他端３１ｂと受信回路５０のＰ側の入力ノード５０ｉｐとの間のノードである。
誘導性素子３４は、一端３４ａがノードＮ２に電気的に接続され、他端３４ｂがグランド電位に電気的に接続されている。ノードＮ２は、容量性素子３２の他端３２ｂと受信回路５０のＮ側の入力ノード５０ｉｎとの間のノードである。
図１に示すアイソレータ３０は、例えば、図２～図４に示すように実装され得る。図２は、アイソレータ３０の実装構成を示す断面図であり、容量性素子３１及び誘導性素子３３に対応する断面を示す。図３は、アイソレータ３０の実装構成を示す断面図であり、容量性素子３２及び誘導性素子３４に対応する断面を示す。図４は、アイソレータ３０の実装構成を示す斜視図である。図２～図４では、基板２の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な平面内で互いに直交する２方向をＸ方向及びＹ方向とする。図４では、図示の簡略化のため、図２及び図３における一部の構成を図示している。
図２に示す電極１０ａは、入力側回路１０における出力ノード４０ｏｐに対応している。電極１０ａは、基板２に配されている。グランドパターン６は、基板２に配されている。グランドパターン６は、グランド電位を有する。電極１０ａは、配線３５ａを介して電極３５ｂに電気的に接続されている。電極３５ｂは、層間絶縁膜４を介して基板２の＋Ｚ方向に配されている。電極３５ｂは、ボンディングワイヤ３５ｃを介して電極３１ａ１に電気的に接続されている。配線３５ａ、電極３５ｂ、及びボンディングワイヤ３５ｃは、信号ライン３５における出力ノード４０ｏｐと容量性素子３１の一端３１ａとを接続する部分に対応している。
容量性素子３１は、層間絶縁膜５を介して基板３の＋Ｚ方向に配されている。容量性素子３１は、電極３１ａ１及び電極３１ｂ１を有する。電極３１ａ１は、電極３１ｂ１の＋Ｚ方向に配され、層間絶縁膜５を介して電極３１ｂ１に対向している。電極３１ａ１は、容量性素子３１の一端３１ａ（図１参照）として機能する。電極３１ｂ１は、容量性素子３１の他端３１ｂとして機能する。電極３１ｂ１は、配線３５ｄを介して電極２０ａに電気的に接続されている。電極２０ａは、出力側回路２０における入力ノード５０ｉｐに対応している。電極２０ａは、基板３に配されている。
容量性素子３１は、電極３１ａ１及び電極３１ｂ１について、図４に示すような平行平板型で構成され得る。電極３１ａ１及び電極３１ｂ１は、それぞれ板状に構成され、互いに対向するように配され得る。電極３１ａ１は、ＸＹ平面視において、矩形状に構成され得る。電極３１ａ２は、ＸＹ平面視において、矩形状に構成され得る。
図２に示す誘導性素子３３は、Ｚ方向における基板３と容量性素子３１との間に配されている。誘導性素子３３は、コイルパターン３３１を有する。コイルパターン３３１は、Ｚ方向におけるグランドパターン７と容量性素子３１との間に配されている。コイルパターン３３１は、ＸＹ方向に延びている。コイルパターン３３１は、一端が配線３７ａを介して電極３１ｂ１に電気的に接続され、他端が配線３７ｂを介してグランドパターン７に電気的に接続されている。グランドパターン７は、基板３に配されている。グランドパターン７は、グランド電位を有する。
図２に示すコイルパターン３３１は、図４に示すような渦巻き型で構成され得る。コイルパターン３３１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３３１は、その中心近傍の部分が配線３７ａを介して電極３１ｂ１に電気的に接続され、その外周側の部分が配線３７ｂを介してグランドパターン７に電気的に接続されている。
図３に示す電極１０ｂは、入力側回路１０における出力ノード４０ｏｎに対応している。電極１０ｂは、基板２に配されている。グランドパターン８は、基板２に配されている。グランドパターン８は、グランド電位を有する。電極１０ｂは、配線３６ａを介して電極３６ｂに電気的に接続されている。電極３６ｂは、層間絶縁膜４を介して基板２の＋Ｚ方向に配されている。電極３６ｂは、ボンディングワイヤ３６ｃを介して電極３２ａ１に電気的に接続されている。配線３６ａ、電極３６ｂ、及びボンディングワイヤ３６ｃは、信号ライン３６における出力ノード４０ｏｎと容量性素子３２の一端３２ａとを接続する部分に対応している。
容量性素子３２は、層間絶縁膜５を介して基板３の＋Ｚ方向に配されている。容量性素子３２は、電極３２ａ１及び電極３２ｂ１を有する。電極３２ａ１は、電極３２ｂ１の＋Ｚ方向に配され、層間絶縁膜５を介して電極３２ｂ１に対向している。電極３２ａ１は、容量性素子３２の一端３２ａとして機能する。電極３２ｂ１は、容量性素子３２の他端３２ｂとして機能する。電極３２ｂ１は、配線３６ｄを介して電極２０ｂに電気的に接続されている。電極２０ｂは、出力側回路２０における入力ノード５０ｉｎに対応している。電極２０ｂは、基板３に配されている。
容量性素子３２は、電極３２ａ１及び電極３２ｂ１について、図４に示すような平行平板型で構成され得る。電極３２ａ１及び電極３２ｂ１は、それぞれ板状に構成され、互いに対向するように配され得る。電極３２ａ１は、ＸＹ平面視において、矩形状に構成され得る。電極３２ａ２は、ＸＹ平面視において、矩形状に構成され得る。
図３に示す誘導性素子３４は、Ｚ方向における基板３と容量性素子３２との間に配されている。誘導性素子３４は、コイルパターン３４１を有する。コイルパターン３４１は、Ｚ方向におけるグランドパターン９と容量性素子３２との間に配されている。コイルパターン３４１は、ＸＹ方向に延びている。コイルパターン３４１は、一端が配線３８ａを介して電極３２ｂ１に電気的に接続され、他端が配線３８ｂを介してグランドパターン９に電気的に接続されている。グランドパターン９は、基板３に配されている。グランドパターン９は、グランド電位を有する。
図３に示すコイルパターン３４１は、図４に示すような渦巻き型で構成され得る。コイルパターン３４１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３４１は、その中心近傍の部分が配線３８ａを介して電極３２ｂ１に電気的に接続され、その外周側の部分が配線３８ｂを介してグランドパターン９に電気的に接続されている。
なお、図４に示すように、コイルパターン３３１とコイルパターン３４１とを互いに逆巻きで渦巻き状に構成することができる。これにより、コイルパターン３３１とコイルパターン３４１との磁気的な影響を互いに抑制させることができる。
ここで、図２に示すように、容量性素子３１の電極３１ｂ１は、グランドパターン７との間で寄生的な対地容量Ｃ１７を形成し得る。このとき、送信回路４０から容量性素子３１を介して受信回路５０へ伝達させる信号（差動のＰ側の信号）の周波数をｆＰとすると、誘導性素子３３のインダクタンスＬ３３を次の数式１に示すように決定し得る。
Ｌ３３＝１／（４π２ｆＰ ２Ｃ１７）・・・数式１
この構成により、周波数ｆＰを有する信号に対して誘導性素子３３及び対地容量Ｃ１７を含む回路を等価的にオープン状態にすることができる。これにより、電極３１ｂ１側（図１に示すノードＮ１側）から誘導性素子３３側へ伝達される信号を電極３１ｂ１側（ノードＮ１側）へ反射させることができるので、寄生的な対地容量Ｃ１７の影響を抑制でき、受信回路５０への信号の伝送損失を抑制できる。
また、図３に示すように、容量性素子３２の電極３２ｂ１は、グランドパターン９との間で寄生的な対地容量Ｃ２９を形成し得る。このとき、送信回路４０から容量性素子３２を介して受信回路５０へ伝達させる信号（差動のＮ側の信号）の周波数をｆＮとすると、誘導性素子３４のインダクタンスＬ３４を次の数式２に示すように決定し得る。
Ｌ３４＝１／（４π２ｆＮ ２Ｃ２９）・・・数式２
この構成により、周波数ｆＮを有する信号に対して誘導性素子３４及び対地容量Ｃ２９を含む回路を等価的にオープン状態にすることができる。これにより、電極３２ｂ１側（図１に示すノードＮ２側）から誘導性素子３４側へ伝達される信号を電極３２ｂ１側（ノードＮ２側）へ反射させることができるので、寄生的な対地容量Ｃ２９の影響を抑制でき、受信回路５０への信号の伝送損失を抑制できる。
以上のように、アイソレータ３０において、容量性素子３１，３２の電極３１ｂ１，３２ｂ１から出力側回路２０へ至る一対の差動信号ラインとグランド電位とのそれぞれの間に誘導性素子３３，３４を電気的に挿入する。これにより、寄生的な対地容量Ｃ１７，Ｃ２９の影響を抑制できるので、アイソレータ３０を介した信号の伝送損失を容易に抑制できる。
なお、容量性素子３１，３２における各電極３１ａ１，３１ｂ１，３２ａ１，３２ｂ１と誘導性素子３３，３４におけるコイルパターン３３１，３４１とは、それぞれ、任意の導電物質で形成可能であり、例えば金属を主成分とする材料で形成され得る。例えば、容量性素子３１，３２における各電極３１ａ１，３１ｂ１，３２ａ１，３２ｂ１を第１の金属（例えば、アルミニウム）を主成分とする材料で形成し、誘導性素子３３，３４におけるコイルパターン３３１，３４１を第１の金属より高価だが導電率の低い第２の金属（例えば、銅）を主成分とする材料で形成することができる。これにより、ＸＹ方向における単位面積当たりのインダクタンスを効率的に確保することができる。
あるいは、容量性素子３１，３２における各電極３１ａ１，３１ｂ１，３２ａ１，３２ｂ１と誘導性素子３３，３４におけるコイルパターン３３１，３４１とは、それぞれ、任意の膜厚で形成可能である。例えば、容量性素子３１，３２における各電極３１ａ１，３１ｂ１，３２ａ１，３２ｂ１を第１の膜厚で形成し、誘導性素子３３，３４におけるコイルパターン３３１，３４１を第１の膜厚より厚い第２の膜厚で形成することができる。これにより、ＸＹ方向における単位面積当たりのインダクタンスを効率的に確保することができる。
あるいは、アイソレータ３０ｊにおいて、図５～図７に示すように、誘導性素子３３ｊ，３４ｊが積層構造を有していてもよい。図５は、アイソレータ３０ｊの実装構成を示す断面図であり、容量性素子３１及び誘導性素子３３ｊに対応する断面を示す。図６は、アイソレータ３０ｊの実装構成を示す断面図であり、容量性素子３２及び誘導性素子３４ｊに対応する断面を示す。図７は、アイソレータ３０ｊの実装構成を示す斜視図である。図５～図７では、基板２の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な平面内で互いに直交する２方向をＸ方向及びＹ方向とする。図７では、図示の簡略化のため、図５及び図６における一部の構成を図示している。
図５に示す誘導性素子３３ｊは、コイルパターン３３１に加えて、コイルパターン３３２、コイルパターン３３３、配線３３４、及び配線３３５をさらに有する。
コイルパターン３３２は、Ｚ方向におけるグランドパターン７とコイルパターン３３１との間に配され、Ｚ方向におけるコイルパターン３３３とコイルパターン３３１との間に配されている。コイルパターン３３２は、ＸＹ方向に延びている。コイルパターン３３２は、一端が配線３３４を介してコイルパターン３３１の他端に電気的に接続され、他端が配線３３５を介してコイルパターン３３３の一端に電気的に接続されている。
コイルパターン３３３は、Ｚ方向におけるグランドパターン７とコイルパターン３３１，３３２との間に配されている。コイルパターン３３３は、ＸＹ方向に延びている。コイルパターン３３３は、一端が配線３３５を介してコイルパターン３３２の他端に電気的に接続され、他端が配線３７ｂを介してグランドパターン７に電気的に接続されている。
図５に示す複数のコイルパターン３３１～３３３は、図７に示すような渦巻き型の構成が積層された積層構造として構成され得る。
コイルパターン３３１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３３１は、その中心近傍の部分が配線３７ａを介して電極３１ｂ１に電気的に接続され、その外周側の部分が配線３３４を介してコイルパターン３３２に電気的に接続されている。
コイルパターン３３２は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３３２は、その外周側の部分が配線３３４を介してコイルパターン３３１に電気的に接続され、その中心近傍の部分が配線３３５を介してコイルパターン３３３に電気的に接続されている。
コイルパターン３３３は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３３３は、その中心近傍の部分が配線３３５を介してコイルパターン３３２に電気的に接続され、その外周側の部分が配線３７ｂを介してグランドパターン７に電気的に接続されている。
図６に示す誘導性素子３４ｊは、コイルパターン３４１に加えて、コイルパターン３４２、コイルパターン３４３、配線３４４、及び配線３４５をさらに有する。
コイルパターン３４２は、Ｚ方向におけるグランドパターン９とコイルパターン３４１との間に配され、Ｚ方向におけるコイルパターン３４３とコイルパターン３４１との間に配されている。コイルパターン３４２は、ＸＹ方向に延びている。コイルパターン３４２は、一端が配線３４４を介してコイルパターン３４１の他端に電気的に接続され、他端が配線３４５を介してコイルパターン３４３の一端に電気的に接続されている。
コイルパターン３４３は、Ｚ方向におけるグランドパターン９とコイルパターン３４１との間に配され、Ｚ方向におけるグランドパターン９とコイルパターン３４２との間に配されている。コイルパターン３４３は、ＸＹ方向に延びている。コイルパターン３４３は、一端が配線３４５を介してコイルパターン３４２の他端に電気的に接続され、他端が配線３８ｂを介してグランドパターン９に電気的に接続されている。
図６に示す複数のコイルパターン３４１～３４３は、図７に示すような渦巻き型の構成が積層された積層構造として構成され得る。
コイルパターン３４１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３４１は、その中心近傍の部分が配線３８ａを介して電極３１ｂ１に電気的に接続され、その外周側の部分が配線３４４を介してコイルパターン３４２に電気的に接続されている。
コイルパターン３４２は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３４２は、その外周側の部分が配線３４４を介してコイルパターン３４１に電気的に接続され、その中心近傍の部分が配線３４５を介してコイルパターン３４３に電気的に接続されている。
コイルパターン３４３は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン３４３は、その中心近傍の部分が配線３４５を介してコイルパターン３４２に電気的に接続され、その外周側の部分が配線３８ｂを介してグランドパターン９に電気的に接続されている。
このように、アイソレータ３０ｊにおける誘導性素子３３ｊ，３４ｊを積層構造で実装することで、ＸＹ方向における単位面積当たりのインダクタンスを効率的に確保することができる。これにより、例えば数式１、数式２で示すインダクタンスＬ３３，Ｌ３４を得るためのＸＹ方向におけるコイルパターン３３１～３３３，３４１～３４３の実装面積を低減できので、アイソレータ３０ｊの実装密度を容易に向上できる。
あるいは、アイソレータ３０ｋは、送信回路に接続されたコイルと受信回路に接続されたコイルとの間に要求される絶縁耐圧（例えば、５ｋＶ）が１つの絶縁膜では満たすことが難しい場合に、２重絶縁型で構成されてもよい。例えば、アイソレータ３０ｋを含む通信システム１ｋは、図８に示すように構成され得る。図８は、実施形態の第２の変形例にかかるアイソレータ３０ｋを含む通信システム１ｋの構成を示す回路図である。
通信システム１ｋは、アイソレータ３０（図１参照）に代えてアイソレータ３０ｋを有する。アイソレータ３０ｋは、容量性素子１３１、容量性素子１３２、誘導性素子１３３、及び誘導性素子１３４をさらに有する。信号ライン３５、容量性素子１３１、誘導性素子１３３、容量性素子３１、及び誘導性素子３３は、差動のＰ側に対応し、信号ライン３６、容量性素子１３２、誘導性素子１３４、容量性素子３２、及び誘導性素子３４は、差動のＮ側に対応している。
容量性素子１３１は、送信回路４０及び容量性素子３１の間に配され、信号ライン３５に電気的に挿入されている。容量性素子１３１は、一端１３１ａが送信回路４０のＰ側の出力ノード４０ｏｐに電気的に接続され、他端１３１ｂが容量性素子３１の一端３１ａに電気的に接続されている。容量性素子１３１は、例えばコンデンサとすることができる。
容量性素子１３２は、送信回路４０及び容量性素子３２の間に配され、信号ライン３６に電気的に挿入されている。容量性素子１３２は、一端１３２ａが送信回路４０のＮ側の出力ノード４０ｏｎに電気的に接続され、他端１３２ｂが容量性素子３２の一端３２ａに電気的に接続されている。容量性素子３２は、例えばコンデンサとすることができる。
誘導性素子１３３は、一端１３３ａがノードＮ１１に電気的に接続され、他端１３３ｂがグランド電位に電気的に接続されている。ノードＮ１１は、送信回路４０のＰ側の出力ノード４０ｏｐと容量性素子１３１の一端１３１ａとの間のノードである。
誘導性素子１３４は、一端１３４ａがノードＮ１２に電気的に接続され、他端１３４ｂがグランド電位に電気的に接続されている。ノードＮ１２は、送信回路４０のＮ側の出力ノード４０ｏｎと容量性素子１３２の一端１３２ａとの間のノードである。
図８に示すアイソレータ３０ｋは、例えば、図９及び図１０に示すように実装され得る。図９は、アイソレータ３０ｋの実装構成を示す断面図であり、容量性素子１３１及び誘導性素子１３３に対応する断面を示す。図１０は、アイソレータ３０ｋの実装構成を示す断面図であり、容量性素子１３２及び誘導性素子１３４に対応する断面を示す。図９及び図１０では、基板２の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な平面内で互いに直交する２方向をＸ方向及びＹ方向とする。
図９に示す容量性素子１３１は、層間絶縁膜４を介して基板２の＋Ｚ方向に配されている。容量性素子１３１は、電極１３１ａ１及び電極１３１ｂ１を有する。電極１３１ａ１は、電極１３１ｂ１の＋Ｚ方向に配され、層間絶縁膜４を介して電極１３１ｂ１に対向している。電極１３１ａ１は、容量性素子１３１の一端１３１ａ（図８参照）として機能する。電極１３１ｂ１は、容量性素子１３１の他端１３１ｂとして機能する。電極１３１ｂ１は、配線３５ａを介して電極１０ａに電気的に接続されている。
容量性素子１３１は、電極１３１ａ１及び電極１３１ｂ１について、平行平板型（図４参照）で構成され得る。電極１３１ａ１及び電極１３１ｂ１は、それぞれ板状に構成され、互いに対向するように配され得る。電極１３１ａ１は、ＸＹ平面視において、矩形状に構成され得る。電極１３１ａ２は、ＸＹ平面視において、矩形状に構成され得る。
誘導性素子１３３は、Ｚ方向における基板２と容量性素子１３１との間に配されている。誘導性素子１３３は、コイルパターン１３３１を有する。コイルパターン１３３１は、Ｚ方向におけるグランドパターン６と容量性素子１３１との間に配されている。コイルパターン１３３１は、ＸＹ方向に延びている。コイルパターン１３３１は、一端が配線１３７ａを介して電極１３１ｂ１に電気的に接続され、他端が配線１３７ｂを介してグランドパターン６に電気的に接続されている。
コイルパターン１３３１は、渦巻き型（図４参照）の構成を有することができる。コイルパターン１３３１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３３１は、その中心近傍の部分が配線１３７ａを介して電極１３１ｂ１に電気的に接続され、その外周側の部分が配線１３７ｂを介してグランドパターン６に電気的に接続されている。
図１０に示す容量性素子１３２は、層間絶縁膜４を介して基板２の＋Ｚ方向に配されている。容量性素子１３２は、電極１３２ａ１及び電極１３２ｂ１を有する。電極１３２ａ１は、電極１３２ｂ１の＋Ｚ方向に配され、層間絶縁膜４を介して電極１３２ｂ１に対向している。電極１３２ａ１は、容量性素子１３２の一端１３２ａとして機能する。電極１３２ｂ１は、容量性素子１３２の他端１３２ｂとして機能する。電極１３２ｂ１は、配線３６ａを介して電極１０ｂに電気的に接続されている。
容量性素子１３２は、電極１３２ａ１及び電極１３２ｂ１について、平行平板型（図４参照）で構成され得る。電極１３２ａ１及び電極１３２ｂ１は、それぞれ板状に構成され、互いに対向するように配され得る。電極１３２ａ１は、ＸＹ平面視において、矩形状に構成され得る。電極１３２ａ２は、ＸＹ平面視において、矩形状に構成され得る。
誘導性素子１３４は、Ｚ方向における基板２と容量性素子１３２との間に配されている。誘導性素子１３４は、コイルパターン１３４１を有する。コイルパターン１３４１は、Ｚ方向におけるグランドパターン８と容量性素子１３２との間に配されている。コイルパターン１３４１は、ＸＹ方向に延びている。コイルパターン１３４１は、一端が配線１３８ａを介して電極１３２ｂ１に電気的に接続され、他端が配線１３８ｂを介してグランドパターン８に電気的に接続されている。
コイルパターン１３４１は、渦巻き型で構成され得る（図４参照）。コイルパターン１３４１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３４１は、その中心近傍の部分が配線１３８ａを介して電極１３２ｂ１に電気的に接続され、その外周側の部分が配線１３８ｂを介してグランドパターン８に電気的に接続されている。
なお、コイルパターン１３３１とコイルパターン１３４１とを互いに逆巻きで渦巻き状に構成することができる（図４参照）。これにより、コイルパターン１３３１とコイルパターン１３４１との磁気的な影響を互いに抑制させることができる。
ここで、図９に示すように、容量性素子１３１の電極１３１ｂ１は、グランドパターン６との間で寄生的な対地容量Ｃ１６を形成し得る。このとき、送信回路４０から容量性素子１３１を介して受信回路５０へ伝達させる信号（差動のＰ側の信号）の周波数をｆＰとすると、誘導性素子１３３のインダクタンスＬ１３３を次の数式３に示すように決定し得る。
Ｌ１３３＝１／（４π２ｆＰ ２Ｃ１６）・・・数式３
この構成により、周波数ｆＰを有する信号に対して誘導性素子１３３及び対地容量Ｃ１６を含む回路を等価的にオープン状態にすることができる。これにより、電極１３１ｂ１側（図８に示すノードＮ１１側）から誘導性素子１３３側へ伝達される信号を電極１３１ｂ１側（ノードＮ１１側）へ反射させることができるので、寄生的な対地容量Ｃ１６の影響を抑制でき、受信回路５０への信号の伝送損失を抑制できる。
また、図１０に示すように、容量性素子１３２の電極１３２ｂ１は、グランドパターン８との間で寄生的な対地容量Ｃ２８を形成し得る。このとき、送信回路４０から容量性素子１３２を介して受信回路５０へ伝達させる信号（差動のＮ側の信号）の周波数をｆＮとすると、誘導性素子１３４のインダクタンスＬ１３４を次の数式４に示すように決定し得る。
Ｌ１３４＝１／（４π２ｆＮ ２Ｃ２８）・・・数式４
この構成により、周波数ｆＮを有する信号に対して誘導性素子１３４及び対地容量Ｃ２８を含む回路を等価的にオープン状態にすることができる。これにより、電極１３２ｂ１側（図８に示すノードＮ１２側）から誘導性素子１３４側へ伝達される信号を電極１３２ｂ１側（ノードＮ１２側）へ反射させることができるので、寄生的な対地容量Ｃ２８の影響を抑制でき、受信回路５０への信号の伝送損失を抑制できる。
あるいは、アイソレータ３０ｎにおいて、図１１、図１２に示すように、誘導性素子１３３ｎ，１３４ｎが積層構造を有していてもよい。図１１は、アイソレータ３０ｎの実装構成を示す断面図であり、容量性素子１３１及び誘導性素子１３３ｎに対応する断面を示す。図１２は、アイソレータ３０ｎの実装構成を示す断面図であり、容量性素子１３２及び誘導性素子１３４ｎに対応する断面を示す。図１１、図１２では、基板２の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な平面内で互いに直交する２方向をＸ方向及びＹ方向とする。
図１１に示す誘導性素子１３３ｎは、コイルパターン１３３１に加えて、コイルパターン１３３２、コイルパターン１３３３、配線１３３４、及び配線１３３５をさらに有する。
コイルパターン１３３２は、Ｚ方向におけるグランドパターン６とコイルパターン１３３１との間に配され、Ｚ方向におけるコイルパターン１３３３とコイルパターン１３３１との間に配されている。コイルパターン１３３２は、ＸＹ方向に延びている。コイルパターン１３３２は、一端が配線１３３４を介してコイルパターン１３３１の他端に電気的に接続され、他端が配線１３３５を介してコイルパターン１３３３の一端に電気的に接続されている。
コイルパターン１３３３は、Ｚ方向におけるグランドパターン６とコイルパターン１３３１，１３３２との間に配されている。コイルパターン１３３３は、ＸＹ方向に延びている。コイルパターン１３３３は、一端が配線１３３５を介してコイルパターン１３３２の他端に電気的に接続され、他端が配線１３７ｂを介してグランドパターン６に電気的に接続されている。
複数のコイルパターン１３３１～１３３３は、渦巻き型の構成が積層された積層構造とすることができる（図７参照）。
コイルパターン１３３１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３３１は、その中心近傍の部分が配線１３７ａを介して電極１３１ｂ１に電気的に接続され、その外周側の部分が配線１３３４を介してコイルパターン１３３２に電気的に接続されている。
コイルパターン１３３２は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３３２は、その外周側の部分が配線１３３４を介してコイルパターン１３３１に電気的に接続され、その中心近傍の部分が配線１３３５を介してコイルパターン１３３３に電気的に接続されている。
コイルパターン１３３３は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３３３は、その中心近傍の部分が配線１３３５を介してコイルパターン１３３２に電気的に接続され、その外周側の部分が配線１３７ｂを介してグランドパターン６に電気的に接続されている。
図６に示す誘導性素子１３４ｎは、コイルパターン１３４１に加えて、コイルパターン１３４２、コイルパターン１３４３、配線１３４４、及び配線１３４５をさらに有する。
コイルパターン１３４２は、Ｚ方向におけるグランドパターン９とコイルパターン１３４１との間に配され、Ｚ方向におけるコイルパターン１３４３とコイルパターン１３４１との間に配されている。コイルパターン１３４２は、ＸＹ方向に延びている。コイルパターン１３４２は、一端が配線１３４４を介してコイルパターン１３４１の他端に電気的に接続され、他端が配線１３４５を介してコイルパターン１３４３の一端に電気的に接続されている。
コイルパターン１３４３は、Ｚ方向におけるグランドパターン９とコイルパターン１３４１との間に配され、Ｚ方向におけるグランドパターン９とコイルパターン１３４２との間に配されている。コイルパターン１３４３は、ＸＹ方向に延びている。コイルパターン１３４３は、一端が配線１３４５を介してコイルパターン１３４２の他端に電気的に接続され、他端が配線１３８ｂを介してグランドパターン９に電気的に接続されている。
図６に示す複数のコイルパターン１３４１～１３４３は、図７に示すような積層構造として構成され得る。
コイルパターン１３４１は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３４１は、その中心近傍の部分が配線１３８ａを介して電極１３１ｂ１に電気的に接続され、その外周側の部分が配線１３４４を介してコイルパターン１３４２に電気的に接続されている。
コイルパターン１３４２は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３４２は、その外周側の部分が配線１３４４を介してコイルパターン１３４１に電気的に接続され、その中心近傍の部分が配線１３４５を介してコイルパターン１３４３に電気的に接続されている。
コイルパターン１３４３は、ＸＹ方向に渦巻き状に延びた構成とすることができる。コイルパターン１３４３は、その中心近傍の部分が配線１３４５を介してコイルパターン１３４２に電気的に接続され、その外周側の部分が配線１３８ｂを介してグランドパターン９に電気的に接続されている。
このように、アイソレータ３０ｎにおける誘導性素子１３３ｎ，１３４ｎを積層構造で実装することで、ＸＹ方向における単位面積当たりのインダクタンスを効率的に確保することができる。これにより、例えば数式３、数式４で示すインダクタンスＬ１３３，Ｌ１３４を得るためのＸＹ方向におけるコイルパターン１３３１～１３３３，１３４１～１３４３の実装面積を低減できので、アイソレータ３０ｎの実装密度を容易に向上できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ｋ 通信システム、３０，３０ｊ，３０ｋ，３０ｎ アイソレータ。

Claims (8)

  1. 入力側回路及び出力側回路の間に配された第１の信号ラインと、
    前記入力側回路及び前記出力側回路の間に配され前記第１の信号ラインと差動対を構成する第２の信号ラインと、
    前記第１の信号ラインに電気的に挿入された第１の容量性素子と、
    前記第２の信号ラインに電気的に挿入された第２の容量性素子と、
    一端が前記第１の信号ラインにおける前記第１の容量性素子と前記出力側回路との間の第１のノードに電気的に接続され、他端がグランド電位に電気的に接続された第１の誘導性素子と、
    一端が前記第２の信号ラインにおける前記第２の容量性素子と前記出力側回路との間の第２のノードに電気的に接続され、他端がグランド電位に電気的に接続された第２の誘導性素子と、
    前記第１の信号ラインにおける前記入力側回路と前記第１の容量性素子との間に電気的に挿入された第３の容量性素子と、
    前記第２の信号ラインにおける前記入力側回路と前記第２の容量性素子との間に電気的に挿入された第４の容量性素子と、
    一端が前記第１の信号ラインにおける前記入力側回路と前記第３の容量性素子との間の第３のノードに電気的に接続された第３の誘導性素子と、
    一端が前記第２の信号ラインにおける前記入力側回路と前記第４の容量性素子との間の第４のノードに電気的に接続された第４の誘導性素子と、
    を備えたアイソレータ。
  2. 前記第１の容量性素子は、基板の上方に配され、
    前記第１の誘導性素子は、前記基板と前記第１の容量性素子との間に配され、
    前記第２の容量性素子は、基板の上方に配され、
    前記第２の誘導性素子は、前記基板と前記第２の容量性素子との間に配され、
    前記第３の容量性素子は、基板の上方に配され、
    前記第３の誘導性素子は、前記基板と前記第３の容量性素子との間に配され、
    前記第４の容量性素子は、前記基板の上方に配され、
    前記第４の誘導性素子は、前記基板と前記第４の容量性素子との間に配されている
    請求項１に記載のアイソレータ。
  3. 基板の上に配されたグランドパターンをさらに備え、
    前記第１の誘導性素子の他端は、前記グランドパターンに電気的に接続され、
    前記第２の誘導性素子の他端は、前記グランドパターンに電気的に接続され、
    前記第３の誘導性素子の他端は、前記グランドパターンに電気的に接続され、
    前記第４の誘導性素子の他端は、前記グランドパターンに電気的に接続される
    請求項１に記載のアイソレータ。
  4. 前記第１の誘導性素子は、積層構造を有し、
    前記第２の誘導性素子は、積層構造を有し、
    前記第３の誘導性素子は、積層構造を有し、
    前記第４の誘導性素子は、積層構造を有する
    請求項１に記載のアイソレータ。
  5. 基板に配されたグランドパターンをさらに備え、
    前記第１の誘導性素子は、前記グランドパターンと前記第１の容量性素子との間に配された第１のコイルパターンを有し、
    前記第２の誘導性素子は、前記グランドパターンと前記第２の容量性素子との間に配された第２のコイルパターンを有し、
    前記第３の誘導性素子は、前記グランドパターンと前記第３の容量性素子との間に配された第３のコイルパターンを有し、
    前記第４の誘導性素子は、前記グランドパターンと前記第４の容量性素子との間に配された第４のコイルパターンを有する
    請求項４に記載のアイソレータ。
  6. 前記第１の誘導性素子は、前記グランドパターンと前記第１のコイルパターンとの間に配された第５のコイルパターンをさらに有し、
    前記第２の誘導性素子は、前記グランドパターンと前記第２のコイルパターンとの間に配された第６のコイルパターンをさらに有し、
    前記第３の誘導性素子は、前記グランドパターンと前記第３のコイルパターンとの間に配された第７のコイルパターンをさらに有し、
    前記第４の誘導性素子は、前記グランドパターンと前記第４のコイルパターンとの間に配された第８のコイルパターンをさらに有する
    請求項５に記載のアイソレータ。
  7. 前記第１のコイルパターン及び前記第５のコイルパターンは、互いに電気的に接続されており、
    前記第２のコイルパターン及び前記第６のコイルパターンは、互いに電気的に接続されており、
    前記第３のコイルパターン及び前記第７のコイルパターンは、互いに電気的に接続されており、
    前記第４のコイルパターン及び前記第８のコイルパターンは、互いに電気的に接続されている
    請求項６に記載のアイソレータ。
  8. 入力側回路と、
    出力側回路と、
    前記入力側回路及び前記出力側回路の間に配された請求項１から７のいずれか１項に記載のアイソレータと、
    を備えた通信システム。
JP2018160692A 2018-08-29 2018-08-29 アイソレータ及び通信システム Active JP7023814B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018160692A JP7023814B2 (ja) 2018-08-29 2018-08-29 アイソレータ及び通信システム
US16/274,680 US11601108B2 (en) 2018-08-29 2019-02-13 Isolator and communication system
CN201910113358.8A CN110875274B (zh) 2018-08-29 2019-02-14 隔离器以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018160692A JP7023814B2 (ja) 2018-08-29 2018-08-29 アイソレータ及び通信システム

Publications (2)

Publication Number Publication Date
JP2020036171A JP2020036171A (ja) 2020-03-05
JP7023814B2 true JP7023814B2 (ja) 2022-02-22

Family

ID=69642324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018160692A Active JP7023814B2 (ja) 2018-08-29 2018-08-29 アイソレータ及び通信システム

Country Status (3)

Country Link
US (1) US11601108B2 (ja)
JP (1) JP7023814B2 (ja)
CN (1) CN110875274B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210551A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 アイソレータ、絶縁モジュールおよびゲートドライバ
DE112022002471T5 (de) * 2021-05-07 2024-02-22 Rohm Co., Ltd. Signalübertragungsvorrichtung und isoliertes modul
WO2023032612A1 (ja) * 2021-08-30 2023-03-09 ローム株式会社 信号伝達装置および絶縁チップ
JPWO2023100808A1 (ja) * 2021-12-01 2023-06-08

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327558A1 (en) 2008-06-30 2009-12-31 Silicon Laboratories Inc. System and method of providing electrical isolation
JP2013222978A (ja) 2012-04-12 2013-10-28 Yokogawa Electric Corp パルス信号出力回路
JP2014053765A (ja) 2012-09-07 2014-03-20 Panasonic Corp コモンモードノイズフィルタ
WO2016079798A1 (ja) 2014-11-18 2016-05-26 株式会社ソシオネクスト クロック伝送回路および半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431208B2 (ja) 1998-02-27 2010-03-10 株式会社日立製作所 アイソレータ及びそれを用いるモデム装置
KR19990072936A (ko) 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
JP4006872B2 (ja) 1999-02-26 2007-11-14 ぺんてる株式会社 タッチパネル装置
JP2003283284A (ja) * 2002-03-20 2003-10-03 Hosiden Corp 平面化フィルタ
WO2006013865A1 (ja) * 2004-08-03 2006-02-09 Hitachi Metals, Ltd. 非可逆回路素子
US7848713B2 (en) * 2007-09-10 2010-12-07 Qualcomm Incorporated Common mode signal attenuation for a differential duplexer
JP2013232719A (ja) 2012-04-27 2013-11-14 Renesas Electronics Corp アイソレーション回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327558A1 (en) 2008-06-30 2009-12-31 Silicon Laboratories Inc. System and method of providing electrical isolation
JP2013222978A (ja) 2012-04-12 2013-10-28 Yokogawa Electric Corp パルス信号出力回路
JP2014053765A (ja) 2012-09-07 2014-03-20 Panasonic Corp コモンモードノイズフィルタ
WO2016079798A1 (ja) 2014-11-18 2016-05-26 株式会社ソシオネクスト クロック伝送回路および半導体集積回路

Also Published As

Publication number Publication date
US11601108B2 (en) 2023-03-07
US20200075229A1 (en) 2020-03-05
CN110875274A (zh) 2020-03-10
JP2020036171A (ja) 2020-03-05
CN110875274B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
JP7023814B2 (ja) アイソレータ及び通信システム
US9077061B2 (en) Directional coupler
US10147534B2 (en) Common mode noise filter
US10778177B2 (en) Common mode noise filter
TWI518980B (zh) 方向性耦合器
JP5386586B2 (ja) コモンモードフィルタ
US9843085B2 (en) Directional coupler
JP2015005628A (ja) コモンモードノイズフィルタ
JP4197032B2 (ja) ２ポート型非可逆回路素子及び通信装置
JP4462194B2 (ja) 積層型貫通コンデンサアレイ
US10979015B2 (en) Common-mode choke coil
US7439842B2 (en) Laminated balun transformer
JP5110807B2 (ja) 積層コンデンサ
CN108023152B (zh) 定向耦合器
JP2006211373A (ja) ２ポート型非可逆回路素子及び通信装置
JP2016025554A (ja) 方向性結合器
US8896394B2 (en) Electronic component
JP4033852B2 (ja) コモンモードフィルタ
US7548141B2 (en) High frequency filter
JP2014150334A (ja) 折り返しダイポールアンテナおよびそれを用いた通信装置
JP6841034B2 (ja) 電子部品及びパルストランス
WO2021131310A1 (ja) 電子回路
TWI727885B (zh) 天線結構
CN110277618B (zh) 变压器式巴伦
US20240072754A1 (en) Multilayer filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7023814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150