JPH0475348A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0475348A JPH0475348A JP19166390A JP19166390A JPH0475348A JP H0475348 A JPH0475348 A JP H0475348A JP 19166390 A JP19166390 A JP 19166390A JP 19166390 A JP19166390 A JP 19166390A JP H0475348 A JPH0475348 A JP H0475348A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- SUDBRAWXUGTELR-HPFNVAMJSA-N 5-[[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]oxymethyl]-1h-pyrimidine-2,4-dione Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OCC1=CNC(=O)NC1=O SUDBRAWXUGTELR-HPFNVAMJSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、及びその製造方法に関し、とく
にバイポーラトランジスタの構造、及びその製造方法に
関するものである。
にバイポーラトランジスタの構造、及びその製造方法に
関するものである。
第３図は例えば集積回路応用ハンドブック（菅野卓雄編
、朝倉書店）に示されたバイポーラ素子の構造を示す断
面図である。なお、第３図はｎｐＩＪバイポーラトラン
ジスタについて示されている。
、朝倉書店）に示されたバイポーラ素子の構造を示す断
面図である。なお、第３図はｎｐＩＪバイポーラトラン
ジスタについて示されている。
図において、Ｐ型シリコン基板（１０１）の表面に高濃
度Ｎ型埋込層（１０２）が選択的に配置され、上記Ｐ型
シリコン基板（１０１）及び高濃度Ｎ型埋込層（１０２
）の表面にＮ型シリコンエピタキシャル（１０３）が配
置されている。このＮ型シリコンエピタキシャルｊｉｉ
（１０３）には高濃度のＰ型分離拡散ｉ （１０４）が
配置されて素子が島状に分散されている。上記の島状に
分離されたＮ型シリコンエピタキシャル層（１０３）の
表面の一部分にベース領域である高濃度Ｐ型拡散層（１
０５）が配置され、上記高濃度Ｐ型拡散層（１０５）の
表面の一部分にエミッタ領域である高濃度Ｎ型拡散層（
１０６ｂ）が配置されている。また、上記島状に分離さ
れた素子のＮ型シリコンエピタキシャル層（１０３）の
表面の一部分に高濃度Ｎ型拡散層（１０７）が配置され
ている。上記の高濃度Ｎ型埋込層（１０２） 、Ｎ型シ
リコンエピタキシャル層（１０３）、及び高濃度Ｎ型拡
散層（１０７）とを併せて、コレクタ領域（１１１）が
構成されている。素子の表面には絶縁膜（ｉｏｇ）が配
置されている。上記絶縁膜（１０８）は上記高濃度Ｐ型
拡散＠ （１０５）の一部分と、高濃度Ｎ型拡散層（１
０６ｂ）及びコレクタ領域（１１１）を構成する上記の
高濃度Ｎ型拡散層（１０？）の表面で開孔されており、
この間孔部（１０９）に配線用電極（１１０）が配置さ
れている。
度Ｎ型埋込層（１０２）が選択的に配置され、上記Ｐ型
シリコン基板（１０１）及び高濃度Ｎ型埋込層（１０２
）の表面にＮ型シリコンエピタキシャル（１０３）が配
置されている。このＮ型シリコンエピタキシャルｊｉｉ
（１０３）には高濃度のＰ型分離拡散ｉ （１０４）が
配置されて素子が島状に分散されている。上記の島状に
分離されたＮ型シリコンエピタキシャル層（１０３）の
表面の一部分にベース領域である高濃度Ｐ型拡散層（１
０５）が配置され、上記高濃度Ｐ型拡散層（１０５）の
表面の一部分にエミッタ領域である高濃度Ｎ型拡散層（
１０６ｂ）が配置されている。また、上記島状に分離さ
れた素子のＮ型シリコンエピタキシャル層（１０３）の
表面の一部分に高濃度Ｎ型拡散層（１０７）が配置され
ている。上記の高濃度Ｎ型埋込層（１０２） 、Ｎ型シ
リコンエピタキシャル層（１０３）、及び高濃度Ｎ型拡
散層（１０７）とを併せて、コレクタ領域（１１１）が
構成されている。素子の表面には絶縁膜（ｉｏｇ）が配
置されている。上記絶縁膜（１０８）は上記高濃度Ｐ型
拡散＠ （１０５）の一部分と、高濃度Ｎ型拡散層（１
０６ｂ）及びコレクタ領域（１１１）を構成する上記の
高濃度Ｎ型拡散層（１０？）の表面で開孔されており、
この間孔部（１０９）に配線用電極（１１０）が配置さ
れている。
次に、第３図に示した従来のバイポーラトランジスタの
製造方法を以下、説明する。図においてＰ型シリコン基
板（１０１）の表面に選択的に高濃度Ｎ型埋込層（１０
２）を形成し、続いて上記のＰ型シリコン基板（１０１
）、及び高濃度Ｎ型埋込層（１０２１の表面上にＮ型エ
ピタキシャルシリコン層（１０３）を形成する。このＮ
型シリコンエピタキシャル層（１０３）内にＰ型分離拡
散＠ （１０４）を形成し、素子分離を行なう。
製造方法を以下、説明する。図においてＰ型シリコン基
板（１０１）の表面に選択的に高濃度Ｎ型埋込層（１０
２）を形成し、続いて上記のＰ型シリコン基板（１０１
）、及び高濃度Ｎ型埋込層（１０２１の表面上にＮ型エ
ピタキシャルシリコン層（１０３）を形成する。このＮ
型シリコンエピタキシャル層（１０３）内にＰ型分離拡
散＠ （１０４）を形成し、素子分離を行なう。
この後、上記Ｎ型シリコンエピタキシャル層（１０３）
の表面にベース領域としての高濃度Ｐ型拡散層（１０５
）を形成し、さらに上記のＮ型シリコンエピタキシャル
層（１０３）の表面に絶縁膜（１０１１りを形成する。
の表面にベース領域としての高濃度Ｐ型拡散層（１０５
）を形成し、さらに上記のＮ型シリコンエピタキシャル
層（１０３）の表面に絶縁膜（１０１１りを形成する。
次に高濃度Ｐ型拡散Ｈ（１０５）の一部分でエミッタ領
域としての上記高濃度Ｐ型拡散層（１０５）の一部分、
及びベース領域としての上記高濃度Ｐ型拡散層（１０５
）の一部分において上記の絶縁膜（１０８）をエツチン
グによって除去し開孔する。さらに上記のエミッタ領域
としての絶縁Ｎ （１０８）の物を導入し、高濃度Ｎ型
拡散層（１０６ｂ）を形成する。
域としての上記高濃度Ｐ型拡散層（１０５）の一部分、
及びベース領域としての上記高濃度Ｐ型拡散層（１０５
）の一部分において上記の絶縁膜（１０８）をエツチン
グによって除去し開孔する。さらに上記のエミッタ領域
としての絶縁Ｎ （１０８）の物を導入し、高濃度Ｎ型
拡散層（１０６ｂ）を形成する。
この後、上記の各開孔部（１０９）に配線用電極（１１
０）を形成する。
０）を形成する。
従来のバイポーラ半導体装置は以上のように構成されて
おり、ベースは高濃度Ｐ型拡散層、エミッタは高濃度Ｎ
型拡散層で構成されており、ベース・エミッタ接合部分
は高濃度の不純物領域が接触している。一般に、ＰＮ接
合の空乏領域における最大電界Ｅａｔχは、 〃と：素電荷 Ｅ ｓｉ：比誘電率、ＥＯ：真空の誘電率ＮＡニアクセ
ブター濃度 ＮＤ： ドナー濃度 φ ：内部電位、■＝外部電位 で表わせる。高ａｍ化による素子の微細化にともなって
、エミッタ拡散層の接合深さを浅くする必要があるため
、エミッタ・ベース接合部にかかる実効的な電位（φ−
■）は大きくなり、最大電界Ｅ ｗａｘも大きくなる。
おり、ベースは高濃度Ｐ型拡散層、エミッタは高濃度Ｎ
型拡散層で構成されており、ベース・エミッタ接合部分
は高濃度の不純物領域が接触している。一般に、ＰＮ接
合の空乏領域における最大電界Ｅａｔχは、 〃と：素電荷 Ｅ ｓｉ：比誘電率、ＥＯ：真空の誘電率ＮＡニアクセ
ブター濃度 ＮＤ： ドナー濃度 φ ：内部電位、■＝外部電位 で表わせる。高ａｍ化による素子の微細化にともなって
、エミッタ拡散層の接合深さを浅くする必要があるため
、エミッタ・ベース接合部にかかる実効的な電位（φ−
■）は大きくなり、最大電界Ｅ ｗａｘも大きくなる。
このため、エミッタ・ベース接合が逆バイアスとなるバ
イアス条件の時に高電界により発生したホットキャリア
が、素子表面近傍のエミッタ・ベース接合部分に注入捕
獲され電流増幅率が劣化する。とくにＰＮ接合近傍で高
不純物濃度であると、上式により最大電界が大きくなる
ため、その結果素子の微細化が難しいという問題があっ
た。本発明は以上のような問題点を解消するためになさ
れたものであり、第１の発明の目的は低濃度不純物領域
と、この低濃度不純物領域に隣接する高濃度不純物領域
とで構成されるエミッタを持つ半導体装置を提供するこ
とであり、第２の発明の目的は、上記のような半導体装
置の製造方法を提供する乙とを目的としている。
イアス条件の時に高電界により発生したホットキャリア
が、素子表面近傍のエミッタ・ベース接合部分に注入捕
獲され電流増幅率が劣化する。とくにＰＮ接合近傍で高
不純物濃度であると、上式により最大電界が大きくなる
ため、その結果素子の微細化が難しいという問題があっ
た。本発明は以上のような問題点を解消するためになさ
れたものであり、第１の発明の目的は低濃度不純物領域
と、この低濃度不純物領域に隣接する高濃度不純物領域
とで構成されるエミッタを持つ半導体装置を提供するこ
とであり、第２の発明の目的は、上記のような半導体装
置の製造方法を提供する乙とを目的としている。
第１の発明に係る半導体装置ζ実弟１導電型の半導体基
板と、上記半導体基板上に形成された第２導電型のベー
ス領域と、上記ベース領域の表面に形成され高濃度の第
１導電型不純物領域と、上記高濃度不純物領域に接する
低濃度の第１導電型不純物領域とからなるエミッタ領域
とを備えた構成としたものである。
板と、上記半導体基板上に形成された第２導電型のベー
ス領域と、上記ベース領域の表面に形成され高濃度の第
１導電型不純物領域と、上記高濃度不純物領域に接する
低濃度の第１導電型不純物領域とからなるエミッタ領域
とを備えた構成としたものである。
第２の発明に係る半導体装置の製造方法は、第１導電型
の半導体基板上に、選択的に素子間分離領域を形成する
工程と、ベース領域となるべき上記第１導電型の一部分
に第２導電型の不純物を導入する工程と、熱処理により
上記第２導電型の不純物を活性化するとともに、第２導
電型のベース領域を形成する工程と、全面に酸化膜を堆
積した後エミッタとなる部分を開孔する工程と、第１導
電型の多結晶シリコン膜を堆積する工程と、上記多結晶
シリコン膜を異方性エツチングして上記エミッタ開孔部
の側壁に多結晶シリコン膜を残存させる工程と、上記エ
ミッタ開孔部に第１導電型の不純物を高ドーズ量でイオ
ン注入する工程と、熱処理により上記イオン注入層を活
性化するとともに上記エミッタ側壁部の多結晶シリコン
膜から第１導電型の不純物を前記のベース領域へ拡散さ
せる工程とを備えたものである。
の半導体基板上に、選択的に素子間分離領域を形成する
工程と、ベース領域となるべき上記第１導電型の一部分
に第２導電型の不純物を導入する工程と、熱処理により
上記第２導電型の不純物を活性化するとともに、第２導
電型のベース領域を形成する工程と、全面に酸化膜を堆
積した後エミッタとなる部分を開孔する工程と、第１導
電型の多結晶シリコン膜を堆積する工程と、上記多結晶
シリコン膜を異方性エツチングして上記エミッタ開孔部
の側壁に多結晶シリコン膜を残存させる工程と、上記エ
ミッタ開孔部に第１導電型の不純物を高ドーズ量でイオ
ン注入する工程と、熱処理により上記イオン注入層を活
性化するとともに上記エミッタ側壁部の多結晶シリコン
膜から第１導電型の不純物を前記のベース領域へ拡散さ
せる工程とを備えたものである。
第１の発明における半導体装置は、エミッタを低濃度不
純物領域とこの低濃度不純物領域に接する高濃度不純物
領域とで構成しているので、基板表面近傍のベース・エ
ミッタ接合部分での強電界を緩和することができ、強電
界によって引き起されるホットキャリア発生に伴う特性
の変動を解消できる。
純物領域とこの低濃度不純物領域に接する高濃度不純物
領域とで構成しているので、基板表面近傍のベース・エ
ミッタ接合部分での強電界を緩和することができ、強電
界によって引き起されるホットキャリア発生に伴う特性
の変動を解消できる。
また第２の発明における半導体装置の製造方法は、エミ
ッタ開孔部側壁に選択的に残存させた多結晶シリコン膜
を利用してエミッタの低不純物濃度層を制細性よく形成
することができる。
ッタ開孔部側壁に選択的に残存させた多結晶シリコン膜
を利用してエミッタの低不純物濃度層を制細性よく形成
することができる。
以下この発明を図面によって説明する。
第１図は、本発明の一実施例を示す断面図である。この
実施例はＮＰＮバイポーラトランジスタについて示して
いる。また第２Ａ図ないし第２Ｈ７図は、本発明の製造
方法について、その工程の順に示した断面構造図である
。以下、これらの図について説明する。
実施例はＮＰＮバイポーラトランジスタについて示して
いる。また第２Ａ図ないし第２Ｈ７図は、本発明の製造
方法について、その工程の順に示した断面構造図である
。以下、これらの図について説明する。
第１図において、（１）はＮ型シリコンエピタキシャル
層のコレクタ領域、【２）はＰ型ベース領域、（３）は
シリコン酸化膜、（４）はＮ型多結晶シリコン膜であり
、（５ｂ）はＮ型多結晶シリコン膜（４）からのＮ型不
純物の拡散により形成されたＮ−拡散層であり、（５ａ
）ばＮ２拡散層である。上記、Ｎ＋拡散層（５ａ）とＮ
−拡散層（５ｂ）とを合わせてエミッタ領域（５）を構
成している。また（６）はＮ＋拡散層であり、（７）は
配線用のＡｌ電極である。
層のコレクタ領域、【２）はＰ型ベース領域、（３）は
シリコン酸化膜、（４）はＮ型多結晶シリコン膜であり
、（５ｂ）はＮ型多結晶シリコン膜（４）からのＮ型不
純物の拡散により形成されたＮ−拡散層であり、（５ａ
）ばＮ２拡散層である。上記、Ｎ＋拡散層（５ａ）とＮ
−拡散層（５ｂ）とを合わせてエミッタ領域（５）を構
成している。また（６）はＮ＋拡散層であり、（７）は
配線用のＡｌ電極である。
ｍ２Ａ図は、Ｎ型シリコンエピタキシャル層（１）を形
成した状態を示している。乙の時点では、第３図の従来
例で示した、埋込み層（１０２）、分離拡散層（１０４
）はすでに形成されているものとし、それに相当するも
のは図示してない。次に第２Ｂ図に示すように、フォト
レジスト（８）をマスクとして、ベースとなるべき領域
に、Ｐ型の不純物、例えばボロン（Ｂ＋）をイオン注入
する。次いで熱処理を行ない第２Ｃ図に示すようにベー
スＪ！ （２１を形成し、続いて全面にシリコン酸化膜
（３）を、例えばＣＶＤ法により形成する。次に第２Ｄ
図に示すようにエミッタとなるべき部分の上記シリコン
酸化膜（３）を異方性エツチングにより開孔する。次に
第２Ｅ図に示すように全面にＮ型（例えばリンドープ）
の多結晶シリコン膜（４ａ）をＣＶＤ法により堆積させ
る。次に上記の多結晶シリコン膜（４ａ）を異方性エツ
チングして、第２Ｆ図に示したようにエミッタ開孔部の
側壁に多結晶シリコン膜（４）を残存させる。
成した状態を示している。乙の時点では、第３図の従来
例で示した、埋込み層（１０２）、分離拡散層（１０４
）はすでに形成されているものとし、それに相当するも
のは図示してない。次に第２Ｂ図に示すように、フォト
レジスト（８）をマスクとして、ベースとなるべき領域
に、Ｐ型の不純物、例えばボロン（Ｂ＋）をイオン注入
する。次いで熱処理を行ない第２Ｃ図に示すようにベー
スＪ！ （２１を形成し、続いて全面にシリコン酸化膜
（３）を、例えばＣＶＤ法により形成する。次に第２Ｄ
図に示すようにエミッタとなるべき部分の上記シリコン
酸化膜（３）を異方性エツチングにより開孔する。次に
第２Ｅ図に示すように全面にＮ型（例えばリンドープ）
の多結晶シリコン膜（４ａ）をＣＶＤ法により堆積させ
る。次に上記の多結晶シリコン膜（４ａ）を異方性エツ
チングして、第２Ｆ図に示したようにエミッタ開孔部の
側壁に多結晶シリコン膜（４）を残存させる。
続いて、例えば砒素（Ａｓ”）等のＮ型不純物の高ドー
ズ量のイオン注入を行なう。続いて、熱処理を行ない前
記のＡｓ＋のイオン注入層を活性化して、Ｎ１拡散層（
５ａ）が形成されるとともに、エミッタ開孔部側壁のＮ
型多結晶シリコン膜（４）からＮ型不純物が拡散し、Ｎ
−拡散層（５ｂ）が形成され、第２Ｇ図に示したような
構造が得られる。この後、第２Ｈ図に示したように、ベ
ース、あるいはコレクタ部分にも開孔し、イオン注入、
さらに配線用のＡｌ電極を形成する。
ズ量のイオン注入を行なう。続いて、熱処理を行ない前
記のＡｓ＋のイオン注入層を活性化して、Ｎ１拡散層（
５ａ）が形成されるとともに、エミッタ開孔部側壁のＮ
型多結晶シリコン膜（４）からＮ型不純物が拡散し、Ｎ
−拡散層（５ｂ）が形成され、第２Ｇ図に示したような
構造が得られる。この後、第２Ｈ図に示したように、ベ
ース、あるいはコレクタ部分にも開孔し、イオン注入、
さらに配線用のＡｌ電極を形成する。
このように本実施例によれば、素子表面近傍でＰ型ベー
ス層（２）に接するエミツタ層をＮ−型低濃度不純物層
（５ｂ）で構成している。このためベース・エミッタ接
合部分における高電界を緩和することができる。またバ
イポーラトランジスタの動作は、エミツタ層としてのＮ
“拡散層（５ａ）で決まるため、トランジスタ特性は従
来例と大きく変わることはない。
ス層（２）に接するエミツタ層をＮ−型低濃度不純物層
（５ｂ）で構成している。このためベース・エミッタ接
合部分における高電界を緩和することができる。またバ
イポーラトランジスタの動作は、エミツタ層としてのＮ
“拡散層（５ａ）で決まるため、トランジスタ特性は従
来例と大きく変わることはない。
なお、上記説明では、ＮＰＮバイポーラ半導体装置につ
いて説明したが、ＰＮＰバイポーラ半導体装置の場合に
おいても同様の効果が期待できる。
いて説明したが、ＰＮＰバイポーラ半導体装置の場合に
おいても同様の効果が期待できる。
以上のように、第１の発明によれば高濃度の第１導電型
不純物領域と、これに接する低濃度の第１導電型不純物
領域とからなるエミッタ領域とを備えた構成であるので
バイポーラトランジスタの性能の低下を招くことなく、
ベース・エミッタ接合部における電界集中による悪影響
を緩和することができる。
不純物領域と、これに接する低濃度の第１導電型不純物
領域とからなるエミッタ領域とを備えた構成であるので
バイポーラトランジスタの性能の低下を招くことなく、
ベース・エミッタ接合部における電界集中による悪影響
を緩和することができる。
さらに第２の発明によれば、エミッタとしての低濃度拡
散層を、自己整合的に形成した多結晶シリコン膜からの
熱拡散によ抄形成するようにしたので、容易に、第１の
発明の半導体装置を得ることができるという効果がある
。
散層を、自己整合的に形成した多結晶シリコン膜からの
熱拡散によ抄形成するようにしたので、容易に、第１の
発明の半導体装置を得ることができるという効果がある
。
第１図は第１の発明による半導体装置の一実施例の断面
構造図、第２図は第２の発明による半導体装置の一実施
例の製造工程の説明図、第３図は従来技術による半導体
装置の断面構造図である。 図において、（ｌ）はＮ型シリコンエピタキシャル層の
コレクク領域、（２）はＰ型ベース領域、（４）はＮ型
多結晶シリコン膜、（５）はＮ型エミツタ層である。 なお、各図中同一符号は同−又は相当部分を示す。
構造図、第２図は第２の発明による半導体装置の一実施
例の製造工程の説明図、第３図は従来技術による半導体
装置の断面構造図である。 図において、（ｌ）はＮ型シリコンエピタキシャル層の
コレクク領域、（２）はＰ型ベース領域、（４）はＮ型
多結晶シリコン膜、（５）はＮ型エミツタ層である。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）第１導電型の半導体基板と、上記半導体基板上に
形成された第２導電型のベース領域と、上記ベース領域
の表面に形成され高濃度の第１導電型不純物領域と、上
記高濃度不純物領域に接する低濃度の第１導電型不純物
領域とからなるエミッタ領域とを備えたことを特徴とす
る半導体装置。 - （２）第１導電型の半導体基板上に、選択的に素子間分
離領域を形成する工程と、ベース領域となるべき前記第
１導電型基板の一部分に第２導電型の不純物を導入する
工程と、熱処理により上記第２導電型の不純物を活性化
するとともに、第２導電型のベース領域を形成する工程
と、全面に酸化膜を堆積した後エミッタとなる部分を開
孔する工程と、第１導電型の多結晶シリコン膜を堆積す
る工程と、上記多結晶シリコン膜を異方性エッチングし
て上記エミッタ開孔部の側壁に多結晶シリコン膜を残存
させる工程と、上記エミッタ開孔部に第１導電型の不純
物を高ドーズ量でイオン注入する工程と、熱処理により
上記イオン注入層を活性化するとともに上記エミッタ側
壁部の多結晶シリコン膜から第１導電型の不純物を前記
のベース領域へ拡散させる工程とを備えたことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19166390A JPH0475348A (ja) | 1990-07-17 | 1990-07-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19166390A JPH0475348A (ja) | 1990-07-17 | 1990-07-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0475348A true JPH0475348A (ja) | 1992-03-10 |
Family
ID=16278390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19166390A Pending JPH0475348A (ja) | 1990-07-17 | 1990-07-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0475348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007155072A (ja) * | 2005-12-07 | 2007-06-21 | Ricoh Co Ltd | 駆動装置、及び画像形成装置 |
-
1990
- 1990-07-17 JP JP19166390A patent/JPH0475348A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007155072A (ja) * | 2005-12-07 | 2007-06-21 | Ricoh Co Ltd | 駆動装置、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066473A (en) | Method of fabricating high-gain transistors | |
| KR19980032370A (ko) | 상보형 쌍극성 트랜지스터 및 그 제조 방법 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US5581112A (en) | Lateral bipolar transistor having buried base contact | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP4775688B2 (ja) | 半導体装置 | |
| JPH0475348A (ja) | 半導体装置及びその製造方法 | |
| KR0166069B1 (ko) | 반도체장치 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| KR0161200B1 (ko) | 바이폴러 트랜지스터의 제조방법 | |
| KR100206579B1 (ko) | 집적 주입 논리(i l) 소자 및 그 제조 방법 | |
| JP3333863B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100328590B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2976513B2 (ja) | 半導体装置 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH04373132A (ja) | 半導体装置及びその製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 |