JPH1041318A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH1041318A JPH1041318A JP8214297A JP21429796A JPH1041318A JP H1041318 A JPH1041318 A JP H1041318A JP 8214297 A JP8214297 A JP 8214297A JP 21429796 A JP21429796 A JP 21429796A JP H1041318 A JPH1041318 A JP H1041318A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- forming
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース抵抗を低減し、かつ薄いベースを形成
することができるバイポーラトランジスタの製造方法を
提供する。 【解決手段】 Ｐ型の半導体基板上に成長したＮ型エピ
タキシャル層中に、Ｎ型の埋込層及びコレクタウォール
と、素子分離領域を形成した後、Ｎ型エミッタ領域及び
Ｐ型ベース領域を形成する製造方法であって、ベース領
域の一部を構成する第１のＰ型拡散領域を形成した後、
断面形状がエピタキシャル層との接触部より上面で幅広
となるイオン注入用のマスクを形成し、これをマスクに
イオン注入することによって、第１のＰ型拡散領域を残
し、ベース領域の一部を構成する比較的高濃度の第２の
Ｐ型拡散領域を形成する。その後、イオン注入用のマス
クが形成されていた前記第１のＰ型拡散領域中にＮ型エ
ミッタ領域を自己整合的に形成する。前記イオン注入用
のマスクは、ホトレジストに開口を形成し、加熱するこ
とで開口の角部を丸くし、ＳＯＧ膜で平坦化した後、エ
ッチバックし、露出したホトレジストを除去することに
よって形成する。
することができるバイポーラトランジスタの製造方法を
提供する。 【解決手段】 Ｐ型の半導体基板上に成長したＮ型エピ
タキシャル層中に、Ｎ型の埋込層及びコレクタウォール
と、素子分離領域を形成した後、Ｎ型エミッタ領域及び
Ｐ型ベース領域を形成する製造方法であって、ベース領
域の一部を構成する第１のＰ型拡散領域を形成した後、
断面形状がエピタキシャル層との接触部より上面で幅広
となるイオン注入用のマスクを形成し、これをマスクに
イオン注入することによって、第１のＰ型拡散領域を残
し、ベース領域の一部を構成する比較的高濃度の第２の
Ｐ型拡散領域を形成する。その後、イオン注入用のマス
クが形成されていた前記第１のＰ型拡散領域中にＮ型エ
ミッタ領域を自己整合的に形成する。前記イオン注入用
のマスクは、ホトレジストに開口を形成し、加熱するこ
とで開口の角部を丸くし、ＳＯＧ膜で平坦化した後、エ
ッチバックし、露出したホトレジストを除去することに
よって形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高速動作が可能な
バイポーラトランジスタの製造方法に関し、特にベース
抵抗を低減し、かつ薄いベースを形成することができる
バイポーラトランジスタの製造方法に関する。
バイポーラトランジスタの製造方法に関し、特にベース
抵抗を低減し、かつ薄いベースを形成することができる
バイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】図７に、一般的なＮＰＮ型バイポーラト
ランジスタの断面形状を示す。このバイポーラトランジ
スタは、Ｐ型シリコン基板１上にコレクタの一部を構成
するＮ型埋込層２とチャネルストッパー３となるＰ型埋
込層を形成し、Ｎ型エピタキシャル層４を成長させる。
その後、Ｎ型エピタキシャル層４中に、素子分離用のリ
セス型ＬＯＣＯＳ酸化膜５を形成する。
ランジスタの断面形状を示す。このバイポーラトランジ
スタは、Ｐ型シリコン基板１上にコレクタの一部を構成
するＮ型埋込層２とチャネルストッパー３となるＰ型埋
込層を形成し、Ｎ型エピタキシャル層４を成長させる。
その後、Ｎ型エピタキシャル層４中に、素子分離用のリ
セス型ＬＯＣＯＳ酸化膜５を形成する。
【０００３】先に形成したＮ型埋込層２と接触するコレ
クタウォール６を形成することで、コレクタを形成す
る。Ｎ型エピタキシャル層４表面には、イオン注入法に
より、Ｐ型ベース領域７及びＮ型エミッタ領域８を形成
し、絶縁膜９を介してエミッタ電極１０、ベース電極１
１及びコレクタ電極１２を形成する。
クタウォール６を形成することで、コレクタを形成す
る。Ｎ型エピタキシャル層４表面には、イオン注入法に
より、Ｐ型ベース領域７及びＮ型エミッタ領域８を形成
し、絶縁膜９を介してエミッタ電極１０、ベース電極１
１及びコレクタ電極１２を形成する。
【０００４】このように形成される従来のバイポーラト
ランジスタは、マスクアラインメント法によるため、エ
ミッタ領域とベース電極１１のコンタクト孔を形成する
ため、エミッタ領域８とベース電極１１と接触する外部
ベース領域との間の寸法を小さくすることができない。
一方、バイポーラトランジスタの高速化を図るため、ベ
ースを薄く形成すると、ベース抵抗が大きくなり、高速
化に限界があるという問題点があった。
ランジスタは、マスクアラインメント法によるため、エ
ミッタ領域とベース電極１１のコンタクト孔を形成する
ため、エミッタ領域８とベース電極１１と接触する外部
ベース領域との間の寸法を小さくすることができない。
一方、バイポーラトランジスタの高速化を図るため、ベ
ースを薄く形成すると、ベース抵抗が大きくなり、高速
化に限界があるという問題点があった。
【０００５】更にバイポーラトランジスタの高速化を図
るためには、マスクアラインメント法による一般的な製
造方法では難しくなり、ＳＩＣＯＳ（sidewall base co
ntact structure）、ＳＳＴ（super self-aligned tec
hnology）と呼ばれるセルフアラインメント法を用いた
方法が採用されてきた。しかし、これらセルフアライン
メント法は、製造工程が非常に複雑で、量産には適さな
いという問題点があった。
るためには、マスクアラインメント法による一般的な製
造方法では難しくなり、ＳＩＣＯＳ（sidewall base co
ntact structure）、ＳＳＴ（super self-aligned tec
hnology）と呼ばれるセルフアラインメント法を用いた
方法が採用されてきた。しかし、これらセルフアライン
メント法は、製造工程が非常に複雑で、量産には適さな
いという問題点があった。
【０００６】
【発明が解決しようとする課題】本発明は、バイポーラ
トランジスタの高速化のため従来提案されてきた方法で
は、高速化に限界があったり、製造工程が非常に複雑
で、量産に適さないという問題点を解決するため、通常
使用されているマスクアラインメント法のみによって、
高速バイポーラトランジスタを形成する製造方法を提供
することを目的とする。
トランジスタの高速化のため従来提案されてきた方法で
は、高速化に限界があったり、製造工程が非常に複雑
で、量産に適さないという問題点を解決するため、通常
使用されているマスクアラインメント法のみによって、
高速バイポーラトランジスタを形成する製造方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明は、一導電型の半導体基板上に、逆導電型の埋込
層を形成し、該埋込層上に逆導電型のエピタキシャル層
を成長させ、素子分離を行い、コレクタ領域を形成した
半導体基板上にバイポーラトランジスタを形成する製造
方法において、ベース及びエミッタ領域形成予定領域の
エピタキシャル層表面に、ベース領域の一部を構成する
一導電型の第１の拡散領域を形成する工程と、該第１の
拡散領域が形成されたエピタキシャル層表面のエミッタ
形成予定領域上に、断面形状が該エピタキシャル層との
接触部より上面で幅広となるイオン注入用のマスクを形
成する工程と、該マスクと前記エピタキシャル層の接触
部を除く前記エピタキシャル層表面を絶縁膜で被覆する
工程と、前記マスクにより、前記エピタキシャル層表面
に、エミッタ形成予定領域近傍の前記第１の拡散領域を
残し、該第１の拡散領域より不純物濃度の高いベース領
域の一部を構成する一導電型の第２の拡散領域を形成す
る工程と、前記マスクを除去し、露出するエピタキシャ
ル層表面に、逆導電型のエミッタ領域を形成する工程
と、前記ベース領域及びエミッタ領域に接触する電極を
形成する工程とを含むことを特徴とし、エミッタ領域と
高濃度のベース領域を自己整合的に形成することが可能
とし、ベース抵抗の低減を図るものである。
本発明は、一導電型の半導体基板上に、逆導電型の埋込
層を形成し、該埋込層上に逆導電型のエピタキシャル層
を成長させ、素子分離を行い、コレクタ領域を形成した
半導体基板上にバイポーラトランジスタを形成する製造
方法において、ベース及びエミッタ領域形成予定領域の
エピタキシャル層表面に、ベース領域の一部を構成する
一導電型の第１の拡散領域を形成する工程と、該第１の
拡散領域が形成されたエピタキシャル層表面のエミッタ
形成予定領域上に、断面形状が該エピタキシャル層との
接触部より上面で幅広となるイオン注入用のマスクを形
成する工程と、該マスクと前記エピタキシャル層の接触
部を除く前記エピタキシャル層表面を絶縁膜で被覆する
工程と、前記マスクにより、前記エピタキシャル層表面
に、エミッタ形成予定領域近傍の前記第１の拡散領域を
残し、該第１の拡散領域より不純物濃度の高いベース領
域の一部を構成する一導電型の第２の拡散領域を形成す
る工程と、前記マスクを除去し、露出するエピタキシャ
ル層表面に、逆導電型のエミッタ領域を形成する工程
と、前記ベース領域及びエミッタ領域に接触する電極を
形成する工程とを含むことを特徴とし、エミッタ領域と
高濃度のベース領域を自己整合的に形成することが可能
とし、ベース抵抗の低減を図るものである。
【０００８】また、前記イオン注入用のマスクを形成す
る工程は、エミッタ形成予定領域を開口する膜を形成
し、該膜を加熱することにより、開口の角部を丸くし、
開口の断面形状をエピタキシャル層との接触部より上面
で幅広とする工程と、該断面形状を有する開口中に、イ
オン注入用マスク材を充填し、その後前記膜を除去する
工程とからなることを特徴とするもので、簡便な方法で
イオン注入用マスクを形成することができる。
る工程は、エミッタ形成予定領域を開口する膜を形成
し、該膜を加熱することにより、開口の角部を丸くし、
開口の断面形状をエピタキシャル層との接触部より上面
で幅広とする工程と、該断面形状を有する開口中に、イ
オン注入用マスク材を充填し、その後前記膜を除去する
工程とからなることを特徴とするもので、簡便な方法で
イオン注入用マスクを形成することができる。
【０００９】
【発明の実施の形態】以下、ＮＰＮ型バイポーラトラン
ジスタの製造方法を例に取り、本発明の実施の形態を説
明する。まず、Ｐ型シリコン基板１上にコレクタの一部
を構成するＮ型埋込層２とチャネルストッパー３となる
Ｐ型埋込層を形成し、Ｎ型エピタキシャル層４を成長さ
せる。次に、Ｎ型エピタキシャル層４中に、素子分離用
のリセス型ＬＯＣＯＳ酸化膜５を形成する。ここで、素
子分離はリセス型ＬＯＣＯＳ酸化膜の他、通常のＬＯＣ
ＯＳ酸化膜、エピタキシャル層と逆導電型の拡散領域に
より行うことも可能である。その後、先に形成したＮ型
埋込層２とコレクタウォール６を接触させ、コレクタを
形成する。エピタキシャル層４表面に４００オングスト
ローム程度の酸化膜１３を形成し、この酸化膜１３を通
して、Ｎ型エピタキシャル層４中に、ＢＦ2イオンを注
入エネルギー５５ＫｅＶ、ドーズ量１×１０14／ｃｍ2
の条件で注入する。その後酸化膜１３上に１０００オン
グストローム程度の窒化膜１４を形成する。その結果、
ベース領域を構成する不純物濃度が１０18／ｃｍ3オー
ダーの第１の拡散領域１５が形成される（図１）。尚、
コレクタウォール６中にも同様に不純物イオンが注入さ
れるが、コレクタウォール６は不純物濃度が高く、導電
型が変化することはない。
ジスタの製造方法を例に取り、本発明の実施の形態を説
明する。まず、Ｐ型シリコン基板１上にコレクタの一部
を構成するＮ型埋込層２とチャネルストッパー３となる
Ｐ型埋込層を形成し、Ｎ型エピタキシャル層４を成長さ
せる。次に、Ｎ型エピタキシャル層４中に、素子分離用
のリセス型ＬＯＣＯＳ酸化膜５を形成する。ここで、素
子分離はリセス型ＬＯＣＯＳ酸化膜の他、通常のＬＯＣ
ＯＳ酸化膜、エピタキシャル層と逆導電型の拡散領域に
より行うことも可能である。その後、先に形成したＮ型
埋込層２とコレクタウォール６を接触させ、コレクタを
形成する。エピタキシャル層４表面に４００オングスト
ローム程度の酸化膜１３を形成し、この酸化膜１３を通
して、Ｎ型エピタキシャル層４中に、ＢＦ2イオンを注
入エネルギー５５ＫｅＶ、ドーズ量１×１０14／ｃｍ2
の条件で注入する。その後酸化膜１３上に１０００オン
グストローム程度の窒化膜１４を形成する。その結果、
ベース領域を構成する不純物濃度が１０18／ｃｍ3オー
ダーの第１の拡散領域１５が形成される（図１）。尚、
コレクタウォール６中にも同様に不純物イオンが注入さ
れるが、コレクタウォール６は不純物濃度が高く、導電
型が変化することはない。
【００１０】次に、窒化膜１４上にホトレジスト１６を
形成する。ホトレジスト１６は、エミッタ形成予定領域
に開口が形成されるように露光、現像される（図２）。
ここで、コレクタウォール６上にも開口を形成している
が、後工程でコレクタウォール６に不要の不純物が注入
させないために、イオン注入用マスクを形成するのが好
ましいためであり、必ずしもこの開口は必要ではない。
その後、ホトレジスト１６の開口の角部を丸くするた
め、１５０℃、１０分程度加熱処理を行う。この加熱処
理は、使用するホトレジスト（ホトレジスト固有のガラ
ス軟化点）に応じて設定される。その温度及び時間は、
ホトレジスト１６と窒化膜１４の接触する位置（パター
ン形状）は変化させず、開口上部の角部が丸くなるよう
な温度及び時間である。その結果、図２に点線で示すよ
うに、開口の断面形状が、窒化膜１４と接触する部分の
寸法に比べて、上面の寸法が大きくなる。
形成する。ホトレジスト１６は、エミッタ形成予定領域
に開口が形成されるように露光、現像される（図２）。
ここで、コレクタウォール６上にも開口を形成している
が、後工程でコレクタウォール６に不要の不純物が注入
させないために、イオン注入用マスクを形成するのが好
ましいためであり、必ずしもこの開口は必要ではない。
その後、ホトレジスト１６の開口の角部を丸くするた
め、１５０℃、１０分程度加熱処理を行う。この加熱処
理は、使用するホトレジスト（ホトレジスト固有のガラ
ス軟化点）に応じて設定される。その温度及び時間は、
ホトレジスト１６と窒化膜１４の接触する位置（パター
ン形状）は変化させず、開口上部の角部が丸くなるよう
な温度及び時間である。その結果、図２に点線で示すよ
うに、開口の断面形状が、窒化膜１４と接触する部分の
寸法に比べて、上面の寸法が大きくなる。
【００１１】開口内に露出する窒化膜１４を、ホトレジ
スト１６をマスクにウエットエッチング除去し、全面に
ＳＯＧ（スピンオングラス）膜１７をコーティングし、
平坦化する（図３）。ここでＳＯＧ膜は、厚膜形成が可
能で、ひび割れ等の少ないシラノール化合物等を含む有
機系ＳＯＧ膜を用いるのが好ましい。その後、異方性エ
ッチングによりＳＯＧ膜１７をエッチングし、ホトレジ
スト１６表面が露出したところでエッチングを停止す
る。
スト１６をマスクにウエットエッチング除去し、全面に
ＳＯＧ（スピンオングラス）膜１７をコーティングし、
平坦化する（図３）。ここでＳＯＧ膜は、厚膜形成が可
能で、ひび割れ等の少ないシラノール化合物等を含む有
機系ＳＯＧ膜を用いるのが好ましい。その後、異方性エ
ッチングによりＳＯＧ膜１７をエッチングし、ホトレジ
スト１６表面が露出したところでエッチングを停止す
る。
【００１２】露出したホトレジスト１６を硫酸系エッチ
ング液によるウエットエッチング法、あるいは酸素プラ
ズマによるドライエッチング法により除去し、窒化膜１
４を露出させる。残されたＳＯＧ膜１７は、その断面形
状が、酸化膜１３との接触部より上面で幅広となる。
ング液によるウエットエッチング法、あるいは酸素プラ
ズマによるドライエッチング法により除去し、窒化膜１
４を露出させる。残されたＳＯＧ膜１７は、その断面形
状が、酸化膜１３との接触部より上面で幅広となる。
【００１３】このような断面形状を有するＳＯＧ膜１７
をイオン注入用のマスクとして使用し、Ｎ型エピタキシ
ャル層４中に、ボロン（Ｂ11）イオンを注入エネルギー
３０ＫｅＶ、ドーズ量１×１０14／ｃｍ2の条件で注入
する。その結果、不純物濃度が１０19／ｃｍ3オーダー
の第２の拡散領域１８が形成される（図４）。この第２
の拡散領域は、先に形成した第１の拡散領域より不純物
濃度が高く、ベース抵抗を低減させることができる。
をイオン注入用のマスクとして使用し、Ｎ型エピタキシ
ャル層４中に、ボロン（Ｂ11）イオンを注入エネルギー
３０ＫｅＶ、ドーズ量１×１０14／ｃｍ2の条件で注入
する。その結果、不純物濃度が１０19／ｃｍ3オーダー
の第２の拡散領域１８が形成される（図４）。この第２
の拡散領域は、先に形成した第１の拡散領域より不純物
濃度が高く、ベース抵抗を低減させることができる。
【００１４】第２の拡散領域１８を形成した後、マスク
として使用したＳＯＧ膜１７をエッチング除去する。同
時に、ＳＯＧ膜１７が接触していた酸化膜１３もエッチ
ング除去され、エミッタ形成予定領域の第１の拡散領域
１５が形成されたＮ型エピタキシャル層４が露出する。
窒化膜１４で被覆された酸化膜１３は、エッチングされ
ずに残る。全面にポリシリコン膜１９を形成し、ポリシ
リコン膜中に砒素イオンを注入エネルギー８０ＫｅＶ、
ドーズ量８×１０15／ｃｍ2の条件で注入する。ノンド
ープポリシリコン膜に不純物を注入する代わりにドープ
ドポリシリコン膜を使用することも可能である。その
後、エミッタ形成予定領域以外のポリシリコンをエッチ
ング除去する。
として使用したＳＯＧ膜１７をエッチング除去する。同
時に、ＳＯＧ膜１７が接触していた酸化膜１３もエッチ
ング除去され、エミッタ形成予定領域の第１の拡散領域
１５が形成されたＮ型エピタキシャル層４が露出する。
窒化膜１４で被覆された酸化膜１３は、エッチングされ
ずに残る。全面にポリシリコン膜１９を形成し、ポリシ
リコン膜中に砒素イオンを注入エネルギー８０ＫｅＶ、
ドーズ量８×１０15／ｃｍ2の条件で注入する。ノンド
ープポリシリコン膜に不純物を注入する代わりにドープ
ドポリシリコン膜を使用することも可能である。その
後、エミッタ形成予定領域以外のポリシリコンをエッチ
ング除去する。
【００１５】全面にノンドープの酸化膜及びＢＰＳＧ膜
等からなる層間絶縁膜２０を形成し、エミッタ領域、ベ
ース領域及びコレクタ領域に接続するためのコンタクト
ホールを形成する。コンタクトホールの開口面の角部を
丸くするため、加熱処理を行う。このとき同時に、ポリ
シリコン膜１９から第１の拡散領域１５中に不純物が拡
散し、エミッタ領域８が形成される。ベースコンタクト
領域及びコレクタコンタクト領域の窒化膜及び酸化膜を
エッチング除去し、Ｎ型エピタキシャル層を露出させ、
全面に電極用のポリシリコン膜を形成し、パターニング
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成する。ベース領域にコンタクト用に高濃
度の不純物拡散領域２１を形成しても良い。以下、通常
の製造方法に従い、バイポーラトランジスタを完成す
る。
等からなる層間絶縁膜２０を形成し、エミッタ領域、ベ
ース領域及びコレクタ領域に接続するためのコンタクト
ホールを形成する。コンタクトホールの開口面の角部を
丸くするため、加熱処理を行う。このとき同時に、ポリ
シリコン膜１９から第１の拡散領域１５中に不純物が拡
散し、エミッタ領域８が形成される。ベースコンタクト
領域及びコレクタコンタクト領域の窒化膜及び酸化膜を
エッチング除去し、Ｎ型エピタキシャル層を露出させ、
全面に電極用のポリシリコン膜を形成し、パターニング
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成する。ベース領域にコンタクト用に高濃
度の不純物拡散領域２１を形成しても良い。以下、通常
の製造方法に従い、バイポーラトランジスタを完成す
る。
【００１６】以上のように形成したバイポーラトランジ
スタは、外部ベース領域の構造が、比較的抵抗の低い高
濃度のベース領域を真性ベース領域に近づけた構造とし
ているため、ベース抵抗の低減を図ることができた。一
方、真性ベース領域の構造は、従来同様狭く形成してい
るため、従来に比べて、高速化を実現することが可能と
なった。また本発明の製造方法は、通常の製造方法のみ
を使用し、ＳＳＴ等のような複雑な製造工程を必要とし
ない。従って、再現性良く、製造することが可能となっ
た。
スタは、外部ベース領域の構造が、比較的抵抗の低い高
濃度のベース領域を真性ベース領域に近づけた構造とし
ているため、ベース抵抗の低減を図ることができた。一
方、真性ベース領域の構造は、従来同様狭く形成してい
るため、従来に比べて、高速化を実現することが可能と
なった。また本発明の製造方法は、通常の製造方法のみ
を使用し、ＳＳＴ等のような複雑な製造工程を必要とし
ない。従って、再現性良く、製造することが可能となっ
た。
【００１７】更にこのように形成したバイポーラトラン
ジスタは、ベース抵抗の増大を防止すると同時に、エミ
ッタ領域近傍は不純物濃度が低く、エミッタ、ベース間
耐圧が低下することもない。
ジスタは、ベース抵抗の増大を防止すると同時に、エミ
ッタ領域近傍は不純物濃度が低く、エミッタ、ベース間
耐圧が低下することもない。
【００１８】以上、ＮＰＮ型バイポーラトランジスタを
例に取り説明を行ったが、ＰＮＰ型バイポーラトランジ
スタも同様に形成することが可能である。更にベース抵
抗を低減するために、第２の拡散領域を形成する際のイ
オン注入用マスクは、ホトレジストとＳＯＧ膜以外の材
料で形成することも可能である。
例に取り説明を行ったが、ＰＮＰ型バイポーラトランジ
スタも同様に形成することが可能である。更にベース抵
抗を低減するために、第２の拡散領域を形成する際のイ
オン注入用マスクは、ホトレジストとＳＯＧ膜以外の材
料で形成することも可能である。
【００１９】更に、イオン注入用マスクは、シリコン基
板との接触面より上面で幅広となる形状であれば、図面
に示す断面形状に限定されることはない。
板との接触面より上面で幅広となる形状であれば、図面
に示す断面形状に限定されることはない。
【００２０】
【発明の効果】以上説明したように本発明によれば、ベ
ース抵抗を低減し、自己整合的にベース、エミッタ領域
を形成することが可能であり、高速動作可能なバイポー
ラトランジスタを形成することが可能となった。また本
発明の製造方法は、通常のマスクアラインメント法のみ
使用しているため、複雑な製造工程を必要とせず、歩留
まり良くバイポーラトランジスタを形成することが可能
となった。
ース抵抗を低減し、自己整合的にベース、エミッタ領域
を形成することが可能であり、高速動作可能なバイポー
ラトランジスタを形成することが可能となった。また本
発明の製造方法は、通常のマスクアラインメント法のみ
使用しているため、複雑な製造工程を必要とせず、歩留
まり良くバイポーラトランジスタを形成することが可能
となった。
【図１】本発明の実施の形態を説明する断面図である。
【図２】本発明の実施の形態を説明する断面図である。
【図３】本発明の実施の形態を説明する断面図である。
【図４】本発明の実施の形態を説明する断面図である。
【図５】本発明の実施の形態を説明する断面図である。
【図６】本発明の実施の形態を説明する断面図である。
【図７】従来のバイポーラトランジスタを説明する断面
図である。
図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３ チャネルストッパー ４ Ｎ型エピタキシャル層 ５ ＬＯＣＯＳ酸化膜 ６ コレクタウォール ７ ベース領域 ８ エミッタ領域 ９ 絶縁膜 １０ エミッタ電極 １１ ベース電極 １２ コレクタ電極 １３ 酸化膜 １４ 窒化膜 １５ 第１の拡散領域 １６ ホトレジスト １７ ＳＯＧ膜 １８ 第２の拡散領域 １９ ポリシリコン膜 ２０ 層間絶縁膜 ２１ ベースコンタクト領域
Claims (2)
- 【請求項１】 一導電型の半導体基板上に、逆導電型の
埋込層を形成し、該埋込層上に逆導電型のエピタキシャ
ル層を成長させ、素子分離を行い、コレクタ領域を形成
した半導体基板上にバイポーラトランジスタを形成する
製造方法において、 ベース及びエミッタ領域形成予定領域のエピタキシャル
層表面に、ベース領域の一部を構成する一導電型の第１
の拡散領域を形成する工程と、 該第１の拡散領域が形成されたエピタキシャル層表面の
エミッタ形成予定領域上に、断面形状が該エピタキシャ
ル層との接触部より上面で幅広となるイオン注入用のマ
スクを形成する工程と、 該マスクと前記エピタキシャル層の接触部を除く前記エ
ピタキシャル層表面を絶縁膜で被覆する工程と、 前記マスクにより、前記エピタキシャル層表面に、エミ
ッタ形成予定領域近傍の前記第１の拡散領域を残し、該
第１の拡散領域より不純物濃度の高いベース領域の一部
を構成する一導電型の第２の拡散領域を形成する工程
と、 前記マスクを除去し、エピタキシャル層を露出させ、該
エピタキシャル層表面に、逆導電型のエミッタ領域を形
成する工程と、 前記ベース領域及びエミッタ領域に接触する電極を形成
する工程とを含むことを特徴とするバイポーラトランジ
スタの製造方法。 - 【請求項２】 請求項１記載のバイポーラトランジスタ
の製造方法において、前記イオン注入用のマスクを形成
する工程は、エミッタ形成予定領域を開口する膜を形成
し、該膜を加熱することにより、開口の角部を丸くし、
開口の断面形状をエピタキシャル層との接触部より上面
で幅広とする工程と、該断面形状を有する開口中に、イ
オン注入用マスク材を充填し、その後前記膜を除去する
工程とからなることを特徴とするバイポーラトランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429796A JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21429796A JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041318A true JPH1041318A (ja) | 1998-02-13 |
| JP3609906B2 JP3609906B2 (ja) | 2005-01-12 |
Family
ID=16653406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21429796A Expired - Fee Related JP3609906B2 (ja) | 1996-07-25 | 1996-07-25 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609906B2 (ja) |
-
1996
- 1996-07-25 JP JP21429796A patent/JP3609906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3609906B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4018780B2 (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JPH03145759A (ja) | 半導体装置の製造方法 | |
| JPH1126597A (ja) | 半導体装置の製造方法 | |
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| JPH088351A (ja) | 半導体装置の製造方法 | |
| JP3200169B2 (ja) | Ｍｏｓデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3190370B2 (ja) | 密接して離隔したコンタクトを有するＢｉＣＭＯＳ装置及びその製造方法 | |
| JPH05166823A (ja) | 半導体装置の製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR0154309B1 (ko) | Npn 트랜지스터의 제조방법 | |
| JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01191476A (ja) | 半導体装置 | |
| JPH0458562A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| KR100192980B1 (ko) | 고속 바이폴라 트랜지스터 및 그 제조방법 | |
| KR930006733B1 (ko) | 고속용 트랜지스터의 제조방법 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |