JPH03235334A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、バイポーラトランジスタおよびその製造方法
に係り、特に遮断周波数ｆ。が１０ＧＨｚ以上の高周波
トランジスタの構造およびその製造方法に関する。

（従来の技術） 従来のバイポーラトランジスタは、大きく分けて２種の
高速化手法が用いられてきた。１つはディスクリート・
デバイスで行なわれていた手法で、通称、櫛形トランジ
スタと呼ばれるものであり、その断面構造を第３図に示
している。ここで、３０はＮ＋基板、３１はＮ−エピタ
キシャル層、ＥＢは外部ベース領域、ＩＢは内部ベース
領域、Ｅはエミッタ領域、３２は酸化膜、３３は窒化膜
、３４はアルミニウムからなる外部ベース電極・配線、
３５はアルミニウムからなるエミッタ電極・配線である
。

また、もう１つの手法は高速バイポーラトランジスタで
用いられているセルレフアライン争トランジスタであり
、その断面構造を第４図に示している。ここで、４０は
Ｎ＋基板、４１はＮ−エピタキシャル層、４２は素子分
離用のフィールド絶縁膜、ＥＢは外部ベース領域、ＩＢ
は内部ベース領域、Ｅはエミッタ領域、４３は第１酸化
膜、４４は窒化膜、４５は外部ベース引出し電極、４６
は第２酸化膜、４７および４８はエミッタ開口側壁部の
酸化膜、４９はエミッタ開口を規定するポリシリコン・
サイドウオール、５０はエミッタ電極である。

第３図に示した櫛形トランジスタの場合、高速化はシュ
リンクで行なう。シュリンクは、フォトリソグラフの技
術の進歩、加工法の進歩に伴って進展してきており、今
後も引続き進められると考えられる。

しかし、フォトリソグラフ技術の進歩以上の速さで素子
高速化の要求は進んでいる。実装レベルでｆ、−２０Ｇ
Ｈｚ程度を実現するためにはエミッタ開口とベース開口
を十分近づける必要がある。

この場合、アルミニウム配線の微細化が必要であり、例
えばアルミニウム配線の幅は１．５μｍ１エミツタ・ベ
ースのアルミニウム配線間隔は０．５μｍ、アルミニウ
ム配線の厚さは電流容量を考慮すると３．０μｍとなる
。この様なアルミニウム配線の加工は事実上困難であり
、さらに、アルミニウム配線上に形成するパッシベーシ
ョン膜がアルミニウム配線間の極めてアスペクト比の高
い溝に十分に埋め込めず、いわゆる、“巣”が発生する
ので、信頼性が劣化する。

一方、第４図に示したセルファラインによるトランジス
タを複数個並列接続する場合、外部ベース領域ＥＢの周
辺部の外部ベース引出し電極４５によりアルミニウム配
線間隔は制御可能な範囲まで広くとることが可能である
。

しかし、複数の外部ベース領域ＥＢ間に素子分離用のフ
ィールド絶縁膜４２が存在しており、このフィールド絶
縁膜４２上の外部ベース引出し電極４５と半導体基板主
表面との間の容量が大きいので、セルファラインによる
トランジスタを多数個並列接続すると高速動作できなく
なる。このフィールド絶縁膜４２の領域はフォトリソグ
ラフの合わせ精度の分だけ必要であり、完全に無くする
ことはできない。

（発明が解決しようとする課題） 上記したように従来のセルファラインによるトランジス
タを複数個並列接続してなるバイポーラトランジスタは
、外部ベース引出し電極と半導体基板主表面との間の容
量が大きいので、多数個並列接続すると高速動作できな
くなるという問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、通常達成可能な微細化技術とセルファライン
技術により超高速動作が可能なバイポーラトランジスタ
およびその製造方法を提供することにある。

［発明の構成コ （課題を解決するための手段） 本発明のバイポーラトランジスタは、第１導電型をもつ
半導体基板の主表面上で少なくとも２つ以上の領域を取
り囲む形に形成された第２導電型の高濃度不純物拡散層
よりなる外部ベース領域と、この外部ベース領域により
囲まれた内部領域の全面に第２導電型不純物が拡散され
て形成された複数の内部ベース領域と、この複数の内部
ベース領域内にそれぞれ形成された第１導電型のエミッ
タ領域とを有し、前記半導体基板主表面上で前記外部ベ
ース領域の外周領域より外周方向のみに向って第１絶縁
膜および第２絶縁膜が重なって形成され、この第２絶縁
膜上で第２絶縁膜開口部内縁に迫り出し、かつ、前記複
数のエミッタ領域に挟まれた外部ベース領域上部に第２
導電型不純物を含む第１半導体膜あるいは第１金属・半
導体膜および第３絶縁膜が形成され、前記第１半導体膜
あるいは第１金属・半導体膜、第３絶縁膜と前記第１絶
縁膜、第２絶縁膜により隔たれずに対面した半導体基板
主表面との間の間隙に第２導電型不純物を含む第２半導
体領域が形成され、上記第２半導体領域、第１半導体膜
あるいは第１金属・半導体膜のエミッタ領域に面した側
壁部とこの側壁部から前記エミッタ領域に向かう半導体
基板主表面上に第４絶縁膜が形成され、前記エミッタ領
域表面より前記第４絶縁膜で囲まれたエミッタ開口部と
このエミッタ開口部に接する前記第３絶縁膜上に連続し
て第３半導体膜あるいは第３金属・半導体膜が形成され
てなることを特徴とする。

また、本発明のバイポーラトランジスタの製造方法は、
半導体基板主表面上の素子形成予定領域周辺にフィール
ド絶縁膜を形成する工程と、上記フィールド絶縁膜に囲
まれた素子形成予定領域上に比較的薄い酸化膜よりなる
第１絶縁膜を形成する工程と、上記半導体基板主表面上
の少なくとも素子形成予定領域上で上記第１絶縁膜上に
窒化膜よりなる第２絶縁膜を形成する工程と、上記半導
体基板主表面上の少なくとも素子形成予定領域上で上記
第２絶縁膜上にベース引出し電極と外部ベース拡散ソー
スとを兼ねる第１半導体膜および／または第１金属・半
導体膜を形成する工程と、上記半導体基板主表面上の少
なくとも前記第１半導体膜あるいは第１金属・半導体膜
の上に気相成長法により第３絶縁膜を形成する工程と、
複数のエミッタ形成予定領域上のそれぞれで上記第３絶
縁膜、前記第１半導体膜あるいは第１金属半導体膜を選
択的に除去し、セルファライン開口を形成する工程と、
上記セルファライン開口より前記第２絶縁膜をサイドエ
ツチングし、エミッタ形成予定領域外縁部にオーバーハ
ング部を形成すると共に、相隣り合う開口部間の第２絶
縁膜をほぼ取り除く工程と、前記セルファライン開口お
よびそれに連なるオーバーハング部に露出した前記第１
絶縁膜を除去する工程と、前記オーバーハング部に選択
的に第２半導体膜を埋め込む工程と、前記セルファライ
ン開口に露出した前記第１半導体膜あるいは金属・半導
体膜、第２半導体膜および半導体基板主表面の各表面に
、第４絶縁膜を形成する工程と、半導体基板主表面のセ
ルファライン開口に露出した表面に内部ベース領域を拡
散形成する工程と、前記セルファライン開口の内側にエ
ミッタ開口を設ける工程と、前記エミッタ開口に接する
エミッタ拡散用の第３半導体膜および／または第３金属
・半導体膜を形成する工程とを具備することを特徴とす
る。

（作用） 本発明のバイポーラトランジスタは、通常のセルファラ
イン・トランジスタと異なり、１つの島の中に複数の素
子部を作り込み、また、隣り合う各素子部間の外部ベー
ス領域は外部ベース領域に隣接する素子部で共用してい
るので、素子面積を縮小し、外部ベース引出し電極と半
導体基板主表面との間の浮遊容量を低減することができ
る。これにより、素子面積を縮小し、浮遊容量を低減す
ることができ、通常の微細加工では実現困難な寸法のエ
ミッタ開口幅、エミッタ・ベース間隔を実現し、十分に
低いベース・コレクタ容量のバイポーラトランジスタの
構造を実現できる。

また、本発明のバイポーラトランジスタの製造方法は、
通常達成可能な微細化技術とセルファライン技術の範囲
内で十分な性能を有するバイポーラトランジスタを実現
することが可能になる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図（ａ）乃至（ｊ）は、バイポーラトランジスタの
製造工程における半導体基板の断面構造を示しており、
第１図（ｊ）の平面パターンを第２図に示している。

以下、第１図（ａ）乃至（ｊ）を参照しながらバイポー
ラトランジスタの製造方法を説明する。

まず、第１図（ａ）に示すように、Ｎ＋型の半導体基板
１０の表面にＮ−エピタキシャル層１１を形成し、この
半導体基板１０の主表面（Ｎ″エピタキシャル層１１の
表面）に素子形成予定領域１２を取り囲む形でフィール
ド絶縁膜１３を選択酸化法により形成する。選択酸化に
は、バッファ用の酸化膜１４と第１窒化膜１５よりなる
酸化ブロックを用いている。上記フィールド絶縁膜１３
の厚さは、後で形成するベース電極領域と半導体基板と
の間の浮遊容量等を減少するためには厚い方が有利であ
るが、表面の凹凸を減少させるためには薄い方が良い。

表面の平坦性を保ち、かつ、絶縁膜の厚さを増すには、
埋め込み酸化膜を形成する手段も有るが、コストの面で
は不利である。

本実施例ではほぼ６００ｎｍの熱酸化膜を直接形成して
いる。

次に、前記選択酸化に用いた酸化ブロックを除去した後
、第１図（ｂ）に示すように、Ｎ−エピタキシャル層１
１表面の少なくとも素子形成予定領域上に、比較的薄い
酸化膜よりなる第１絶縁膜（例えばほぼ５０ｎｍの第１
酸化膜）１６と、窒化膜よりなる第２絶縁膜（例えば１
１００ｎの第２窒化膜）１７と、第１半導体膜（例えば
１５０ｎｍの第１ポリシリコン膜）１８を順次形成し、
外部ベース形成予定領域に対応してＰ型不純物（例えば
ボロン）を１ｘｌＯ”／ｃｍ２注入し、さらに、第１金
属・半導体膜（例えばモリブデン・シリサイド膜）１９
をほぼ４００ｎｍ堆積し、第３絶縁膜（例えば４００ｎ
ｍの第２酸化膜）２０をＣＶＤ　（気相成長）法により
形成する。この場合、上記第１ポリシリコン膜１８とモ
リブデン・シリサイド膜１９は、外部ベース引出し電極
となるため、極力低抵抗にする必要がある。また、上記
第１ポリシリコン膜１８は外部ベース領域ＥＢを形成す
るための拡散源となっており、外部ベース拡散源として
はポリシリコン、あるいはアモルファス・シリコン等が
使用し易い。上記モリブデン・シリサイド膜１９は必要
に応じて他のシリサイド膜に変更も可能である。

なお、上記第１ポリシリコン膜１８の抵抗値が十分に低
ければ、モリブデン・シリサイド膜１９を省略すること
も可能である。

次に、第１図（ｃ）に示すように、複数個のエミッタ形
成予定領域部をそれぞれ囲む形の開口を持つレジスト・
マスク２１を形成し、前記第２酸化膜２０、モリブデン
・シリサイド膜１９、第１ポリシリコン膜１８を順次エ
ツチング除去してセルファライン開口を形成する。なお
、本工程の前に、必要に応じて熱処理を加えることによ
り、前記第１ポリシリコン膜１８とモリブデン・シリサ
イド膜１９を十分に反応させておく。また、本工程のエ
ツチングは、トランジスタの寸法を精密に規定するため
、異方性エツチング法で行なう。また、上記開口は少な
くとも２個以上並列配置されており、本実施例の場合、
レティクル上の寸法で各々１．０μｍ幅であり、開口間
距離は１．　０μｍである。

次に、前記レジスト・マスク２１を除去した後、第１図
（ｄ）に示すように、前記第２窒化膜１７を１４０℃〜
１９０℃程度の燐酸液でエツチングした後、前記第１酸
化膜１６をエツチング除去している。この時、第２窒化
膜１７のエツチングは、半導体基板主面と平行方向にサ
イド・エツチングされ、エミッタ形成予定領域外縁部に
オーバーハング部（サイド・エツチング部）が形成され
る。

本実施例の場合、サイド・エツチング量は０．　５μｍ
であり、相隣り合う開口部間の第２窒化膜１７はほぼ除
去される。

次に、前記セルファライン開口およびそれに連なるオー
バーハング部に露出した前記第１酸化膜１６を、希フッ
酸あるいはフッ化アンモニアなどを用いたウェットエツ
チングにより除去する。

次に、第１図（ｅ）に示すように、第２半導体膜（例え
ば第２ポリシリコン膜）２２をＣＶＤ法により堆積する
ことにより、前記オーバーハング部にポリシリコン２２
′を埋め込む。本実施例の場合、この第２ポリシリコン
膜２２の堆積厚はほぼ２００ｎｍである。

次に、第１図（ｆ）に示すように、前記オーバーハング
部にポリシリコン２２′が残存するように前記第２ポリ
シリコン膜２２を等方エツチングした後、セルファライ
ン開口に露出した前記第１ポリシリコン膜１８とモリブ
デン・シリサイド膜１９、オーバーハング部に埋め込ま
れた第２ポリシリコン２２′および半導体基板主表面の
各表面に第４絶縁膜（例えば第３酸化膜）２３を形成し
、半導体基板主表面のセルファライン開口に露出した表
面に内部ベース領域ＩＢを拡散形成する。即ち、開口部
直下でほぼ７０ｎｍの熱酸化膜が成長するように第３酸
化膜２３を熱酸化法により形成する。これにより、半導
体基板主表面の素子形成予定領域にＰ＋型の外部ベース
領域ＥＢが形成される。また、この熱工程により前記第
１ポリシリコン膜１８から第２ポリシリコン膜２２を経
由し、半導体基板中にボロンが拡散する。さらに、内部
ベース形成のために、イオン注入法でボロンを５ＸＩＯ
”／Ｃｍ２の濃度で導入する。なお、上記第３酸化膜２
３の膜厚および内部ベース形成のためのイオン注入の注
入量は、素子の特性に合わせ最適化する必要がある。

次に、外部ベース引出し電極用の第１ポリシリコン１１
１８およびモリブデン・シリサイド膜１９と後で形成さ
れるエミッタ電極の絶縁性をより良好にするため、第１
図（ｇ）に示すように、ＣＶＤ法によりほぼ１１００ｎ
の第４酸化膜２４を形成した後、エミッタ開口を規定す
るサイドウオールを形成するための第３ポリシリコン膜
２５をほぼ１５０ｎｒｎ形成している。

次に、第１図（ｈ）に示すように、第３ポリシリコン膜
２５を異方性エツチングによりエッチバックし、ポリシ
リコン・サイドウオール２５′を形成し、さらに、エミ
ッタ開口規定部に露出した第４酸化膜２４、第３酸化膜
２３を工・ソチング除去してエミッタ開口を設ける。こ
の場合、第４酸化膜２４、第３酸化膜２３の開口部側壁
部分は残る。さらに、エミッタ引出し電極ならびにエミ
ッ夕拡散源となる第３半導体膜（例えば第４ポリシリコ
ン膜）２６を形成している。このエミッタ拡散源となる
第４ポリシリコン膜２６には、イオン注入法によりＮ型
不純物として例えば砒素を７×１．０”７０ｍ２の濃度
で導入している。この第４ポリンリコン膜２６への不純
物導入法はイオン注入性以外でも構わない。

また、前記第４ポリシリコン膜２６の代わりに、あるい
はその上にシリコンよりもバンド・ギャップの広い導電
物質、例えばＳｉＣ，５ｉ−Ｇｅ。

マイクロ・クリスタル−シリコン等の第３金属・半導体
膜を用いることによりＨＢＴ　（ヘテロバイポーラトラ
ンジスタ）を実現できることはいうまでもない。

次に、基板上面に砒素の外拡散防止保護膜としてＣＶＤ
法による酸化膜（図示せず）を形成した後、はぼ９５０
℃で１５分程度の熱処理を行ってエミッタ拡散を行って
エミッタ領域Ｅを形成し、熱処理後、上記酸化膜を除去
し、第１図（１）に示すように、不用な部分の第４ポリ
ンリコン膜２６を除去する。

次に、第１図（ｊ）に示すように、外部ベース引出し電
極用のモリブデン・シリサイド膜１９上の第２酸化膜２
０を選択除去してベース電極開口を設け、さらに、金属
配線（通常、アルミニウム配線）２７を形成することに
より、第２図に示すような平面パターンを有するバイポ
ーラトランジスタが完成する。

即ち、第１図（ｊ）および第２図に示すバイポーラトラ
ンジスタは、Ｎ型半導体基板の上で少なくとも２つ以上
の領域を取り囲む形に形成されたＰ゛型の外部ベース領
域ＥＢと、この外部ベース領域ＥＢにより囲まれた内部
領域の全面にＰ型不純物が拡散されて形成された複数の
内部ベース領域ＩＢと、この複数の内部ベース領域ＩＢ
内にそれぞれ形成されたＮ型のエミッタ領域Ｅとを有し
、前記外部ベース領域ＩＢの外周領域の半導体基板主表
面上に第１絶縁膜１６と第２絶縁膜１７が重なって形成
されている。この場合、本発明のバイポーラトランジス
タにおいては、上記第１絶縁膜１６と第２絶縁膜１７は
前記外部ベース領域ＥＢの外周領域より外周方向のみに
向って形成されており、外部ベース領域ＥＢの内周側に
は存在しない。そして、上記第２絶縁膜１７上で第２絶
縁膜開口部内縁に迫り出し、かつ、前記複数のエミッタ
領域Ｅに挟まれた外部ベース領域上部にＰ型不純物を含
む第１半導体膜１８あるいは第１金属・半導体膜１９お
よび第３絶縁膜２０が形成されている。そして、前記第
１半導体膜１８あるいは第１金属・半導体膜１９、第３
絶縁膜２０と前記第１絶縁膜１６、第２絶縁膜１７によ
り隔たれずに対面した半導体基板主表面との間の間隙に
Ｎ型不純物を含む第２半導体領域２２′が埋め込まれて
いる。そして、上記第２半導体領域２２′、第１半導体
膜１８あるいは第１金属・半導体膜１９のエミッタ領域
に面した側壁部とこの側壁部から前記エミッタ領域に向
かう半導体基板主表面上に第４絶縁膜２３が形成されて
いる。そして、エミッター領域表面より上記第４絶縁膜
２３で囲まれたエミッタ開口部とこのエミッタ開口部に
接する前記第３絶縁膜２０上に連続して第３半導体膜（
あるいは第３金属・半導体膜）２５が形成されている。

上記したような構造のバイポーラトランジスタによれば
、通常のセルファライン・トランジスタと異なり、１つ
の島の中に複数の素子部を作り込み、また、隣り合う各
素子部間の外部ベース領域は外部ベース領域に隣接する
素子部で共用しているので、素子面積を縮小し、外部ベ
ース引出し電極と半導体基板主表面との間の浮遊容量を
低減することができる。これにより、素子面積を縮小し
、浮遊容量を低減することができ、通常の微細加工では
実現困難な寸法のエミッタ開口幅、エミッタ・ベース間
隔を実現し、十分に低いベース・コレクタ容量のバイポ
ーラトランジスタの構造を実現できる。

なお、上記実施例は、ディスクリート・デバイスについ
て説明を行ったが、同一手法で超高速集積回路の出力ト
ランジスタを形成することも可能である。この場合、単
純にエミッタ面積を増大させていた従来の手法と比較し
、低注入状態で主として機能するエミッタ周辺部の長さ
が増大するため、低電流域から高電流域まで高性能な出
力トランジスタを実現できる。

［発明の効果コ 上述したように本発明によれば、通常達成可能な微細化
技術とセルファライン技術の範囲内で超高速動作が可能
なバイポーラトランジスタおよびその製造方法を実現す
ることが可能になる。

【図面の簡単な説明】

第１図（ａ）ないしくｊ）はそれぞれ本発明のバイポー
ラトランジスタの製造方法の一実施例における各工程で
の半導体基板の断面構造を示す図、第２図は第１図（」
）の平面パターンを示す図、第３図は従来の櫛形トラン
ジスタの一部を示す断面図、第４図は従来のセルファラ
イン・トランジスタの一部を示す断面図である。 １０・・・Ｎ＋基板、１１・・・Ｎ−エピタキシャル層
、１２・・・素子形成領域、１３・・・フィールド絶縁
膜、ＥＢ・・・外部ベース領域、ＩＢ・・・内部ベース
領域、Ｅ・・・エミッタ領域、１４・・・バッファ酸化
膜、１５・・・第１窒化膜、１６・・・第１酸化膜、１
７・・・第２窒化膜、１８・・・外部ベース引出し用の
第１ポリシリコン膜（第１半導体膜）、１９・・・外部
ヘース引出し用のモリブデン・シリサイド膜（第１金属
・半導体膜）、２０・・・第２酸化膜、２２・・・第２
ポリシリコン膜、２２′・・・ポリシリコン（第２半導
体領域）、２３・・・第３酸化膜、２４・・・第４酸化
膜、２５・・・第３ポリシリコン、２５′・・・ポリシ
リコン・サイドウオール、２６・・・エミッタ引出し用
の第４ポリシリコン膜（第３半導体膜）、２７・・・金
属配線。

Claims (2)

【特許請求の範囲】
1. （１）第１導電型をもつ半導体基板の主表面上で少なく
   とも２つ以上の領域を取り囲む形に形成された第２導電
   型の高濃度不純物拡散層よりなる外部ベース領域と、こ
   の外部ベース領域により囲まれた内部領域の全面に第２
   導電型不純物が拡散されて形成された複数の内部ベース
   領域と、この複数の内部ベース領域内にそれぞれ形成さ
   れた第１導電型のエミッタ領域とを有し、 前記半導体基板主表面上で前記外部ベース領域の外周領
   域より外周方向のみに向って第１絶縁膜および第２絶縁
   膜が重なって形成され、 この第２絶縁膜上で第２絶縁膜開口部内縁に迫り出し、
   かつ、前記複数のエミッタ領域に挟まれた外部ベース領
   域上部に第２導電型不純物を含む第１半導体膜あるいは
   第１金属・半導体膜および第３絶縁膜が形成され、 前記第１半導体膜あるいは第１金属・半導体膜、第３絶
   縁膜と前記第１絶縁膜、第２絶縁膜により隔たれずに対
   面した半導体基板主表面との間の間隙に第２導電型不純
   物を含む第２半導体領域が形成され、 上記第２半導体領域、第１半導体膜あるいは第１金属・
   半導体膜のエミッタ領域に面した側壁部とこの側壁部か
   ら前記エミッタ領域に向かう半導体基板主表面上に第４
   絶縁膜が形成され、 前記エミッタ領域表面より上記第４絶縁膜で囲まれたエ
   ミッタ開口部とこのエミッタ開口部に接する前記第３絶
   縁膜上に連続して第３半導体膜あるいは第３金属・半導
   体膜が形成されてなることを特徴とするバイポーラトラ
   ンジスタ。
2. （２）半導体基板主表面上の素子形成予定領域周辺にフ
   ィールド絶縁膜を形成する工程と、上記フィールド絶縁
   膜に囲まれた素子形成予定領域上に比較的薄い酸化膜よ
   りなる第１絶縁膜を形成する工程と、 上記半導体基板主表面上の少なくとも素子形成予定領域
   上で上記第１絶縁膜上に窒化膜よりなる第２絶縁膜を形
   成する工程と、 上記半導体基板主表面上の少なくとも素子形成予定領域
   上で上記第２絶縁膜上にベース引出し電極と外部ベース
   拡散ソースとを兼ねる第１半導体膜および／または第１
   金属・半導体膜を形成する工程と、 上記半導体基板主表面上の少なくとも前記第１半導体膜
   あるいは第１金属・半導体膜の上に気相成長法により第
   ３絶縁膜を形成する工程と、複数のエミッタ形成予定領
   域上のそれぞれで上記第３絶縁膜、前記第１半導体膜あ
   るいは第１金属半導体膜を選択的に除去し、セルフアラ
   イン開口を形成する工程と、 上記セルフアライン開口より前記第２絶縁膜をサイドエ
   ッチングし、エミッタ形成予定領域外縁部にオーバーハ
   ング部を形成すると共に、相隣り合う開口部間の第２絶
   縁膜をほぼ取り除く工程と、前記セルフアライン開口お
   よびそれに連なるオーバーハング部に露出した前記第１
   絶縁膜を除去する工程と、 前記オーバーハング部に選択的に第２半導体膜を埋め込
   む工程と、 前記セルフアライン開口に露出した前記第１半導体膜あ
   るいは金属・半導体膜、第２半導体膜および半導体基板
   主表面の各表面に、第４絶縁膜を形成する工程と、 半導体基板主表面のセルフアライン開口に露出した表面
   に内部ベース領域を拡散形成する工程と、前記セルフア
   ライン開口の内側にエミッタ開口を設ける工程と、 前記エミッタ開口に接するエミッタ拡散用の第３半導体
   膜および／または第３金属・半導体膜を形成する工程と
   を具備することを特徴とするバイポーラトランジスタの
   製造方法。