JPH07111974B2 - バイポーラトランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、バイポーラトランジスタおよびその製造方法
に係り、特に遮断周波数f_Tが10GHz以上の高周波トラン
ジスタの構造およびその製造方法に関する。

（従来の技術） 従来のバイポーラトランジスタは、大きく分けて２種の
高速化手法が用いられてきた。１つはディスクリート・
デバイスで行なわれていた手法で、通称、櫛形トランジ
スタと呼ばれるものであり、その断面構造を第３図に示
している。ここで、30はN⁺基板、31はN^-エピタキシャル
層、EBは外部ベース領域、IBは内部ベース領域、Ｅはエ
ミッタ領域、32は酸化膜、33は窒化膜、34はアルミニウ
ムからなる外部ベース電極・配線、35はアルミニウムか
らなるエミッタ電極・配線である。

また、もう１つの手法は高速バイポーラトランジスタで
用いられているセルフアライン・トランジスタであり、
その断面構造を第４図に示している。ここで、40はN⁺基
板、41はN^-エピタキシャル層、42は素子分離用のフィー
ルド絶縁膜、EBは外部ベース領域、IBは内部ベース領
域、Ｅはエミッタ領域、43は第１酸化膜、44は窒化膜、
45は外部ベース引出し電極、46は第２酸化膜、47および
48はエミッタ開口側壁部の酸化膜、49はエミッタ開口を
規定するポリシリコン・サイドウォール、50はエミッタ
電極である。

第３図に示した櫛形トランジスタの場合、高速化はシュ
リンクで行なう。シュリンクは、フォトリソグラフの技
術の進歩、加工法の進歩に伴って進展してきており、今
後も引続き進められると考えられる。

しかし、フォトリソグラフ技術の進歩以上の速さで素子
高速化の要求は進んでいる。実装レベルでf_T＝20GHz程
度の実現するためにはエミッタ開口とベース開口を十分
近づける必要がある。この場合、アルミニウム配線の微
細化が必要であり、例えばアルミニウム配線の幅は1.5
μｍ、エミッタ・ベースのアルミニウム配線間隔は0.5
μｍ、アルミニウム配線の厚さは電流容量を考慮すると
3.0μｍとなる。この様なアルミニウム配線の加工は事
実上困難であり、さらに、アルミニウム配線上に形成す
るパッシベーション膜がアルミニウム配線間の極めてア
スペクト比の高い溝に十分に埋め込めず、いわゆる、
“巣”が発生するので、信頼性が劣化する。

一方、第４図に示したセルフアラインによるトランジス
タを複数個並列接続する場合、外部ベース領域EBの周辺
部の外部ベース引出し電極45によりアルミニウム配線間
隔は制御可能な範囲まで広くとることが可能である。

しかし、複数の外部ベース領域EB間に素子分離用のフィ
ールド絶縁膜42が存在しており、このフィールド絶縁膜
42上の外部ベース引出し電極45と半導体基板主表面との
間の容量が大きいので、セルフアラインによるトランジ
スタを多数個並列接続すると高速動作できなくなる。こ
のフィールド絶縁膜42の領域はフォトリソグラフの合わ
せ精度の分だけ必要であり、完全に無くすることはでき
ない。

（発明が解決しようとする課題） 上記したように従来のセルフアラインによるトランジス
タを複数個並列接続してなるバイポーラトランジスタ
は、外部ベース引出し電極と半導体基板主表面との間の
容量が大きいので、多数個並列接続すると高速動作でき
なくなるという問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、通常達成可能な微細化技術とセルフアライン
技術により超高速動作が可能なバイポーラトランジスタ
およびその製造方法を提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明のバイポーラトランジスタは、第１導電型をもつ
半導体基板の主表面上で少なくとも２つ以上の領域を取
り囲む形に形成された第２導電型の高濃度不純物拡散層
よりなる外部ベース領域と、この外部ベース領域により
囲まれた内部領域の全面に第２導電型不純物が拡散され
て形成された複数の内部ベース領域と、この複数の内部
ベース領域内にそれぞれ形成された第１導電型のエミッ
タ領域とを有し、前記半導体基板主表面上で前記外部ベ
ース領域の外周領域より外周方向のみに向って第１絶縁
膜および第２絶縁膜が重なって形成され、この第２絶縁
膜上で第２絶縁膜開口部内縁に迫り出し、かつ、前記複
数のエミッタ領域に挟まれた外部ベース領域上部に第２
導電型不純物を含む第１半導体膜あるいは第１金属・半
導体膜および第３絶縁膜が形成され、前記第１半導体膜
あるいは第１金属・半導体膜、第３絶縁膜と前記第１絶
縁膜、第２絶縁膜により隔たれずに対面した半導体基板
主表面との間の間隙に第２導電型不純物を含む第２半導
体領域が形成され、上記第２半導体領域、第１半導体膜
あるいは第１金属・半導体膜のエミッタ領域に面した側
壁部とこと側壁部から前記エミッタ領域に向かう半導体
基板主表面上に第４絶縁膜が形成され、前記エミッタ領
域表面より前記第４絶縁膜で囲まれたエミッタ開口部と
このエミッタ開口部に接する前記第３絶縁膜上に連続し
て第３半導体膜あるいは第３金属・半導体膜が形成され
てなることを特徴とする。

また、本発明のバイポーラトランジスタの製造方法は、
半導体基板主表面上の素子形成予定領域周辺にフィール
ド絶縁膜を形成する工程と、上記フィールド絶縁膜に囲
まれた素子形成予定領域上に比較的薄い酸化膜よりなる
第１絶縁膜を形成する工程と、上記半導体基板主表面上
の少なくとも素子形成予定領域上で上記第１絶縁膜上に
窒化膜よりなる第２絶縁膜を形成する工程と、上記半導
体基板主表面上の少なくとも素子形成予定領域上で上記
第２絶縁膜上にベース引出し電極と外部ベース拡散ソー
スとを兼ねる第１半導体膜および／または第１金属・半
導体膜を形成する工程と、上記半導体基板主表面上の少
なくとも前記第１半導体膜あるいは第１金属・半導体膜
の上に気相成長法により第３絶縁膜を形成する工程と、
複数のエミッタ形成予定領域上のそれぞれで上記第３絶
縁膜、前記第１半導体膜あるいは第１金属半導体膜を選
択的に除去し、セルフアライン開口を形成する工程と、
上記セルフアライン開口より前記第２絶縁膜をサイドエ
ッチングし、エミッタ形成予定領域外縁部にオーバーハ
ング部を形成すると共に、相隣り合う開口部間の第２絶
縁膜をほぼ取り除く工程と、前記セルフアライン開口お
よびそれに連なるオーバーハング部に露出した前記第１
絶縁膜を除去する工程と、前記オーバーハング部に選択
的に第２半導体膜を埋め込む工程と、前記セルフアライ
ン開口に露出した前記第１半導体膜あるいは金属・半導
体膜、第２半導体膜および半導体基板主表面に各表面
に、第４絶縁膜を形成する工程と、半導体基板主表面の
セルフアライン開口に露出した表面に内部ベース領域を
拡散形成する工程と、前記セルフアライン開口の内側に
エミッタ開口を設ける工程と、前記エミッタ開口に接す
るエミッタ拡散用の第３半導体膜および／または第３金
属・半導体膜を形成する工程とを具備することを特徴と
する。

（作用） 本発明のバイポーラトランジスタは、通常のセルフアラ
イン・トランジスタと異なり、１つの島の中に複数の素
子部を作り込み、また、隣り合う各素子部間の外部ベー
ス領域は外部ベース領域に隣接する素子部で共用してい
るので、素子面積を縮小し、外部ベース引出し電極と半
導体基板主表面との間の浮遊容量を低減することができ
る。これにより、素子面積を縮小し、浮遊容量を低減す
ることができ、通常の微細加工では実現困難な寸法のエ
ミッタ開口幅、エミッタ・ベース間隔を実現し、十分に
低いベース・コレクタ容量のバイポーラトランジスタの
構造を実現できる。

また、本発明のバイポーラトランジスタの製造方法は、
通常達成可能な微細化技術とセルフアライン技術の範囲
内で十分な性能を有するバイポーラトランジスタを実現
することが可能になる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図（ａ）乃至（ｊ）は、バイポーラトランジスタの
製造工程における半導体基板の断面構造を示しており、
第１図（ｊ）の平面パターンを第２図に示している。

以下、第１図（ａ）乃至（ｊ）を参照しながらバイポー
ラトランジスタの製造方法を説明する。

まず、第１図（ａ）に示すように、N⁺型の半導体基板10
の表面にN^-エピタキシャル層11を形成し、この半導体基
板10の主表面（N^-エピタキシャル層11の表面）に素子形
成予定領域12を取り囲む形でフィールド絶縁膜13を選択
酸化法により形成する。選択酸化には、バッファ用の酸
化膜14と第１窒化膜15よりなる酸化ブロックを用いてい
る。上記フィールド絶縁膜13の厚さは、後で形成するベ
ース電極領域と半導体基板との間に浮遊容量等を減少す
るためには厚い方が有利であるが、表面の凹凸を減少さ
せるためには薄い方が良い。表面の平坦性を保ち、か
つ、絶縁膜の厚さを増すには、埋め込み酸化膜を形成す
る手段も有るが、コストの面では不利である。本実施例
ではほぼ600nmの熱酸化膜を直接形成している。

次に、前記選択酸化に用いた酸化ブロックを除去した
後、第１図（ｂ）に示すように、N^-エピタキシャル層11
表面の少なくとも素子形成予定領域上に、比較的薄い酸
化膜よりなる第１絶縁膜（例えばほぼ50nmの第１酸化
膜）16と、窒化膜よりなる第２絶縁膜（例えば100nmの
第２窒化膜）17と、第１半導体膜（例えば150nmの第１
ポリシリコン膜）18を順次形成し、外部ベース形成予定
領域に対応してＰ型不純物（例えばボロン）を１×10¹⁶
/cm²注入し、さらに、第１金属・半導体膜（例えばモリ
ブデン・シリサイド膜）19をほぼ400nm堆積し、第３絶
縁膜（例えば400nmの第２酸化膜）20をCVD（気相成長）
法により形成する。この場合、上記第１ポリシリコン膜
18とモリブデン・シリサイド膜19は、外部ベース引出し
電極となるため、極力低抵抗にする必要がある。また、
上記第１ポリシリコン膜18は外部ベース領域EBを形成す
るための拡散源となっており、外部ベース拡散源として
はポリシリコン、あるいはアモルファス・シリコン等が
使用し易い。上記モリブデン・シリサイド膜19は必要に
応じて他のシリサイド膜に変更も可能である。

なお、上記第１ポリシリコン膜18の抵抗値が十分に低け
れば、モリブデン・シリサイド膜19を省略することも可
能である。

次に、第１図（ｃ）に示すように、複数個のエミッタ形
成予定領域部をそれぞれ囲む形の開口を持つレジスト・
マスク21を形成し、前記第２酸化膜20、モリブデン・シ
リサイド膜19、第１ポリシリコン膜18を順次エッチング
除去してセルフアライン開口を形成する。なお、本工程
の前に、必要に応じて熱処理を加えることにより、前記
第１ポリシリコン膜18とモリブデン・シリサイド膜19を
十分に反応させておく。また、本工程エッチングは、ト
ランジスタの寸法を精密に規定するため、異方性エッチ
ング法で行なう。また、上記開口は少なくとも２個以上
並列配置されており、本実施例の場合、レティクル上の
寸法で各々1.0μｍ幅であり、開口間距離は1.0μｍであ
る。

次に、前記レジスト・マスク21を除去した後、第１図
（ｄ）に示すように、前記第２窒化膜17を140℃〜190℃
程度の燐酸液でエッチングした後、前記第１酸化膜16を
エッチング除去している。この時、第２窒化膜17のエッ
チングは、半導体基板主面と平行方向にサイド・エッチ
ングされ、エミッタ形成予定領域外縁部にオーバーハン
グ部（サイド・エッチング部）が形成される。本実施例
の場合、サイド・エッチング量は0.5μｍであり、相隣
り合う開口部間の第２窒化膜17はほぼ除去される。

次に、前記セルフアライン開口およびそれに連なるオー
バーハング部に露出した前記第１酸化膜16を、希フッ酸
あるいはフッ化アンモニアなどを用いたウェットエッチ
ングにより除去する。

次に、第１図（ｅ）に示すように、第２半導体膜（例え
ば第２ポリシリコン膜）22をVCG法により堆積すること
により、前記オーバーハング部にポリシリコン22′を埋
め込む。本実施例の場合、この第２ポリシリコン膜22の
堆積厚はほぼ200nmである。

次に、第１図（ｆ）に示すように、前記オーバーハング
部にポリシリコン22′が残存するように前記第２ポリシ
リコン膜22を等方エッチングした後、セルフアライン開
口に露出した前記第１ポリシリコン膜18とモリブデン・
シリサイド膜19、オーバーハング部に埋め込まれた第２
ポリシリコン22′および半導体基板主表面の各表面に第
４絶縁膜（例えば第３酸化膜）23を形成し、半導体基板
主表面のセルフアライン開口に露出した表面に内部ベー
ス領域IBを拡散形成する。即ち、開口部直下でほぼ70nm
の熱酸化膜が成長するように第３酸化膜23を熱酸化法に
より形成する。これにより、半導体基板主表面の素子形
成予定領域にP⁺型の外部ベース領域EBが形成される。ま
た、この熱工程により前記第１ポリシリコン膜18から第
２ポリシリコン膜22を経由し、半導体基板中にボロンが
拡散する。さらに、内部ベース形成のために、イオン注
入法でボロンを５×10¹³/cm²の濃度で導入する。なお、
上記第３酸化膜23の膜厚および内部ベース形成のための
イオン注入の注入量は、素子の特性に合わせ最適化する
必要がある。

次に、外部ベース引出し電極用の第１ポリシリコン膜18
およびモリブデン・シリサイド膜19と後で形成されるエ
ミッタ電極の絶縁性をより良好にするため、第１図
（ｇ）に示すように、CVD法によりほぼ100nmの第４酸化
膜24を形成した後、エミッタ開口を規定するサイドウォ
ールを形成するための第３ポリシリコン膜25をほぼ150n
m形成している。

次に、第１図（ｈ）に示すように、第３ポリシリコン膜
25を異方性エッチングによりエッチバックし、ポリシリ
コン・サイドウォール25′を形成し、さらに、エミッタ
開口規定部に露出した第４酸化膜24、第３酸化膜23をエ
ッチング除去してエミッタ開口を設ける。この場合、第
４酸化膜24、第３酸化膜23の開口部側壁部分は残る。さ
らに、エミッタ引出し電極ならびにエミッタ拡散源とな
る第３半導体膜（例えば第４ポリシリコン膜）26を形成
している。このエミッタ拡散源となる第４ポリシリコン
膜26には、イオン注入法によりＮ型不純物として例えば
砒素を７×10¹⁵/cm²の濃度で導入している。この第４ポ
リシリコン膜26への不純物導入法はイオン注入法以外で
も構わない。

また、前記第４ポリシリコン膜26の代わりに、あるいは
その上にシリコンよりもバンド・ギャップの広い導電物
質、例えばSiC、Si−Ge、マイクロ・クリスタル・シリ
コン等の第３金属・半導体膜を用いることによりHBT
（ヘテロバイポーラトランジスタ）を実現できることは
いうまでもない。

次に、基板上面に砒素の外拡散防止保護膜としてCVD法
による酸化膜（図示せず）を形成した後、ほぼ950℃で1
5分程度の熱処理を行ってエミッタ拡散を行ってエミッ
タ領域Ｅを形成し、熱処理後、上記酸化膜を除去し、第
１図（ｉ）に示すように、不用な部分の第４ポリシリコ
ン膜26を除去する。

次に、第１図（ｊ）に示すように、外部ベース引出し電
極用のモリブデン・シリサイド膜19上の第２酸化膜20を
選択除去してベース電極開口を設け、さらに、金属配線
（通常、アルミニウム配線）27を形成することにより、
第２図に示すような平面パターンを有するバイポーラト
ランジスタが完成する。

即ち、第１図（ｊ）および第２図に示すバイポーラトラ
ンジスタは、Ｎ型半導体基板の上で少なくとも２つ以上
の領域を取り囲む形に形成されたP⁺型の外部ベース領域
EBと、この外部ベース領域EBにより囲まれた内部領域の
全面にＰ型不純物が拡散されて形成された複数の内部ベ
ース領域IBと、この複数の内部ベース領域IB内にそれぞ
れ形成されたＮ型のエミッタ領域Ｅとを有し、前記外部
ベース領域IBの外周領域に半導体基板主表面上に第１絶
縁膜16と第２絶縁膜17が重なって形成されている。この
場合、本発明のバイポーラトランジスタにおいては、上
記第１絶縁膜16と第２絶縁膜17は前記外部ベース領域EB
の外周領域より外周方向のみに向って形成されており、
外部ベース領域EBの内周側には存在しない。そして、上
記第２絶縁膜17上で第２絶縁膜開口部内縁に迫り出し、
かつ、前記複数のエミッタ領域Ｅに挟まれた外部ベース
領域上部にＰ型不純物を含む第１半導体膜18あるいは第
１金属・半導体膜19および第３絶縁膜20が形成されてい
る。そして、前記第１半導体膜18あるいは第１金属・半
導体膜19、第３絶縁膜20と前記第１絶縁膜16、第２絶縁
膜17により隔たれずに対面した半導体基板主表面との間
に間隙にＮ型不純物を含む第２半導体領域22′が埋め込
まれている。そして、上記第２半導体領域22′、第１半
導体膜18あるいは第１金属・半導体膜19のエミッタ領域
に面した側壁部とこの側壁部から前記エミッタ領域に向
かう半導体基板主表面上に第４絶縁膜23が形成されてい
る。そして、エミッタ領域表面より上記第４絶縁膜23で
囲まれたエミッタ開口部とこのエミッタ開口部に接する
前記第３絶縁膜20上に連続して第３半導体膜（あるいは
第３金属・半導体膜）28が形成されている。

上記したような構造のバイポーラトランジスタによれ
ば、通常のセルフアライン・トランジスタと異なり、１
つの島の中に複数の素子部を作り込み、また、隣り合う
各素子部間の外部ベース領域は外部ベース領域に隣接す
る素子部で共用しているので、素子面積を縮小し、外部
ベース引出し電極と半導体基板主表面との間の浮遊容量
を低減することができる。これにより、素子面積を縮小
し、浮遊容量を低減することができ、通常の微細加工で
は実現困難な寸法のエミッタ開口幅、エミッタ・ベース
間隔を実現し、十分に低いベース・コレクタ容量のバイ
ポーラトランジスタの構造を実現できる。

なお、上記実施例は、ディスクリート・デバイスについ
て説明を行ったが、同一手法で超高速集積回路の出力ト
ランジスタを形成することも可能である。この場合、単
純にエミッタ面積を増大させていた従来の手法と比較
し、低注入状態で主として機能するエミッタ周辺部の長
さが増大するため、低電流域から高電流域まで高性能な
出力トランジスタを実現できる。

［発明の効果］ 上述したように本発明によれば、通常達成可能な微細化
技術とセルフアライン技術の範囲内で超高速動作が可能
なバイポーラトランジスタおよびその製造方法を実現す
ることが可能になる。

【図面の簡単な説明】

第１図（ａ）ないし（ｊ）はそれぞれ本発明のバイポー
ラトランジスタの製造方法の一実施例における各工程で
の半導体基板の断面構造を示す図、第２図は第１図
（ｊ）の平面パターンを示す図、第３図は従来の櫛形ト
ランジスタの一部を示す断面図、第４図は従来のセルフ
アライン・トランジスタの一部を示す断面図である。 10……N⁺基板、11……N^-エピタキシャル層、12……素子
形成領域、13……フィールド絶縁膜、EB……外部ベース
領域、IB……内部ベース領域、Ｅ……エミッタ領域、14
……バッファ酸化膜、15……第１窒化膜、16……第１酸
化膜、17……第２窒化膜、18……外部ベース引出し用の
第１ポリシリコン膜（第１半導体膜）、19……外部ベー
ス引出し用のモリブデン・シリサイド膜（第１金属・半
導体膜）、20……第２酸化膜、22……第２ポリシリコン
膜、22′……ポリシリコン（第２半導体領域）、23……
第３酸化膜、24……第４酸化膜、25……第３ポリシリコ
ン、25′……ポリシリコン・サイドウォール、26……エ
ミッタ引出し用の第４ポリシリコン膜（第３半導体
膜）、27……金属配線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１導電型をもつ半導体基板の主表面上で
   少なくとも２つ以上の領域を取り囲む形に形成された第
   ２導電型の高濃度不純物拡散層よりなる外部ベース領域
   と、この外部ベース領域により囲まれた内部領域の全面
   に第２導電型不純物が拡散されて形成された複数の内部
   ベース領域と、この複数の内部ベース領域内にそれぞれ
   形成された第１導電型のエミッタ領域とを有し、 前記半導体基板主表面上で前記外部ベース領域の外周領
   域より外周方向のみに向って第１絶縁膜および第２絶縁
   膜が重なって形成され、 この第２絶縁膜上で第２絶縁膜開口部内縁に迫り出し、
   かつ、前記複数のエミッタ領域に挟まれた外部ベース領
   域上部に第２導電型不純物を含む第１半導体膜あるいは
   第１金属・半導体膜および第３絶縁膜が形成され、 前記第１半導体膜あるいは第１金属・半導体膜、第３絶
   縁膜と前記第１絶縁膜、第２絶縁膜により隔たれずに対
   面した半導体基板主表面との間の間隙に第２導電型不純
   物を含む第２半導体領域が形成され、 上記第２半導体領域、第１半導体膜あるいは第１金属・
   半導体膜のエミッタ領域に面した側壁部とこの側壁部か
   ら前記エミッタ領域に向かう半導体基板主表面上に第４
   絶縁膜が形成され、 前記エミッタ領域表面より上記第４絶縁膜で囲まれたエ
   ミッタ開口部とこのエミッタ開口部に接する前記第３絶
   縁膜上に連続して第３半導体膜あるいは第３金属・半導
   体膜が形成されてなることを特徴とするバイポーラトラ
   ンジスタ。
2. 【請求項２】半導体基板主表面上の素子形成予定領域周
   辺にフィールド絶縁膜を形成する工程と、 上記フィールド絶縁膜に囲まれた素子形成予定領域上に
   比較的薄い酸化膜よりなる第１絶縁膜を形成する工程
   と、 上記半導体基板主表面上の少なくとも素子形成予定領域
   上で上記第１絶縁膜上に窒化膜よりなる第２絶縁膜を形
   成する工程と、 上記半導体基板主表面上の少なくとも素子形成予定領域
   上で上記第２絶縁膜上にベース引出し電極と外部ベース
   拡散ソースとを兼ねる第１半導体膜および／または第１
   金属・半導体膜を形成する工程と、 上記半導体基板主表面上の少なくとも前記第１半導体膜
   あるいは第１金属・半導体膜の上に気相成長法により第
   ３絶縁膜を形成する工程と、 複数のエミッタ形成予定領域上のそれぞれで上記第３絶
   縁膜、前記第１半導体膜あるいは第１金属半導体膜を選
   択的に除去し、セルフアライン開口を形成する工程と、 上記セルフアライン開口より前記第２絶縁膜をサイドエ
   ッチングし、エミッタ形成予定領域外縁部にオーバーハ
   ング部を形成すると共に、相隣り合う開口部間の第２絶
   縁膜をほぼ取り除く工程と、 前記セルフアライン開口およびそれに連なるオーバーハ
   ング部に露出した前記第１絶縁膜を除去する工程と、 前記オーバーハング部に選択的に第２半導体膜を埋め込
   む工程と、 前記セルフアライン開口に露出した前記第１半導体膜あ
   るいは金属・半導体膜、第２半導体膜および半導体基板
   主表面の各表面に、第４絶縁膜を形成する工程と、 半導体基板主表面のセルフアライン開口に露出した表面
   に内部ベース領域を拡散形成する工程と、 前記セルフアライン開口の内側にエミッタ開口を設ける
   工程と、 前記エミッタ開口に接するエミッタ拡散用の第３半導体
   膜および／または第３金属・半導体膜を形成する工程と
   を具備することを特徴とするバイポーラトランジスタの
   製造方法。